JP6855637B1 - 電力変換装置 - Google Patents

Abstract

無停電電源装置のゲート駆動回路（３６）は、第１および第２のＰＷＭ信号（Ａｕ１，Ｂｕ１）に応答して第１および第２のゲート駆動信号（ＶＧ１，ＶＧ２）を生成し、第１および第２のＩＧＢＴ（Ｑ１，Ｑ２）を交互にオンさせる。このゲート駆動回路は、第１のＩＧＢＴ（Ｑ１）がオンされている場合には、第２のＰＷＭ信号に応答して第１のゲート駆動信号を「Ｌ」レベルにし、第１のＩＧＢＴの端子間電圧（Ｖ１）がしきい値電圧（ＶＴＨ１）を超えたことに応じて第２のゲート駆動信号を「Ｈ」レベルにする。

Description

この発明は電力変換装置に関し、特に、交互にオンされる第１および第２のスイッチング素子を備えた電力変換装置に関する。

たとえば国際公開第２０１２／０４６５２１号明細書（特許文献１）には、第１および第２のスイッチング素子と、第１および第２の制御信号を生成して第１および第２のスイッチング素子を交互にオンさせる制御装置とを備えた電力変換装置が開示されている。制御装置は、第１のスイッチング素子がオンしている場合には、第１のスイッチング素子がオフするように第１の制御信号を非活性化レベルにし、一定のデッドタイムが経過した後に第２の制御信号を活性化レベルにして第２のスイッチング素子をオンさせる。

国際公開第２０１２／０４６５２１号明細書

特許文献１では、デッドタイムは一定値に固定されている。しかし、第１の制御信号を非活性化レベルにしてから第１のスイッチング素子が実際にオフ状態になるまでのオフ遅延時間は、第１の制御信号が活性化レベルであるときに第１のスイッチング素子に流れる電流（遮断電流）に反比例して短くなる。

したがって、遮断電流の値によってはデッドタイムが実際のオフ遅延時間よりも短くなり、第１のスイッチング素子がまだオフ状態になっていないのに第２のスイッチング素子がにオンし、第１および第２のスイッチング素子に過電流が流れる恐れがある。

この対策として、オフ遅延時間よりも十分に長い時間にデッドタイムを設定する方法が考えられるが、デッドタイムを長くすると、第２のスイッチング素子のオン時間が短くなり、効率が低下してしまう。

それゆえに、この発明の主たる目的は、過電流が流れることを防止し、効率の向上を図ることが可能な電力変換装置を提供することである。

この発明に係る電力変換装置は、第１の直流電圧を受ける第１の直流端子と、交流電圧を受ける交流端子と、第１の直流電圧と異なる第２の直流電圧を受ける第２の直流端子と、第１の直流端子と交流端子との間に接続される第１のスイッチング素子と、交流端子と第２の直流端子との間に接続される第２のスイッチング素子と、第１および第２の制御信号を交互に出力する第１の制御回路と、第１の制御回路の出力信号に応答して第１および第２の駆動信号を生成し、第１および第２のスイッチング素子を交互にオンさせる第１の駆動回路とを備えたものである。第１および第２の駆動信号が活性化レベルにされると第１および第２のスイッチング素子がそれぞれオンし、第１および第２の駆動信号が非活性化レベルにされると第１および第２のスイッチング素子がそれぞれオフする。第１の駆動回路は、第１のスイッチング素子がオンされている場合には、第２の制御信号に応答して第１の駆動信号を非活性化レベルにし、第１のスイッチング素子の端子間電圧が第１のしきい値電圧を超えたことに応じて第２の駆動信号を活性化レベルにし、第２のスイッチング素子がオンされている場合には、第１の制御信号に応答して第２の駆動信号を非活性化レベルにし、第２のスイッチング素子の端子間電圧が第２のしきい値電圧を超えたことに応じて第１の駆動信号を活性化レベルにする。

この発明に係る電力変換装置では、第１および第２の制御信号を交互に出力する第１の制御回路と、第１の制御回路の出力信号に応答して第１および第２の駆動信号を生成し、第１および第２のスイッチング素子を交互にオンさせる第１の駆動回路とが設けられる。第１の駆動回路は、第１のスイッチング素子がオンされている場合には、第２の制御信号に応答して第１の駆動信号を非活性化レベルにし、第１のスイッチング素子の端子間電圧が第１のしきい値電圧を超えたことに応じて第２の駆動信号を活性化レベルにする。したがって、第１のスイッチング素子が実際にオフした後に第２のスイッチング素子をオンさせるので、過電流が流れることを防止し、効率の向上を図ることができる。

この発明の実施の形態１による無停電電源装置の構成を示す回路ブロック図である。 図１に示すインバータおよびその周辺部の構成を示す回路ブロック図である。 図２に示すインバータを制御するインバータ制御部の構成を示す回路ブロック図である。 図３に示す電圧指令値、三角波信号、およびＰＷＭ信号の波形を示すタイムチャートである。 図３に示すゲート駆動回路の構成を示す回路ブロック図である。 図５に示す遅延回路の構成を示す回路図である。 図５に示すゲート駆動回路の動作を例示するタイムチャートである。 図５に示すゲート駆動回路の動作を例示する他のタイムチャートである。 図１に示すコンバータおよびその周辺部の構成を示す回路ブロック図である。 図９に示すコンバータを制御するコンバータ制御部の構成を示す回路ブロック図である。 実施の形態１の変更例を示す回路ブロック図である。 実施の形態１の比較例を示す回路ブロック図である。 図１２に示す比較例の問題点を説明するための図である。 この発明の実施の形態２による無停電電源装置の構成を示す回路ブロック図である。 図１４に示すインバータおよびその周辺部の構成を示す回路ブロック図である。 図１５に示すインバータを制御するインバータ制御部の構成を示す回路ブロック図である。 図１６に示す電圧指令値、三角波信号、およびＰＷＭ信号の波形を示すタイムチャートである。 実施の形態２の変更例を示す回路ブロック図である。 この発明の実施の形態３による無停電電源装置の要部を示す回路ブロック図である。 図１９に示すインバータを制御するインバータ制御部の構成を示す回路ブロック図である。

[実施の形態１］
図１は、この発明の実施の形態１による無停電電源装置１の構成を示す回路ブロック図である。この無停電電源装置１は、商用交流電源２１からの三相交流電力を直流電力に一旦変換し、その直流電力を三相交流電力に変換して負荷２４に供給するものである。図１では、図面および説明の簡単化のため、三相（Ｕ相、Ｖ相、Ｗ相）のうちの一相（たとえばＵ相）に対応する部分の回路のみが示されている。

図１において、この無停電電源装置１は、交流入力端子Ｔ１、バイパス入力端子Ｔ２、バッテリ端子Ｔ３、および交流出力端子Ｔ４を備える。交流入力端子Ｔ１は、商用交流電源２１から商用周波数の交流電力を受ける。バイパス入力端子Ｔ２は、バイパス交流電源２２から商用周波数の交流電力を受ける。バイパス交流電源２２は、商用交流電源であってもよいし、発電機であってもよい。

バッテリ端子Ｔ３は、バッテリ（電力貯蔵装置）２３に接続される。バッテリ２３は、直流電力を蓄える。バッテリ２３の代わりにコンデンサが接続されていても構わない。交流出力端子Ｔ４は、負荷２４に接続される。負荷２４は、交流電力によって駆動される。

この無停電電源装置１は、さらに、電磁接触器２，８，１４，１６、電流検出器３，１１、コンデンサ４，９，１３、リアクトル５，１２、コンバータ６、双方向チョッパ７、インバータ１０、半導体スイッチ１５、操作部１７、および制御装置１８を備える。

電磁接触器２およびリアクトル５は、交流入力端子Ｔ１とコンバータ６の入力ノードとの間に直列接続される。コンデンサ４は、電磁接触器２とリアクトル５の間のノードＮ１に接続される。電磁接触器２は、無停電電源装置１の使用時にオンされ、たとえば無停電電源装置１のメンテナンス時にオフされる。

ノードＮ１に現れる交流入力電圧Ｖｉの瞬時値は、制御装置１８によって検出される。交流入力電圧Ｖｉの瞬時値に基づいて、停電の発生の有無などが判別される。電流検出器３は、ノードＮ１に流れる交流入力電流Ｉｉを検出し、その検出値を示す信号Ｉｉｆを制御装置１８に与える。

コンデンサ４およびリアクトル５は、低域通過フィルタを構成し、商用交流電源２１からコンバータ６に商用周波数の交流電力を通過させ、コンバータ６で発生するスイッチング周波数の信号が商用交流電源２１に通過することを防止する。

コンバータ６は、制御装置１８によって制御され、商用交流電源２１から交流電力が供給されている通常時には、交流電力を直流電力に変換して直流ラインＬ１に出力する。商用交流電源２１からの交流電力の供給が停止された停電時には、コンバータ６の運転は停止される。コンバータ６の出力電圧は、所望の値に制御可能になっている。コンデンサ４、リアクトル５、およびコンバータ６は順変換器を構成する。

コンデンサ９は、直流ラインＬ１に接続され、直流ラインＬ１の電圧を平滑化させる。直流ラインＬ１に現れる直流電圧ＶＤＣの瞬時値は、制御装置１８によって検出される。直流ラインＬ１は双方向チョッパ７の高電圧側ノードに接続され、双方向チョッパ７の低電圧側ノードは電磁接触器８を介してバッテリ端子Ｔ３に接続される。

電磁接触器８は、無停電電源装置１の使用時はオンされ、たとえば無停電電源装置１およびバッテリ２３のメンテナンス時にオフされる。バッテリ端子Ｔ３に現れるバッテリ２３の端子間電圧ＶＢの瞬時値は、制御装置１８によって検出される。

双方向チョッパ７は、制御装置１８によって制御され、商用交流電源２１から交流電力が供給されている通常時には、コンバータ６によって生成された直流電力をバッテリ２３に蓄え、商用交流電源２１からの交流電力の供給が停止された停電時には、バッテリ２３の直流電力を直流ラインＬ１を介してインバータ１０に供給する。

双方向チョッパ７は、直流電力をバッテリ２３に蓄える場合には、直流ラインＬ１の直流電圧ＶＤＣを降圧してバッテリ２３に与える。また、双方向チョッパ７は、バッテリ２３の直流電力をインバータ１０に供給する場合には、バッテリ２３の端子間電圧ＶＢを昇圧して直流ラインＬ１に出力する。直流ラインＬ１は、インバータ１０の入力ノードに接続されている。

インバータ１０は、制御装置１８によって制御され、コンバータ６または双方向チョッパ７から直流ラインＬ１を介して供給される直流電力を商用周波数の交流電力に変換して出力する。すなわち、インバータ１０は、通常時にはコンバータ６から直流ラインＬ１を介して供給される直流電力を交流電力に変換し、停電時にはバッテリ２３から双方向チョッパ７を介して供給される直流電力を交流電力に変換する。インバータ１０の出力電圧は、所望の値に制御可能になっている。

インバータ１０の出力ノード１０ａはリアクトル１２の一方端子に接続され、リアクトル１２の他方端子（ノードＮ２）は電磁接触器１４を介して交流出力端子Ｔ４に接続される。コンデンサ１３は、ノードＮ２に接続される。

電流検出器１１は、インバータ１０の出力電流Ｉｏの瞬時値を検出し、その検出値を示す信号Ｉｏｆを制御装置１８に与える。ノードＮ２に現れる交流出力電圧Ｖｏの瞬時値は、制御装置１８によって検出される。

リアクトル１２およびコンデンサ１３は、低域通過フィルタを構成し、インバータ１０で生成された商用周波数の交流電力を交流出力端子Ｔ４に通過させ、インバータ１０で発生するスイッチング周波数の信号が交流出力端子Ｔ４に通過することを防止する。インバータ１０、リアクトル１２、およびコンデンサ１３は逆変換器を構成する。

電磁接触器１４は、制御装置１８によって制御され、インバータ１０によって生成された交流電力を負荷２４に供給するインバータ給電モード時にはオンされ、バイパス交流電源２２からの交流電力を負荷２４に供給するバイパス給電モード時にはオフされる。

半導体スイッチ１５は、サイリスタを含み、バイパス入力端子Ｔ２と交流出力端子Ｔ４との間に接続される。電磁接触器１６は、半導体スイッチ１５に並列接続される。半導体スイッチ１５は、制御装置１８によって制御され、通常はオフされ、インバータ１０が故障した場合は瞬時にオンし、バイパス交流電源２２からの交流電力を負荷２４に供給する。半導体スイッチ１５は、オンしてから所定時間経過後にオフする。

電磁接触器１６は、インバータ１０によって生成された交流電力を負荷２４に供給するインバータ給電モード時にはオフされ、バイパス交流電源２２からの交流電力を負荷２４に供給するバイパス給電モード時にはオンされる。

また、電磁接触器１６は、インバータ１０が故障した場合にオンし、バイパス交流電源２２からの交流電力を負荷２４に供給する。つまり、インバータ１０が故障した場合は、半導体スイッチ１５が瞬時に所定時間だけオンするとともに電磁接触器１６がオンする。これは、半導体スイッチ１５が過熱されて破損するのを防止するためである。

操作部１７は、無停電電源装置１の使用者によって操作される複数のボタン、種々の情報を表示する画像表示部などを含む。使用者が操作部１７を操作することにより、無停電電源装置１の電源をオンおよびオフしたり、バイパス給電モードおよびインバータ給電モードのうちのいずれか一方のモードを選択することが可能となっている。

制御装置１８は、操作部１７からの信号、交流入力電圧Ｖｉ、交流入力電流Ｉｉ、直流電圧ＶＤＣ、バッテリ電圧ＶＢ、交流出力電流Ｉｏ、および交流出力電圧Ｖｏなどに基づいて無停電電源装置１全体を制御する。すなわち、制御装置１８は、交流入力電圧Ｖｉの検出値に基づいて停電が発生したか否かを検出し、交流入力電圧Ｖｉの位相に同期してコンバータ６およびインバータ１０を制御する。

さらに制御装置１８は、商用交流電源２１から交流電力が供給されている通常時は、直流電圧ＶＤＣが所望の参照電圧ＶＤＣｒになるようにコンバータ６を制御し、商用交流電源２１からの交流電力の供給が停止された停電時は、コンバータ６の運転を停止させる。

さらに制御装置１８は、通常時は、バッテリ電圧ＶＢが所望の参照電圧ＶＢｒになるように双方向チョッパ７を制御し、停電時は、直流電圧ＶＤＣが所望の参照電圧ＶＤＣｒになるように双方向チョッパ７を制御する。

次に、この無停電電源装置１の動作について説明する。商用交流電源２１から交流電力が供給されている通常時において、インバータ給電モードが選択されると、半導体スイッチ１５および電磁接触器１６がオフするとともに、電磁接触器２，８，１４がオンする。

商用交流電源２１から供給される交流電力は、コンバータ６によって直流電力に変換される。コンバータ６によって生成された直流電力は、双方向チョッパ７によってバッテリ２３に蓄えられるとともに、インバータ１０に供給される。インバータ１０は、コンバータ６から供給される直流電力を交流電力に変換して負荷２４に供給する。負荷２４は、インバータ１０から供給される交流電力によって駆動される。

商用交流電源２１からの交流電力の供給が停止されると、すなわち停電が発生すると、コンバータ６の運転が停止され、バッテリ２３の直流電力が双方向チョッパ７によってインバータ１０に供給される。インバータ１０は、双方向チョッパ７からの直流電力を交流電力に変換して負荷２４に供給する。したがって、バッテリ２３に直流電力が蓄えられている期間は、負荷２４の運転を継続することができる。

また、インバータ給電モード時においてインバータ１０が故障した場合には、半導体スイッチ１５が瞬時にオンし、電磁接触器１４がオフするとともに、電磁接触器１６がオンする。これにより、バイパス交流電源２２からの交流電力が半導体スイッチ１５および電磁接触器１６を介して負荷２４に供給され、負荷２４の運転が継続される。一定時間後に半導体スイッチ１５がオフされ、半導体スイッチ１５が過熱されて破損することが防止される。

図２は、図１に示したインバータ１０およびその周辺部の構成を示す回路ブロック図である。図２において、コンバータ６とインバータ１０の間には、正側の直流ラインＬ１と負側の直流ラインＬ２とが接続されている。コンデンサ９は、直流ラインＬ１，Ｌ２間に接続されている。

商用交流電源２１から交流電力が供給されている通常時は、コンバータ６は、商用交流電源２１からの交流入力電圧Ｖｉを直流電圧ＶＤＣに変換して直流ラインＬ１，Ｌ２間に出力する。商用交流電源２１からの交流電力の供給が停止された停電時は、コンバータ６の運転は停止され、双方向チョッパ７が、バッテリ電圧ＶＢを昇圧して直流ラインＬ１，Ｌ２間に直流電圧ＶＤＣを出力する。

インバータ１０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）Ｑ１〜Ｑ４およびダイオードＤ１〜Ｄ４を含む。ＩＧＢＴＱ１，Ｑ２は、それぞれ第１および第２のスイッチング素子を構成する。ＩＧＢＴＱ１，Ｑ３のコレクタはともに直流ラインＬ１（第１の直流端子）に接続され、それらのエミッタはそれぞれ出力ノード（交流端子）１０ａ，１０ｂに接続される。

ＩＧＢＴＱ２，Ｑ４のコレクタはそれぞれ出力ノード１０ａ，１０ｂに接続され、それらのエミッタはともに直流ラインＬ２（第２の直流端子）に接続される。ダイオードＤ１〜Ｄ４は、それぞれＩＧＢＴＱ１〜Ｑ４に逆並列に接続される。インバータ１０の出力ノード１０ａはリアクトル１２（図１）を介してノードＮ２に接続され、出力ノード１０ｂは中性点ＮＰに接続される。コンデンサ１３は、ノードＮ３と中性点ＮＰの間に接続される。

ＩＧＢＴＱ１，Ｑ４とＩＧＢＴＱ２，Ｑ３とは、交互にオンされる。ＩＧＢＴＱ１，Ｑ４がオンされるとともにＩＧＢＴＱ２，Ｑ３がオフされると、コンデンサ９の正側端子（直流ラインＬ１）がＩＧＢＴＱ１を介して出力ノード１０ａに接続されるとともに、出力ノード１０ｂがＩＧＢＴＱ４を介してコンデンサ９の負側端子（直流ラインＬ２）に接続され、出力ノード１０ａ，１０ｂ間にコンデンサ９の端子間電圧が出力される。すなわち、出力ノード１０ａ，１０ｂ間に正の直流電圧が出力される。

ＩＧＢＴＱ２，Ｑ３がオンされるとともにＩＧＢＴＱ１，Ｑ４がオフされると、コンデンサ９の正側端子（直流ラインＬ１）がＩＧＢＴＱ３を介して出力ノード１０ｂに接続されるとともに、出力ノード１０ａがＩＧＢＴＱ２を介してコンデンサ９の負側端子（直流ラインＬ２）に接続され、出力ノード１０ｂ，１０ａ間にコンデンサ９の端子間電圧が出力される。すなわち、出力ノード１０ａ，１０ｂ間に負の直流電圧が出力される。

ここで、インバータ１０の問題点について説明する。上述したように、ＩＧＢＴＱ１とＩＧＢＴＱ２とは交互にオンされる。ＩＧＢＴＱ１がオンしている状態からＩＧＢＴＱ２がオンしている状態に切り換える場合に、ＩＧＢＴＱ１がまだオフ状態になっていないのにＩＧＢＴＱ２をオンさせると、コンデンサ９の正側端子（直流ラインＬ１）からＩＧＢＴＱ１，Ｑ２を介してコンデンサ９の負側端子（直流ラインＬ２）に過電流が流れ、ＩＧＢＴＱ１，Ｑ２が破損してしまう。

逆に、ＩＧＢＴＱ２がオンしている状態からＩＧＢＴＱ１がオンしている状態に切り換える場合に、ＩＧＢＴＱ２がまだオフ状態になっていないのにＩＧＢＴＱ１をオンさせると、コンデンサ９の正側端子（直流ラインＬ１）からＩＧＢＴＱ１，Ｑ２を介してコンデンサ９の負側端子（直流ラインＬ２）に過電流が流れ、ＩＧＢＴＱ１，Ｑ２が破損してしまう。ＩＧＢＴＱ４，Ｑ３についても、ＩＧＢＴＱ１，Ｑ２と同じ問題がある。本実施の形態１は、この問題の解決を図るものである。

図３は、図１に示したインバータ１０を制御するインバータ制御部３０の構成を示す回路ブロック図である。インバータ制御部３０は、制御装置１８に含まれている。図３において、インバータ制御部３０は、電圧指令部３１、三角波発生器３２、比較器３３、バッファ３４、インバータ３５、およびゲート駆動回路３６，３７を含む。

電圧指令部３１は、ノードＮ２（図１）に現れる交流出力電圧Ｖｏの瞬時値と、電流検出器１１（図１）の出力信号Ｉｏｆとに基づいて、正弦波状の電圧指令値Ｖｏｒを生成する。電圧指令値Ｖｏｒの位相は、三相（Ｕ相、Ｖ相、Ｗ相）のうちの対応する相（ここではＵ相）の交流入力電圧Ｖｉの位相に同期している。

三角波発生器３２は、商用周波数（たとえば６０Ｈｚ）よりも十分に高い周波数ｆＨ（たとえば２０ＫＨｚ）の三角波信号Ｃｕ１を出力する。比較器３３は、電圧指令部３１からの電圧指令値Ｖｏｒと三角波発生器３２からの三角波信号Ｃｕ１との高低を比較し、比較結果を示すＰＷＭ信号Ａｕ１を出力する。バッファ３４は、ＰＷＭ信号Ａｕ１をゲート駆動回路３６，３７に与える。インバータ３５は、ＰＷＭ信号Ａｕ１を反転させ、ＰＷＭ信号Ｂｕ１を生成してゲート駆動回路３６，３７に与える。

図４（Ａ），（Ｂ），（Ｃ）は、図３に示した電圧指令値Ｖｏｒ、三角波信号Ｃｕ１、およびＰＷＭ信号Ａｕ１，Ｂｕ１の波形を示すタイムチャートである。図４（Ａ）に示すように、電圧指令値Ｖｏｒは商用周波数の正弦波信号である。三角波信号Ｃｕ１の周波数は電圧指令値Ｖｏｒの周波数（商用周波数）よりも高い。三角波信号Ｃｕ１の正側のピーク値は電圧指令値Ｖｏｒの正側のピーク値よりも高い。三角波信号Ｃｕ１の負側のピーク値は電圧指令値Ｖｏｒの負側のピーク値よりも低い。

図４（Ａ），（Ｂ）に示すように、三角波信号Ｃｕ１のレベルが電圧指令値Ｖｏｒよりも高い場合はＰＷＭ信号Ａｕ１は「Ｌ」レベルになり、三角波信号Ｃｕ１のレベルが電圧指令値Ｖｏｒよりも低い場合はＰＷＭ信号Ａｕ１は「Ｈ」レベルになる。ＰＷＭ信号Ａｕ１は、正パルス信号列となる。

電圧指令値Ｖｏｒが正極性である期間では、電圧指令値Ｖｏｒが上昇するとＰＷＭ信号Ａｕ１のパルス幅は増大する。電圧指令値Ｖｏｒが負極性である期間では、電圧指令値Ｖｏｒが下降するとＰＷＭ信号Ａｕ１のパルス幅は減少する。図４（Ｂ），（Ｃ）に示すように、ＰＷＭ信号Ｂｕ１はＰＷＭ信号Ａｕ１の反転信号となる。

ここで、「Ｈ」レベルにされたＰＷＭ信号Ａｕ１を第１の制御信号とし、「Ｈ」レベルにされたＰＷＭ信号Ｂｕ１を第２の制御信号とすると、図４（Ｂ），（Ｃ）に示すように、第１および第２の制御信号は交互に出力される。電圧指令部３１、三角波発生器３２、比較器３３、バッファ３４、およびインバータ３５は、第１および第２の制御信号を交互に出力する第１の制御回路を構成する。

図３に戻って、ゲート駆動回路３６は、ＰＷＭ信号Ａｕ１，Ｂｕ１と、ＩＧＢＴＱ１，Ｑ２のコレクタ−エミッタ間電圧Ｖ１，Ｖ２とに基づいて、ＩＧＢＴＱ１，Ｑ２をオンおよびオフさせるためのゲート駆動信号ＶＧ１，ＶＧ２を生成する。

ゲート駆動信号ＶＧ１が活性化レベルの「Ｈ」レベルにされると、ＩＧＢＴＱ１がオンする。ＩＧＢＴＱ１がオンすると、ＩＧＢＴＱ１のコレクタ−エミッタ間電圧Ｖ１が最小値Ｖ１Ｌになる。ゲート駆動信号ＶＧ１が非活性化レベルの「Ｌ」レベルにされると、ＩＧＢＴＱ１がオフする。ＩＧＢＴＱ１がオフすると、ＩＧＢＴＱ１のコレクタ−エミッタ間電圧Ｖ１が最大値Ｖ１Ｈになる。Ｖ１ＬとＶ１Ｈの間に所定のしきい値電圧ＶＴＨ１が設定されている。

ゲート駆動信号ＶＧ２が活性化レベルの「Ｈ」レベルにされると、ＩＧＢＴＱ２がオンする。ＩＧＢＴＱ２がオンすると、ＩＧＢＴＱ２のコレクタ−エミッタ間電圧Ｖ２が最小値Ｖ２Ｌになる。ゲート駆動信号ＶＧ２が非活性化レベルの「Ｌ」レベルにされると、ＩＧＢＴＱ２がオフする。ＩＧＢＴＱ２がオフすると、ＩＧＢＴＱ２のコレクタ−エミッタ間電圧Ｖ２が最大値Ｖ２Ｈになる。Ｖ２ＬとＶ２Ｈの間に所定のしきい値電圧ＶＴＨ２が設定されている。

ゲート駆動回路３６は、ＩＧＢＴＱ１がオンしている場合に、ＰＷＭ信号Ａｕ１が「Ｈ」レベルから「Ｌ」レベルに立ち下げられるとともにＰＷＭ信号Ｂｕ１が「Ｌ」レベルから「Ｈ」レベルに立ち上げられたときには、ゲート駆動信号ＶＧ１を非活性化レベルの「Ｌ」レベルにし、ＩＧＢＴＱ１のコレクタ−エミッタ間電圧Ｖ１としきい値電圧ＶＴＨ１との高低を比較し、Ｖ１がＶＴＨ１を超えたときにＩＧＢＴＱ１がオフ状態になったと判別し、ゲート駆動信号ＶＧ２を活性化レベルの「Ｈ」レベルにしてＩＧＢＴＱ２をオンさせる。

また、ゲート駆動回路３６は、ＩＧＢＴＱ２がオンしている場合に、ＰＷＭ信号Ａｕ１が「Ｌ」レベルから「Ｈ」レベルに立ち上げられるとともにＰＷＭ信号Ｂｕ１が「Ｈ」レベルから「Ｌ」レベルに立ち下げられたときには、ゲート駆動信号ＶＧ２を非活性化レベルの「Ｌ」レベルにし、ＩＧＢＴＱ２のコレクタ−エミッタ間電圧Ｖ２としきい値電圧ＶＴＨ２との高低を比較し、Ｖ２がＶＴＨ２を超えたときにＩＧＢＴＱ２がオフ状態になったと判別し、ゲート駆動信号ＶＧ１を活性化レベルの「Ｈ」レベルにしてＩＧＢＴＱ１をオンさせる。

ゲート駆動回路３７は、ＰＷＭ信号Ａｕ１，Ｂｕ１と、ＩＧＢＴＱ３，Ｑ４のコレクタ−エミッタ間電圧Ｖ３，Ｖ４とに基づいて、ＩＧＢＴＱ３，Ｑ４をオンおよびオフさせるためのゲート駆動信号ＶＧ３，ＶＧ４を生成する。

ゲート駆動信号ＶＧ３が活性化レベルの「Ｈ」レベルにされると、ＩＧＢＴＱ３がオンする。ＩＧＢＴＱ３がオンすると、ＩＧＢＴＱ３のコレクタ−エミッタ間電圧Ｖ３が最小値Ｖ３Ｌになる。ゲート駆動信号ＶＧ３が非活性化レベルの「Ｌ」レベルにされると、ＩＧＢＴＱ３がオフする。ＩＧＢＴＱ３がオフすると、ＩＧＢＴＱ３のコレクタ−エミッタ間電圧Ｖ３が最大値Ｖ３Ｈになる。Ｖ３ＬとＶ３Ｈの間に所定のしきい値電圧ＶＴＨ３が設定されている。

ゲート駆動信号ＶＧ４が活性化レベルの「Ｈ」レベルにされると、ＩＧＢＴＱ４がオンする。ＩＧＢＴＱ４がオンすると、ＩＧＢＴＱ４のコレクタ−エミッタ間電圧Ｖ４が最小値Ｖ４Ｌになる。ゲート駆動信号ＶＧ４が非活性化レベルの「Ｌ」レベルにされると、ＩＧＢＴＱ４がオフする。ＩＧＢＴＱ４がオフすると、ＩＧＢＴＱ４のコレクタ−エミッタ間電圧Ｖ４が最大値Ｖ４Ｈになる。Ｖ４ＬとＶ４Ｈの間に所定のしきい値電圧ＶＴＨ４が設定されている。

ゲート駆動回路３７は、ＩＧＢＴＱ４がオンしている場合に、ＰＷＭ信号Ａｕ１が「Ｈ」レベルから「Ｌ」レベルに立ち下げられるとともにＰＷＭ信号Ｂｕ１が「Ｌ」レベルから「Ｈ」レベルに立ち上げられたときには、ゲート駆動信号ＶＧ４を非活性化レベルの「Ｌ」レベルにし、ＩＧＢＴＱ４のコレクタ−エミッタ間電圧Ｖ４としきい値電圧ＶＴＨ４との高低を比較し、Ｖ４がＶＴＨ４を超えたときにＩＧＢＴＱ４がオフ状態になったと判別し、ゲート駆動信号ＶＧ３を活性化レベルの「Ｈ」レベルにしてＩＧＢＴＱ３をオンさせる。

また、ゲート駆動回路３７は、ＩＧＢＴＱ３がオンしている場合に、ＰＷＭ信号Ａｕ１が「Ｌ」レベルから「Ｈ」レベルに立ち上げられるとともにＰＷＭ信号Ｂｕ１が「Ｈ」レベルから「Ｌ」レベルに立ち下げられたときには、ゲート駆動信号ＶＧ３を非活性化レベルの「Ｌ」レベルにし、ＩＧＢＴＱ３のコレクタ−エミッタ間電圧Ｖ３としきい値電圧ＶＴＨ３との高低を比較し、Ｖ３がＶＴＨ３を超えたときにＩＧＢＴＱ３がオフ状態になったと判別し、ゲート駆動信号ＶＧ４を活性化レベルの「Ｈ」レベルにしてＩＧＢＴＱ４をオンさせる。

図５は、ゲート駆動回路３６の構成を示す回路ブロック図である。図５において、ゲート駆動回路３６は、電圧検出器４１，４２、比較器４３，４４、遅延回路４５，４６、ＡＮＤゲート４７，４８、およびドライバ４９，５０を含む。

電圧検出器４１は、ＩＧＢＴＱ２のコレクタ−エミッタ間電圧Ｖ２を検出し、その検出値を示す信号Ｖ２ｆを出力する。電圧検出器４２は、ＩＧＢＴＱ１のコレクタ−エミッタ間電圧Ｖ１を検出し、その検出値を示す信号Ｖ１ｆを出力する。

比較器４３（第２の比較器）は、電圧検出器４１の出力信号Ｖ２ｆによって示される電圧Ｖ２としきい値電圧ＶＴＨ２との高低を比較し、比較結果を示す信号φ４３を出力する。Ｖ２＜ＶＴＨ２のとき信号φ４３は「Ｌ」レベルとなり、Ｖ２＞ＶＴＨ２のとき信号φ４３は「Ｈ」レベルとなる。

比較器４４（第１の比較器）は、電圧検出器４２の出力信号Ｖ１ｆによって示される電圧Ｖ１としきい値電圧ＶＴＨ１との高低を比較し、比較結果を示す信号φ４４を出力する。Ｖ１＜ＶＴＨ１のとき信号φ４４は「Ｌ」レベルとなり、Ｖ１＞ＶＴＨ１のとき信号φ４４は「Ｈ」レベルとなる。

しきい値電圧ＶＴＨ１，ＶＴＨ２は、それぞれＩＧＢＴＱ１，Ｑ２の特性に応じて設定される。しきい値電圧ＶＴＨ１，ＶＴＨ２は、互いに異なる電圧であってもよいし、同一電圧であっても構わない。

遅延回路４５は、ＰＷＭ信号Ａｕ１の立ち上がりエッジのみを所定時間Ｔｄ１だけ遅延させて信号φ４５を生成する。遅延回路４６は、ＰＷＭ信号Ｂｕ１の立ち上がりエッジのみを所定時間Ｔｄ２だけ遅延させて信号φ４６を生成する。遅延時間Ｔｄ１，Ｔｄ２は、それぞれＩＧＢＴＱ１，Ｑ２の特性に応じて設定される。遅延時間Ｔｄ１，Ｔｄ２は、互いに異なる時間であってもよいし、同一時間であっても構わない。

図６は、遅延回路４５の構成を示す回路図である。図６において、遅延回路４５は、ＡＮＤゲート５１と、直列接続された偶数段のインバータ５２とを含む。ＰＷＭ信号Ａｕ１は、ＡＮＤゲート５１の一方入力ノードに直接与えられるとともに、偶数段のインバータ５２を介してＡＮＤゲート５１の他方入力ノードに与えられる。ＡＮＤゲート５１の出力信号が遅延回路４５の出力信号φ４５となる。インバータ５２の数は、遅延時間Ｔｄ１に応じて設定される。

ＰＷＭ信号Ａｕ１が「Ｈ」レベルにされている場合、最終段のインバータ５２の出力信号φ５２は「Ｈ」レベルとなり、ＡＮＤゲート５１の出力信号φ４５は「Ｈ」レベルになっている。ＰＷＭ信号Ａｕ１が「Ｈ」レベルから「Ｌ」レベルに立ち下げられると、直ぐに、ＡＮＤゲート５１の出力信号φ４５は「Ｈ」レベルから「Ｌ」レベルに立ち下げられる。

ＰＷＭ信号Ａｕ１が「Ｌ」レベルにされている場合、最終段のインバータ５２の出力信号φ５２は「Ｌ」レベルとなり、ＡＮＤゲート５１の出力信号φ４５は「Ｌ」レベルになっている。ＰＷＭ信号Ａｕ１が「Ｌ」レベルから「Ｈ」レベルに立ち下げられると、遅延時間Ｔｄ１の経過後に最終段のインバータ５２の出力信号φ５２が「Ｌ」レベルから「Ｈ」レベルに立ち上げられ、ＡＮＤゲート５１の出力信号φ４５が「Ｌ」レベルから「Ｈ」レベルに立ち上げられる。

したがって、この遅延回路４５によれば、ＰＷＭ信号Ａｕ１の立ち上がりエッジおよび立下りエッジのうちの立ち上がりエッジのみが遅延時間Ｔｄ１だけ遅延される。遅延回路４６は、遅延回路４５と同様の構成である。

図５に戻って、ＡＮＤゲート４７は、比較器４３の出力信号φ４３と遅延回路４５の出力信号φ４５との論理積信号φ４７を出力する。ドライバ４９は、信号φ４７と同じ論理レベルのゲート駆動信号ＶＧ１を生成する。ゲート駆動信号ＶＧ１は、電圧信号であり、対応するＩＧＢＴＱ１のゲート−エミッタ間に与えられる。

ＡＮＤゲート４８は、比較器４４の出力信号φ４４と遅延回路４６の出力信号φ４６との論理積信号φ４８を出力する。ドライバ５０は、信号φ４８と同じ論理レベルのゲート駆動信号ＶＧ２を生成する。ゲート駆動信号ＶＧ２は、電圧信号であり、対応するＩＧＢＴＱ２のゲート−エミッタ間に与えられる。

図７は、図５に示したゲート駆動回路３６の動作を例示するタイムチャートである。図７では、ＰＷＭ信号Ａｕ１が「Ｈ」レベルから「Ｌ」レベルに立ち下げられた場合におけるゲート駆動回路３６の動作が示されている。

図７において、（Ａ）はＰＷＭ信号Ａｕ１の波形を示し、（Ｂ）は遅延回路４５の出力信号φ４５の波形を示し、（Ｃ）はゲート駆動信号ＶＧ１の波形を示し、（Ｄ）はＩＧＢＴＱ１のコレクタ−エミッタ間電圧Ｖ１の波形を示し、（Ｅ）は比較器４４の出力信号φ４４の波形を示している。

また、（Ｆ）はＰＷＭ信号Ｂｕ１の波形を示し、（Ｇ）は遅延回路４６の出力信号φ４６の波形を示し、（Ｈ）はＡＮＤゲート４８の出力信号φ４８の波形を示し、（Ｉ）はゲート駆動信号ＶＧ２の波形を示し、（Ｊ）はＩＧＢＴＱ２のコレクタ−エミッタ間電圧Ｖ２の波形を示し、（Ｋ）は比較器４３の出力信号φ４３の波形を示している。

時刻ｔ０では、ＰＷＭ信号Ａｕ１が「Ｈ」レベルにされており、遅延回路４５の出力信号φ４５は「Ｈ」レベルになり、ゲート駆動信号ＶＧ１は活性化レベルの「Ｈ」レベルにされている。このためＩＧＢＴＱ１はオンし、ＩＧＢＴＱ１のコレクタ−エミッタ間電圧Ｖ１は最小値Ｖ１Ｌとなり、比較器４４の出力信号φ４４は「Ｌ」レベルになっている。

また、ＰＷＭ信号Ｂｕ１は「Ｌ」レベルにされ、遅延回路４６の出力信号φ４６は「Ｌ」レベルにされ、ＡＮＤゲート４８の出力信号φ４８は「Ｌ」レベルになり、ゲート駆動信号ＶＧ２は非活性化レベルの「Ｌ」レベルにされている。このためＩＧＢＴＱ２はオフし、ＩＧＢＴＱ２のコレクタ−エミッタ間電圧Ｖ２は最大値Ｖ２Ｈとなり、比較器４３の出力信号φ４３は「Ｈ」レベルになっている。

ある時刻ｔ１において、ＰＷＭ信号Ａｕ１が「Ｌ」レベルに立ち下げられると、遅延回路４５の出力信号φ４５は「Ｌ」レベルに立ち下げられ、ゲート駆動信号ＶＧ１が非活性化レベルの「Ｌ」レベルに向かって下降し、ＩＧＢＴＱ１のコレクタ−エミッタ間電圧Ｖ１が最大値Ｖ１Ｈに向かって上昇する。

ＩＧＢＴＱ１のコレクタ−エミッタ間電圧Ｖ１がしきい値電圧ＶＴＨ１を超えると（時刻ｔ２）、比較器４４の出力信号φ４４は「Ｈ」レベルに立ち上げられる。しきい値電圧ＶＴＨ１は、Ｖ１の最大値Ｖ１Ｈよりも少しだけ低い電圧に設定されており、Ｖ１＞ＶＴＨ１となったとき、ＩＧＢＴＱ１はオフ状態になっている。

また、時刻ｔ１において、ＰＷＭ信号Ｂｕ１は「Ｈ」レベルに立ち上げられ、時刻ｔ１から遅延時間Ｔｄ２が経過した後に遅延回路４６の出力信号φ４６が「Ｈ」レベルに立ち上げられる。

時刻ｔ２において、比較器４４の出力信号φ４４が「Ｈ」レベルに立ち上げられると、ＡＮＤゲート４８の出力信号φ４８が「Ｈ」レベルに立ち上げられ、ゲート駆動信号ＶＧ２が「Ｈ」レベルに向かって上昇し、ＩＧＢＴＱ２のコレクタ−エミッタ間電圧Ｖ２は最小値Ｖ２Ｌに向かって下降する。

ＩＧＢＴＱ２のコレクタ−エミッタ間電圧Ｖ２がしきい値電圧ＶＴＨ２よりも低下すると（時刻ｔ３）、比較器４３の出力信号φ４３は「Ｌ」レベルに立ち下げられる。時刻ｔ４において、ＩＧＢＴＱ２のコレクタ−エミッタ間電圧Ｖ２が最小値Ｖ２Ｌに到達し、ＩＧＢＴＱ２はオン状態になる。

図８は、図５に示したゲート駆動回路３６の動作を例示する他のタイムチャートである。図８では、ＰＷＭ信号Ａｕ１が「Ｌ」レベルから「Ｈ」レベルに立ち上げられた場合におけるゲート駆動回路３６の動作が示されている。

図８において、（Ａ）はＰＷＭ信号Ｂｕ１の波形を示し、（Ｂ）は遅延回路４６の出力信号φ４６の波形を示し、（Ｃ）はゲート駆動信号ＶＧ２の波形を示し、（Ｄ）はＩＧＢＴＱ２のコレクタ−エミッタ間電圧Ｖ２の波形を示し、（Ｅ）は比較器４３の出力信号φ４３の波形を示している。

また、（Ｆ）はＰＷＭ信号Ａｕ１の波形を示し、（Ｇ）は遅延回路４５の出力信号φ４５の波形を示し、（Ｈ）はＡＮＤゲート４７の出力信号φ４７の波形を示し、（Ｉ）はゲート駆動信号ＶＧ１の波形を示し、（Ｊ）はＩＧＢＴＱ１のコレクタ−エミッタ間電圧Ｖ１の波形を示し、（Ｋ）は比較器４４の出力信号φ４４の波形を示している。

時刻ｔ０では、ＰＷＭ信号Ｂｕ１は「Ｈ」レベルにされ、遅延回路４６の出力信号φ４６は「Ｈ」レベルになり、ゲート駆動信号ＶＧ２は活性化レベルの「Ｈ」レベルにされ、ＩＧＢＴＱ２はオンし、ＩＧＢＴＱ２のコレクタ−エミッタ間電圧Ｖ２は最小値Ｖ２Ｌとなり、比較器４３の出力信号φ４３は「Ｌ」レベルになっている。

また、ＰＷＭ信号Ａｕ１は「Ｌ」レベルにされ、遅延回路４５の出力信号φ４５は「Ｌ」レベルにされ、ＡＮＤゲート４７の出力信号φ４７は「Ｌ」レベルになり、ゲート駆動信号ＶＧ１は「Ｌ」レベルになり、ＩＧＢＴＱ１はオフし、ＩＧＢＴＱ１のコレクタ−エミッタ間電圧Ｖ１は最大値Ｖ１Ｈとなり、比較器４４の出力信号φ４４は「Ｈ」レベルになっている。

ある時刻ｔ１において、ＰＷＭ信号Ａｕ１が「Ｈ」レベルに立ち上げられてＰＷＭ信号Ｂｕ１が「Ｌ」レベルに立ち下げられると、遅延回路４６の出力信号φ４６は「Ｌ」レベルに立ち下げられ、ゲート駆動信号ＶＧ２が非活性化レベルの「Ｌ」レベルに向かって下降し、ＩＧＢＴＱ２のコレクタ−エミッタ間電圧Ｖ２が最大値Ｖ２Ｈに向かって上昇する。

ＩＧＢＴＱ２のコレクタ−エミッタ間電圧Ｖ２がしきい値電圧ＶＴＨ２を超えると（時刻ｔ２）、比較器４３の出力信号φ４３は「Ｈ」レベルに立ち上げられる。しきい値電圧ＶＴＨ２は、Ｖ２の最大値Ｖ２Ｈよりも少しだけ低い電圧に設定されており、Ｖ２＞ＶＴＨ２となったとき、ＩＧＢＴＱ２はオフ状態になっている。また、ＰＷＭ信号Ａｕ１が「Ｈ」レベルに立ち上げられてから遅延時間Ｔｄ１が経過した後に遅延回路４５の出力信号φ４５が「Ｈ」レベルに立ち上げられる。

時刻ｔ２において、比較器４３の出力信号φ４３が「Ｈ」レベルに立ち上げられると、ＡＮＤゲート４７の出力信号φ４７が「Ｈ」レベルに立ち上げられ、ゲート駆動信号ＶＧ１が「Ｈ」レベルに向かって上昇し、ＩＧＢＴＱ１のコレクタ−エミッタ間電圧Ｖ１は最小値Ｖ１Ｌに向かって下降する。ＩＧＢＴＱ１のコレクタ−エミッタ間電圧Ｖ１がしきい値電圧ＶＴＨ１よりも低下すると（時刻ｔ３）、比較器４４の出力信号φ４４は「Ｌ」レベルに立ち下げられる。時刻ｔ４において、ＩＧＢＴＱ１のコレクタ−エミッタ間電圧Ｖ１が最小値Ｖ１Ｌに到達し、ＩＧＢＴＱ１がオン状態になる。

ゲート駆動回路３７（図３）の構成および動作は、ゲート駆動回路３６の構成および動作と同様であるので、その説明は繰り返さない。

図９は、図１に示したコンバータ６およびその周辺部の構成を示す回路ブロック図であって、図２と対比される図である。図９において、コンバータ６は、ＩＧＢＴＱ１１〜Ｑ１４およびダイオードＤ１１〜Ｄ１４を含む。ＩＧＢＴＱ１１，Ｑ１２は、それぞれ第１および第２のスイッチング素子を構成する。ＩＧＢＴＱ１１，Ｑ１３のコレクタはともに直流ラインＬ１（第１の直流端子）に接続され、それらのエミッタはそれぞれ入力ノード（交流端子）６ａ，６ｂに接続される。

ＩＧＢＴＱ１２，Ｑ１４のコレクタはそれぞれ入力ノード６ａ，６ｂに接続され、それらのエミッタはともに直流ラインＬ２に接続される。ダイオードＤ１１〜Ｄ１４は、それぞれＩＧＢＴＱ１１〜Ｑ１４に逆並列に接続される。コンバータ６の入力ノード６ａはリアクトル５（図１）を介してノードＮ１に接続され、入力ノード６ｂは中性点ＮＰに接続される。コンデンサ４は、ノードＮ１と中性点ＮＰの間に接続される。

図２および図９から分かるように、コンデンサ９から見ると、インバータ１０とコンバータ６は同じ構成である。また、コンデンサ９の初期充電が完了した後には、コンバータ６はインバータ１０と同様に動作する。コンデンサ９の初期充電時には、インバータ１０の運転は停止され、ＩＧＢＴＱ１１〜Ｑ１４はオフされる。商用交流電源２１（図１）から供給される交流入力電圧Ｖｉは、ダイオードＤ１１〜Ｄ１４によって全波整流され、直流ラインＬ１，Ｌ２間に与えられ、コンデンサ９によって平滑化されて直流電圧ＶＤＣとなる。コンデンサ９の初期充電を行なう直流電源が別途設けられていても構わない。

コンデンサ９の初期充電が完了すると、ＩＧＢＴＱ１１〜Ｑ１４のオン／オフ制御が開始される。このコンバータ６では、インバータ１０と同様に、ＩＧＢＴＱ１１，Ｑ１４とＩＧＢＴＱ１２，Ｑ１３とが交互にオンされる。

ＩＧＢＴＱ１１，Ｑ１４がオンされるとともにＩＧＢＴＱ１２，Ｑ１３がオフされると、コンデンサ９の正側端子（直流ラインＬ１）がＩＧＢＴＱ１１を介して入力ノード６ａに接続されるとともに、入力ノード６ｂがＩＧＢＴＱ１４を介してコンデンサ９の負側端子（直流ラインＬ２）に接続され、入力ノード６ａ，６ｂ間にコンデンサ９の端子間電圧が出力される。すなわち、入力ノード６ａ，６ｂ間に正の直流電圧が出力される。

ＩＧＢＴＱ１２，Ｑ１３がオンされるとともにＩＧＢＴＱ１１，Ｑ１４がオフされると、コンデンサ９の正側端子（直流ラインＬ１）がＩＧＢＴＱ１３を介して入力ノード６ｂに接続されるとともに、入力ノード６ａがＩＧＢＴＱ１２を介してコンデンサ９の負側端子（直流ラインＬ２）に接続され、入力ノード６ｂ，６ａ間にコンデンサ９の端子間電圧が出力される。すなわち、入力ノード６ａ，６ｂ間に負の直流電圧が出力される。

ここで、コンバータ６の問題点について説明する。上述したように、ＩＧＢＴＱ１１とＩＧＢＴＱ１２とは交互にオンされる。ＩＧＢＴＱ１１がオンしている状態からＩＧＢＴＱ１２がオンしている状態に切り換える場合に、ＩＧＢＴＱ１１がまだオフ状態になっていないのにＩＧＢＴＱ１２をオンさせると、コンデンサ９の正側端子（直流ラインＬ１）からＩＧＢＴＱ１１，Ｑ１２を介してコンデンサ９の負側端子（直流ラインＬ２）に過電流が流れ、ＩＧＢＴＱ１１，Ｑ１２が破損してしまう。

逆に、ＩＧＢＴＱ１２がオンしている状態からＩＧＢＴＱ１１がオンしている状態に切り換える場合に、ＩＧＢＴＱ１２がまだオフ状態になっていないのにＩＧＢＴＱ１１をオンさせると、コンデンサ９の正側端子（直流ラインＬ１）からＩＧＢＴＱ１１，Ｑ１２を介してコンデンサ９の負側端子（直流ラインＬ２）に過電流が流れ、ＩＧＢＴＱ１１，Ｑ１２が破損してしまう。ＩＧＢＴＱ１４，Ｑ１３についても、ＩＧＢＴＱ１１，Ｑ１２と同じ問題がある。本実施の形態１は、この問題の解決をも図るものである。

図１０は、図１に示した制御装置１８に含まれるコンバータ制御部６０の構成を示す回路ブロック図である。図１０において、コンバータ制御部６０は、電圧指令部６１、三角波発生器６２、比較器６３、バッファ６４、インバータ６５、およびゲート駆動回路６６，６７を含む。

電圧指令部６１は、コンデンサ９の端子間電圧ＶＤＣと、ノードＮ１（図１）に現れる交流入力電圧Ｖｉの瞬時値と、電流検出器３（図１）の出力信号Ｉｉｆとに基づいて、正弦波状の電圧指令値Ｖｉｒを生成する。

すなわち、電圧指令部６１は、直流電圧ＶＤＣと参照電圧ＶＤＣｒの偏差ΔＶＤＣ＝ＶＤＣ−ＶＤＣｒに基づいて、電圧指令値Ｖｉｒと交流入力電圧Ｖｉの位相差θを設定する。ΔＶＤＣ＞０である場合にはθ＞０にされる。この場合は、コンバータ６のノード６ａ，６ｂ間に出力される交流電圧の位相が交流入力電圧Ｖｉの位相よりも進み、コンデンサ９から商用交流電源２１に電力が供給され、直流電圧ＶＤＣが減少する。

また、ΔＶＤＣ＜０である場合にはθ＜０にされる。この場合は、コンバータ６のノード６ａ，６ｂ間に出力される交流電圧の位相が交流入力電圧Ｖｉの位相よりも遅れ、商用交流電源２１からコンデンサ９に電力が供給され、直流電圧ＶＤＣが増大する。したがって、直流電圧ＶＤＣは参照電圧ＶＤＣｒに維持される。

三角波発生器６２は、商用周波数（たとえば６０Ｈｚ）よりも十分に高い周波数ｆＨ（たとえば２０ＫＨｚ）の三角波信号Ｃｕ２を出力する。比較器６３は、電圧指令部６１からの電圧指令値Ｖｉｒと三角波発生器６２からの三角波信号Ｃｕ２との高低を比較し、比較結果を示すＰＷＭ信号Ａｕ２を出力する。バッファ６４は、ＰＷＭ信号Ａｕ２をゲート駆動回路６６に与える。インバータ６５は、ＰＷＭ信号Ａｕ２を反転させ、ＰＷＭ信号Ｂｕ２を生成してゲート駆動回路６６に与える。

電圧指令値Ｖｉｒ、三角波信号Ｃｕ２、およびＰＷＭ信号Ａｕ２，Ｂｕ２の波形は、図４に示した電圧指令値Ｖｏｒ、三角波信号Ｃｕ１、およびＰＷＭ信号Ａｕ１，Ｂｕ１の波形と同様になる。

図１０に戻って、ゲート駆動回路６６は、ＰＷＭ信号Ａｕ２，Ｂｕ２と、ＩＧＢＴＱ１１１，Ｑ１２のコレクタ−エミッタ間電圧Ｖ１１，Ｖ１２に基づいて、ＩＧＢＴＱ１１，Ｑ１２を制御するためのゲート駆動信号ＶＧ１１，ＶＧ１２を生成する。

ゲート駆動信号ＶＧ１１が活性化レベルの「Ｈ」レベルにされると、ＩＧＢＴＱ１１がオンする。ＩＧＢＴＱ１１がオンすると、ＩＧＢＴＱ１１のコレクタ−エミッタ間電圧Ｖ１１が最小値Ｖ１１Ｌになる。ゲート駆動信号ＶＧ１１が非活性化レベルの「Ｌ」レベルにされると、ＩＧＢＴＱ１１がオフする。ＩＧＢＴＱ１１がオフすると、ＩＧＢＴＱ１１のコレクタ−エミッタ間電圧Ｖ１１が最大値Ｖ１１Ｈになる。Ｖ１１ＬとＶ１１Ｈの間に所定のしきい値電圧ＶＴＨ１１が設定されている。

ゲート駆動信号ＶＧ１２が活性化レベルの「Ｈ」レベルにされると、ＩＧＢＴＱ１２がオンする。ＩＧＢＴＱ１２がオンすると、ＩＧＢＴＱ１２のコレクタ−エミッタ間電圧Ｖ１２が最小値Ｖ１２Ｌになる。ゲート駆動信号ＶＧ１２が非活性化レベルの「Ｌ」レベルにされると、ＩＧＢＴＱ１２がオフする。ＩＧＢＴＱ１２がオフすると、ＩＧＢＴＱ１２のコレクタ−エミッタ間電圧Ｖ１２が最大値Ｖ１２Ｈになる。Ｖ１２ＬとＶ１２Ｈの間に所定のしきい値電圧ＶＴＨ１２が設定されている。

ゲート駆動回路６６は、ＩＧＢＴＱ１１がオンしている場合に、ＰＷＭ信号Ａｕ２が「Ｈ」レベルから「Ｌ」レベルに立ち下げられるとともにＰＷＭ信号Ｂｕ２が「Ｌ」レベルから「Ｈ」レベルに立ち上げられたときには、ゲート駆動信号ＶＧ１１を非活性化レベルの「Ｌ」レベルにし、ＩＧＢＴＱ１１のコレクタ−エミッタ間電圧Ｖ１１としきい値電圧ＶＴＨ１１との高低を比較し、Ｖ１１がＶＴＨ１１を超えたときにＩＧＢＴＱ１１がオフ状態になったと判別し、ゲート駆動信号ＶＧ１２を活性化レベルの「Ｈ」レベルにしてＩＧＢＴＱ１２をオンさせる。

また、ゲート駆動回路６６は、ＩＧＢＴＱ１２がオンしている場合に、ＰＷＭ信号Ａｕ２が「Ｌ」レベルから「Ｈ」レベルに立ち上げられるとともにＰＷＭ信号Ｂｕ２が「Ｈ」レベルから「Ｌ」レベルに立ち下げられたときには、ゲート駆動信号ＶＧ１２を非活性化レベルの「Ｌ」レベルにし、ＩＧＢＴＱ１２のコレクタ−エミッタ間電圧Ｖ１２としきい値電圧ＶＴＨ１２との高低を比較し、Ｖ１２がＶＴＨ１２を超えたときにＩＧＢＴＱ１２がオフ状態になったと判別し、ゲート駆動信号ＶＧ１１を活性化レベルの「Ｈ」レベルにしてＩＧＢＴＱ１１をオンさせる。

また、ゲート駆動回路６７は、ＰＷＭ信号Ａｕ２，Ｂｕ２と、ＩＧＢＴＱ１３，Ｑ１４のコレクタ−エミッタ間電圧Ｖ１３，Ｖ１４とに基づいて、ＩＧＢＴＱ１３，Ｑ１４をオンおよびオフさせるためのゲート駆動信号ＶＧ１３，ＶＧ１４を生成する。

ゲート駆動信号ＶＧ１３が活性化レベルの「Ｈ」レベルにされると、ＩＧＢＴＱ１３がオンする。ＩＧＢＴＱ１３がオンすると、ＩＧＢＴＱ１３のコレクタ−エミッタ間電圧Ｖ１３が最小値Ｖ１３Ｌになる。ゲート駆動信号ＶＧ１３が非活性化レベルの「Ｌ」レベルにされると、ＩＧＢＴＱ１３がオフする。ＩＧＢＴＱ１３がオフすると、ＩＧＢＴＱ１３のコレクタ−エミッタ間電圧Ｖ１３が最大値Ｖ１３Ｈになる。Ｖ１３ＬとＶ１３Ｈの間に所定のしきい値電圧ＶＴＨ１３が設定されている。

ゲート駆動信号ＶＧ１４が活性化レベルの「Ｈ」レベルにされると、ＩＧＢＴＱ１４がオンする。ＩＧＢＴＱ１４がオンすると、ＩＧＢＴＱ１４のコレクタ−エミッタ間電圧Ｖ１４が最小値Ｖ１４Ｌになる。ゲート駆動信号ＶＧ１４が非活性化レベルの「Ｌ」レベルにされると、ＩＧＢＴＱ１４がオフする。ＩＧＢＴＱ１４がオフすると、ＩＧＢＴＱ１４のコレクタ−エミッタ間電圧Ｖ１４が最大値Ｖ１４Ｈになる。Ｖ１４ＬとＶ１４Ｈの間に所定のしきい値電圧ＶＴＨ１４が設定されている。

ゲート駆動回路６７は、ＩＧＢＴＱ１４がオンしている場合に、ＰＷＭ信号Ａｕ２が「Ｈ」レベルから「Ｌ」レベルに立ち下げられるとともにＰＷＭ信号Ｂｕ２が「Ｌ」レベルから「Ｈ」レベルに立ち上げられたときには、ゲート駆動信号ＶＧ１４を非活性化レベルの「Ｌ」レベルにし、ＩＧＢＴＱ１４のコレクタ−エミッタ間電圧Ｖ１４としきい値電圧ＶＴＨ１４との高低を比較し、Ｖ１４がＶＴＨ１４を超えたときにＩＧＢＴＱ１４がオフ状態になったと判別し、ゲート駆動信号ＶＧ１３を活性化レベルの「Ｈ」レベルにしてＩＧＢＴＱ１３をオンさせる。

また、ゲート駆動回路６７は、ＩＧＢＴＱ１３がオンしている場合に、ＰＷＭ信号Ａｕ２が「Ｌ」レベルから「Ｈ」レベルに立ち上げられるとともにＰＷＭ信号Ｂｕ２が「Ｈ」レベルから「Ｌ」レベルに立ち下げられたときには、ゲート駆動信号ＶＧ１３を非活性化レベルの「Ｌ」レベルにし、ＩＧＢＴＱ１３のコレクタ−エミッタ間電圧Ｖ１３としきい値電圧ＶＴＨ１３との高低を比較し、Ｖ１３がＶＴＨ１３を超えたときにＩＧＢＴＱ１３がオフ状態になったと判別し、ゲート駆動信号ＶＧ１４を活性化レベルの「Ｈ」レベルにしてＩＧＢＴＱ１４をオンさせる。

ゲート駆動回路６６，６７の各々の構成および動作は、図５〜図８で示したゲート駆動回路３６の構成および動作と同様であるので、その説明は繰り返さない。

以上のように、この実施の形態１では、ＩＧＢＴＱ１がオンしている状態からＩＧＢＴＱ２がオンしている状態に切り換える場合には、ゲート駆動信号ＶＧ１を非活性化レベルにし、ＩＧＢＴＱ１の端子間電圧Ｖ１がしきい値電圧ＶＴＨ１を超えたことに応じてゲート駆動信号ＶＧ２を活性化レベルにする。したがって、ＩＧＢＴＱ１が実際にオフしたときにＩＧＢＴＱ２をオンさせるので、ＩＧＢＴＱ１，Ｑ２に過電流が流れることを防止することができ、効率の向上を図ることができる。他のＩＧＢＴＱ３，Ｑ４，Ｑ１１〜Ｑ１４についても、ＩＧＢＴＱ１，Ｑ２と同様である。

図１１は、実施の形態１の変更例を示す回路ブロック図であって、図５と対比される図である。図１１を参照して、この変更例では、ゲート駆動回路３６がゲート駆動回路３６Ａで置換される。ゲート駆動回路３６Ａがゲート駆動回路３６と異なる点は、遅延回路４５，４６が除去され、ＰＷＭ信号Ａｕ１がＡＮＤゲート４７の他方入力ノードに直接与えられるとともに、ＰＷＭ信号Ｂｕ１がＡＮＤゲート４８の他方入力ノードに直接与えられる点である。これは、遅延回路４６，４７の遅延時間Ｔｄ１，Ｔｄ２を０秒にしたことと同じである。他のゲート駆動回路３７，６６，６７もゲート駆動回路３６Ａと同様の構成に変更される。この変更例でも、実施の形態１と同じ効果が得られる。

図１２は、実施の形態１の比較例を示す回路ブロック図であって、図５と対比される図である。図１２を参照して、この比較例では、ゲート駆動回路３６がゲート駆動回路３６Ｂで置換される。ゲート駆動回路３６Ｂがゲート駆動回路３６と異なる点は、電圧検出器４１，４２、比較器４３，４４、およびＡＮＤゲート４７，４８が除去され、遅延回路４５，４６が遅延回路４５Ａ，４６Ａで置換されている点である。

遅延回路４５Ａは、ＰＷＭ信号Ａｕ１の立ち上りエッジおよび立下りエッジのうちの立ち上がりエッジのみを一定のデッドタイムＴＤ１だけ遅延させてドライバ４９に与える。遅延回路４５Ｂは、ＰＷＭ信号Ｂｕ１の立ち上りエッジおよび立下りエッジのうちの立ち上がりエッジのみを一定のデッドタイムＴＤ２だけ遅延させてドライバ４９に与える。

ＩＧＢＴＱ１，Ｑ２がそれぞれオン状態およびオフ状態にされている場合に、ＰＷＭ信号Ａｕ１が「Ｈ」レベルから「Ｌ」レベルに立ち下げられるとともに、ＰＷＭ信号Ｂｕ１が「Ｌ」レベルから「Ｈ」レベルに立ち上げられると、ゲート駆動信号ＶＧ１は速やかに「Ｌ」レベルに立ち下げられてＩＧＢＴＱ１がオフし、ゲート駆動信号ＶＧ２はデッドタイムＴＤ２の経過後に「Ｈ」レベルに立ち上げられてＩＧＢＴＱ２がオンする。

また、ＩＧＢＴＱ１，Ｑ２がそれぞれオフ状態およびオン状態にされている場合に、ＰＷＭ信号Ａｕ１が「Ｌ」レベルから「Ｈ」レベルに立ち上げられるとともに、ＰＷＭ信号Ｂｕ１が「Ｈ」レベルから「Ｌ」レベルに立ち下げられると、ゲート駆動信号ＶＧ２は速やかに「Ｌ」レベルに立ち下げられてＩＧＢＴＱ２がオフし、ゲート駆動信号ＶＧ１はデッドタイムＴＤ１の経過後に「Ｈ」レベルに立ち上げられてＩＧＢＴＱ１がオンする。他のゲート駆動回路３７，６６，６７もゲート駆動回路３６Ｂと同様の構成に変更される。

この比較例では、デッドタイムＴＤ１，ＴＤ２の各々は一定値に固定されている。しかし、ゲート駆動信号ＶＧ１を「Ｌ」レベルにしてからＩＧＢＴＱ１が実際にオフ状態になるまでのオフ遅延時間Ｔoffは、ゲート駆動信号ＶＧ１が「Ｈ」レベルであるときにＩＧＢＴＱ１に流れる電流（遮断電流Ｉoff）に反比例して変化する。

図１３は、遮断電流Ｉoffとオフ遅延時間Ｔoffの関係を例示する図である。図１３に示すように、遮断電流Ｉoffが最低値であるときにオフ遅延時間Ｔoffが最大値になり、遮断電流Ｉoffが増大するに従ってオフ遅延時間Ｔoffが減少する。

したがって、遮断電流Ｉoffの値によってはオフ遅延時間ＴoffがデッドタイムＴＤ１，ＴＤ２の各々よりも長くなり、ＩＧＢＴＱ１（またはＱ２）がオフする前にＩＧＢＴＱ２（またはＱ１）がオンし、過電流が流れる恐れがある。その一方、オフ遅延時間Ｔoffよりも十分に長い時間にデッドタイムＴＤ１（またはＴＤ２）を設定すると、ＩＧＢＴＱ１（またはＱ２）のオン時間が短くなり、効率が低下してしまう。

これに対して本実施の形態１では、ＩＧＢＴＱ１がオンしている状態からＩＧＢＴＱ２がオンしている状態に切り換える場合には、ゲート駆動信号ＶＧ１を非活性化レベルにし、ＩＧＢＴＱ１の端子間電圧Ｖ１がしきい値電圧ＶＴＨ１を超えたことに応じてゲート駆動信号ＶＧ２を活性化レベルにする。したがって、ＩＧＢＴＱ１が実際にオフしたときにＩＧＢＴＱ２をオンさせるので、ＩＧＢＴＱ１，Ｑ２に過電流が流れることを防止することができ、かつ効率の向上を図ることができる。

[実施の形態２］
図１４は、この発明の実施の形態２による無停電電源装置７０の構成を示す回路ブロック図であって、図１と対比される図である。図１４を参照して、この無停電電源装置７０が実施の形態１の無停電電源装置１と異なる点は、コンバータ６、双方向チョッパ７、インバータ１０、および制御装置１８がそれぞれコンバータ７１、双方向チョッパ７２、インバータ７３、および制御装置７３と置換されている点である。

図１５は、インバータ７３およびその周辺部を示す回路ブロック図である。図１５において、コンバータ７１とインバータ７３の間には、３本の直流ラインＬ１〜Ｌ３が接続されている。直流ラインＬ２は、中性点ＮＰに接続され、中性点電圧（たとえば０Ｖ）にされる。コンデンサ９は２つのコンデンサ９ａ，９ｂを含む。コンデンサ９ａは、直流ラインＬ１，Ｌ２間に接続されている。コンデンサ９ｂは、直流ラインＬ２，Ｌ３間に接続されている。

コンバータ７１は、商用交流電源２１から交流電力が供給されている通常時は、商用交流電源２１からの交流電力を直流電力に変換して直流ラインＬ１〜Ｌ３に供給する。このときコンバータ７１は、直流ラインＬ１，Ｌ２間の直流電圧ＶＤＣａが参照電圧ＶＤＣｒになり、かつ直流ラインＬ２，Ｌ３間の直流電圧ＶＤＣｂが参照電圧ＶＤＣｒになるように、コンデンサ９ａ，９ｂの各々を充電する。

直流ラインＬ１，Ｌ２，Ｌ３の電圧は、それぞれ正の直流電圧（＋ＶＤＣｒ）、中性点電圧（０Ｖ）、および負の直流電圧（−ＶＤＣｒ）にされる。商用交流電源２１からの交流電力の供給が停止された停電時は、コンバータ７１の運転は停止される。

双方向チョッパ７２は、通常時には、コンバータ７１によって生成された直流電力をバッテリ２３に蓄える。このとき双方向チョッパ７２は、バッテリ２３の端子間電圧ＶＢが参照電圧ＶＢｒになるように、バッテリ２３を充電する。

双方向チョッパ７２は、停電時には、バッテリ２３の直流電力をインバータ７３に供給する。このとき双方向チョッパ７２は、コンデンサ９ａ，９ｂの端子間電圧ＶＤＣａ，ＶＤＣｂの各々が参照電圧ＶＤＣｒになるようにコンデンサ９ａ，９ｂの各々を充電する。

インバータ７３は、通常時には、コンバータ７１によって生成された直流電力を商用周波数の交流電力に変換して負荷２４に供給する。このときインバータ７３は、直流ラインＬ１〜Ｌ３から供給される正の直流電圧、中性点電圧、および負の直流電圧に基づいて商用周波数の交流出力電圧Ｖｏを生成する。

インバータ７３は、ＩＧＢＴＱ２１〜Ｑ２４およびダイオードＤ２１〜Ｄ２４を含む。ＩＧＢＴＱ２１（第１のスイッチング素子）のコレクタは直流ラインＬ１（第１の直流端子）に接続され、そのエミッタは出力ノード７２ａ（交流端子）に接続される。ＩＧＢＴＱ２２，Ｑ２４（第２および第４のスイッチング素子）のコレクタは互いに接続され、それらのエミッタはそれぞれ直流ラインＬ２（第２の直流端子）および出力ノード７２ａに接続される。ＩＧＢＴＱ２３（第３のスイッチング素子）のコレクタは出力ノード７２ａに接続され、そのエミッタは直流ラインＬ３（第３の直流端子）に接続される。ダイオードＤ２１〜Ｄ２４は、それぞれＩＧＢＴＱ２１〜Ｑ２４に逆並列に接続される。出力ノード７２ａは、リアクトル１２を介してノードＮ２に接続される。

このインバータ７３では、第１の期間には、ＩＧＢＴＱ２３，Ｑ２４がそれぞれオフ状態およびオン状態にされ、ＩＧＢＴＱ２１，Ｑ２２が交互にオンされ、第２の期間には、ＩＧＢＴＱ２１，Ｑ２２がそれぞれオフ状態およびオン状態にされ、ＩＧＢＴＱ２３，Ｑ２４が交互にオンされる。

第１の期間において、ＩＧＢＴＱ２１がオンされると、直流ラインＬ１からＩＧＢＴＱ１１を介して出力ノード７２ａに正電圧が出力される。また、ＩＧＢＴＱ２２がオンされると、出力ノード７２ａがダイオードＤ２４およびＩＧＢＴＱ２２を介して直流ラインＬ２に接続されるとともに、直流ラインＬ２がダイオードＤ２２およびＩＧＢＴＱ２４を介して出力ノード７２ａに接続され、出力ノード７２ａが中性点電圧にされる。したがって、第１の期間には、出力ノード７２ａに正電圧と中性点電圧が交互に出力される。

第２の期間において、ＩＧＢＴＱ２３がオンされると、出力ノード７２ａがＩＧＢＴＱ２３を介して直流ラインＬ２に接続され、出力ノード７２ａが負電圧にされる。また、ＩＧＢＴＱ２４がオンされると、直流ラインＬ２がダイオードＤ２２およびＩＧＢＴＱ２４を介して出力ノード７２ａに接続されるとともに、出力ノード７２ａがダイオードＤ２４およびＩＧＢＴＱ２２を介して直流ラインＬ２に接続され、出力ノード７２ａが中性点電圧にされる。したがって、第２の期間には、出力ノード７２ａに負電圧と中性点電圧が交互に出力される。

ここで、インバータ７３の問題点について説明する。第１の期間において、ＩＧＢＴＱ２１がオンしている状態からＩＧＢＴＱ２２がオンしている状態に切り換える場合に、ＩＧＢＴＱ２１がまだオフ状態になっていないのにＩＧＢＴＱ２２をオンさせると、コンデンサ９ａの正側端子（直流ラインＬ１）からＩＧＢＴＱ２１、ダイオードＤ２４、およびＩＧＢＴＱ２２を介してコンデンサ９ａの負側端子（直流ラインＬ２）に過電流が流れ、ＩＧＢＴＱ２１、ダイオードＤ２４、およびＩＧＢＴＱ２２が破損してしまう。

逆に、ＩＧＢＴＱ２２がオンしている状態からＩＧＢＴＱ２１がオンしている状態に切り換える場合に、ＩＧＢＴＱ２２がまだオフ状態になっていないのにＩＧＢＴＱ２１をオンさせると、コンデンサ９ａの正側端子（直流ラインＬ１）からＩＧＢＴＱ２１、ダイオードＤ２４、およびＩＧＢＴＱ２２を介してコンデンサ９ａの負側端子（直流ラインＬ２）に過電流が流れ、ＩＧＢＴＱ２１、ダイオードＤ２４、およびＩＧＢＴＱ２２が破損してしまう。ＩＧＢＴＱ２４，Ｑ２３についても、ＩＧＢＴＱ２１，Ｑ２２と同じ問題がある。本実施の形態２は、この問題の解決を図るものである。

図１６は、インバータ７３を制御するインバータ制御部８０の構成を示す回路ブロック図である。図１６において、インバータ制御部８０は、電圧指令部８１、三角波発生器８２，８３、比較器８４，８５、バッファ８６，８７、インバータ８８，８９、およびゲート駆動回路９０，９１を含む。

電圧指令部８１は、ノードＮ２（図１５）に現れる交流出力電圧Ｖｏの瞬時値と、電流検出器１１（図１５）の出力信号Ｉｏｆとに基づいて、正弦波状の電圧指令値Ｖｏｒを生成する。電圧指令値Ｖｏｒの位相は、三相（Ｕ相、Ｖ相、Ｗ相）のうちの対応する相（ここではＵ相）の交流入力電圧Ｖｉの位相に同期している。

三角波発生器８２は、商用周波数（たとえば６０Ｈｚ）よりも十分に高い周波数ｆＨ（たとえば２０ＫＨｚ）の三角波信号Ｃｕ１ａを出力する。三角波発生器８３は、三角波信号Ｃｕ１ａと同位相で同じ周波数ｆＨの三角波信号Ｃｕ１ｂを出力する。

比較器８４は、電圧指令部８１からの電圧指令値Ｖｏｒと三角波発生器８２からの三角波信号Ｃｕ１ａとの高低を比較し、比較結果を示すＰＷＭ信号φ１を出力する。バッファ８６は、ＰＷＭ信号φ１をゲート駆動回路９０に与える。インバータ８８は、ＰＷＭ信号φ１を反転させ、ＰＷＭ信号φ２を生成してゲート駆動回路９０に与える。

比較器８５は、電圧指令部８１からの電圧指令値Ｖｏｒと三角波発生器８３からの三角波信号Ｃｕ１ｂとの高低を比較し、比較結果を示すＰＷＭ信号φ３を出力する。バッファ８７は、ＰＷＭ信号φ３をゲート駆動回路９１に与える。インバータ８９は、ＰＷＭ信号φ３を反転させ、ＰＷＭ信号φ４を生成してゲート駆動回路９１に与える。

図１７は、図１６に示した電圧指令値Ｖｏｒ、三角波信号Ｃｕ１ａ，Ｃｕ１ｂ、およびＰＷＭ信号φ１〜φ４の波形を示すタイムチャートである。図１７において、（Ａ）は電圧指令値Ｖｏｒおよび三角波信号Ｃｕ１ａ，Ｃｕ１ｂの波形を示し、（Ｂ），（Ｃ），（Ｄ），（Ｅ）はそれぞれおよびＰＷＭ信号φ１，φ３，φ４，φ２の波形を示している。

図１７（Ａ）に示すように、電圧指令値Ｖｏｒは商用周波数の正弦波信号である。三角波信号Ｃｕ１ａの最低値は０Ｖであり、その最高値は電圧指令値Ｖｏｒの正のピーク値よりも高い。三角波信号Ｃｕ１ｂの最高値は０Ｖであり、その最低値は電圧指令値Ｖｏｒの負のピーク値よりも低い。三角波信号Ｃｕ１ａ，Ｃｕ１ｂは同位相の信号であり、三角波信号Ｃｕ１ａ，Ｃｕ１ｂの位相は電圧指令値Ｖｏｒの位相に同期している。三角波信号Ｃｕ１ａ，Ｃｕ１ｂの周波数は、電圧指令値Ｖｏｒの周波数（商用周波数）よりも高い。

図１７（Ａ），（Ｂ）に示すように、三角波信号Ｃｕ１ａのレベルが電圧指令値Ｖｏｒよりも高い場合には（時刻ｔ０〜ｔ１，ｔ２〜ｔ３，ｔ４〜ｔ９，…）、ＰＷＭ信号φ１は「Ｌ」レベルになる。逆に、三角波信号Ｃｕ１ａのレベルが電圧指令値Ｖｏｒよりも低い場合には（時刻ｔ１〜ｔ２，ｔ３〜ｔ４，…）、ＰＷＭ信号φ１は「Ｈ」レベルになる。ＰＷＭ信号φ１は、正パルス信号列となる。

電圧指令値Ｖｏｒが正極性である第１の期間では、電圧指令値Ｖｏｒが上昇するとＰＷＭ信号φ１のパルス幅は増大する。電圧指令値Ｖｏｒが負極性である第２の期間では、ＰＷＭ信号φ１は「Ｌ」レベルに固定される。図１７（Ｂ），（Ｅ）に示すように、ＰＷＭ信号φ２はＰＷＭ信号φ１の反転信号である。

ここで、「Ｈ」レベルにされたＰＷＭ信号φ１，φ２をそれぞれ第１および第２の制御信号とすると、図１７（Ｂ），（Ｅ）に示すように、第１および第２の制御信号は交互に出力される。電圧指令部８１、三角波発生器８２、比較器８４、バッファ８６、およびインバータ８８は、第１および第２の制御信号を交互に出力する第１の制御回路を構成する。

図１７（Ａ），（Ｃ）に示すように、三角波信号Ｃｕ１ｂのレベルが電圧指令値Ｖｏｒよりも低い場合には（時刻ｔ０〜ｔ５，ｔ６〜ｔ７，…）、ＰＷＭ信号φ３は「Ｌ」レベルになる。逆に、三角波信号Ｃｕ１ｂのレベルが電圧指令値Ｖｏｒよりも高い場合には（時刻ｔ５〜ｔ６，ｔ７〜ｔ８，…）、ＰＷＭ信号φ３は「Ｈ」レベルになる。ＰＷＭ信号φ３は、正パルス信号列となる。

電圧指令値Ｖｏｒが正極性である第１の期間では、ＰＷＭ信号φ３は「Ｌ」レベルに固定される。電圧指令値Ｖｏｒが負極性である第２の期間では、電圧指令値Ｖｏｒが下降するとＰＷＭ信号φ３のパルス幅は増大する。図１７（Ｃ），（Ｄ）に示すように、ＰＷＭ信号φ４はＰＷＭ信号φ３の反転信号である。

ここで、「Ｈ」レベルにされたＰＷＭ信号φ３，φ４をそれぞれ第３および第４の制御信号とすると、図１７（Ｃ），（Ｄ）に示すように、第３および第４の制御信号は交互に出力される。電圧指令部８１、三角波発生器８３、比較器８５、バッファ８７、およびインバータ８９は、第３および第４の制御信号を交互に出力する第２の制御回路を構成する。

図１７（Ｂ）〜（Ｅ）に示すようにＰＷＭ信号φ１〜φ４の波形が変化すると、図１７（Ａ）に示した電圧指令値Ｖｏｒと同じ波形の交流出力電圧ＶｏがノードＮ２および中性点ＮＰ間に出力される。なお、図１７（Ａ）〜（Ｅ）ではＵ相に対応する電圧指令値Ｖｏｒおよび信号Ｃｕ１ａ，Ｃｕ１ｂ，φ１〜φ４の波形を示したが、Ｖ相およびＷ相の各々に対応する電圧指令値および信号の波形も同様である。ただし、Ｕ相、Ｖ相、およびＷ相に対応する電圧指令値および信号の位相は１２０度ずつずれている。

図１６に戻って、ゲート駆動回路９０は、ＰＷＭ信号φ１，φ２と、ＩＧＢＴＱ２１，Ｑ２２のコレクタ−エミッタ間電圧Ｖ２１，Ｖ２２とに基づいて、ＩＧＢＴＱ２１，Ｑ２２をオンおよびオフさせるためのゲート駆動信号ＶＧ２１，ＶＧ２２を生成する。

ゲート駆動信号ＶＧ２１が活性化レベルの「Ｈ」レベルにされると、ＩＧＢＴＱ２１がオンする。ＩＧＢＴＱ２１がオンすると、ＩＧＢＴＱ２１のコレクタ−エミッタ間電圧Ｖ２１が最小値Ｖ２１Ｌになる。ゲート駆動信号ＶＧ２１が非活性化レベルの「Ｌ」レベルにされると、ＩＧＢＴＱ２１がオフする。ＩＧＢＴＱ２１がオフすると、ＩＧＢＴＱ２１のコレクタ−エミッタ間電圧Ｖ２１が最大値Ｖ２１Ｈになる。Ｖ２１ＬとＶ２１Ｈの間に所定のしきい値電圧ＶＴＨ２１が設定されている。

ゲート駆動信号ＶＧ２２が活性化レベルの「Ｈ」レベルにされると、ＩＧＢＴＱ２２がオンする。ＩＧＢＴＱ２２がオンすると、ＩＧＢＴＱ２２のコレクタ−エミッタ間電圧Ｖ２２が最小値Ｖ２２Ｌになる。ゲート駆動信号ＶＧ２２が非活性化レベルの「Ｌ」レベルにされると、ＩＧＢＴＱ２２がオフする。ＩＧＢＴＱ２２がオフすると、ＩＧＢＴＱ２２のコレクタ−エミッタ間電圧Ｖ２２が最大値Ｖ２２Ｈになる。Ｖ２２ＬとＶ２２Ｈの間に所定のしきい値電圧ＶＴＨ２２が設定されている。

ゲート駆動回路９０は、ＩＧＢＴＱ２１がオンしている場合に、ＰＷＭ信号φ１が「Ｈ」レベルから「Ｌ」レベルに立ち下げられるとともにＰＷＭ信号φ２が「Ｌ」レベルから「Ｈ」レベルに立ち上げられたときには、ゲート駆動信号ＶＧ２１を非活性化レベルの「Ｌ」レベルにし、ＩＧＢＴＱ２１のコレクタ−エミッタ間電圧Ｖ２１としきい値電圧ＶＴＨ２１との高低を比較し、Ｖ２１がＶＴＨ２１を超えたときにＩＧＢＴＱ２１がオフ状態になったと判別し、ゲート駆動信号ＶＧ２２を活性化レベルの「Ｈ」レベルにしてＩＧＢＴＱ２２をオンさせる。

また、ゲート駆動回路９０は、ＩＧＢＴＱ２２がオンしている場合に、ＰＷＭ信号φ１が「Ｌ」レベルから「Ｈ」レベルに立ち上げられるとともにＰＷＭ信号φ２が「Ｈ」レベルから「Ｌ」レベルに立ち下げられたときには、ゲート駆動信号ＶＧ２２を非活性化レベルの「Ｌ」レベルにし、ＩＧＢＴＱ２２のコレクタ−エミッタ間電圧Ｖ２２としきい値電圧ＶＴＨ２２との高低を比較し、Ｖ２２がＶＴＨ２２を超えたときにＩＧＢＴＱ２２がオフ状態になったと判別し、ゲート駆動信号ＶＧ２１を活性化レベルの「Ｈ」レベルにしてＩＧＢＴＱ２１をオンさせる。

また、ゲート駆動回路９１は、ＰＷＭ信号φ３，φ４と、ＩＧＢＴＱ２３，Ｑ２４のコレクタ−エミッタ間電圧Ｖ２３，Ｖ２４とに基づいて、ＩＧＢＴＱ２３，Ｑ２４をオンおよびオフさせるためのゲート駆動信号ＶＧ２３，ＶＧ２４を生成する。

ゲート駆動信号ＶＧ２３が活性化レベルの「Ｈ」レベルにされると、ＩＧＢＴＱ２３がオンする。ＩＧＢＴＱ２３がオンすると、ＩＧＢＴＱ２３のコレクタ−エミッタ間電圧Ｖ２３が最小値Ｖ２３Ｌになる。ゲート駆動信号ＶＧ２３が非活性化レベルの「Ｌ」レベルにされると、ＩＧＢＴＱ２３がオフする。ＩＧＢＴＱ２３がオフすると、ＩＧＢＴＱ２３のコレクタ−エミッタ間電圧Ｖ３が最大値Ｖ２３Ｈになる。Ｖ２３ＬとＶ２３Ｈの間に所定のしきい値電圧ＶＴＨ２３が設定されている。

ゲート駆動信号ＶＧ２４が活性化レベルの「Ｈ」レベルにされると、ＩＧＢＴＱ２４がオンする。ＩＧＢＴＱ２４がオンすると、ＩＧＢＴＱ２４のコレクタ−エミッタ間電圧Ｖ２４が最小値Ｖ２４Ｌになる。ゲート駆動信号ＶＧ２４が非活性化レベルの「Ｌ」レベルにされると、ＩＧＢＴＱ２４がオフする。ＩＧＢＴＱ２４がオフすると、ＩＧＢＴＱ２４のコレクタ−エミッタ間電圧Ｖ２４が最大値Ｖ２４Ｈになる。Ｖ２４ＬとＶ２４Ｈの間に所定のしきい値電圧ＶＴＨ２４が設定されている。

ゲート駆動回路９１は、ＩＧＢＴＱ２３がオンしている場合に、ＰＷＭ信号φ３が「Ｈ」レベルから「Ｌ」レベルに立ち下げられるとともにＰＷＭ信号φ４が「Ｌ」レベルから「Ｈ」レベルに立ち上げられたときには、ゲート駆動信号ＶＧ２３を非活性化レベルの「Ｌ」レベルにし、ＩＧＢＴＱ２３のコレクタ−エミッタ間電圧Ｖ２３としきい値電圧ＶＴＨ２３との高低を比較し、Ｖ２３がＶＴＨ２３を超えたときにＩＧＢＴＱ２３がオフ状態になったと判別し、ゲート駆動信号ＶＧ２４を活性化レベルの「Ｈ」レベルにしてＩＧＢＴＱ２４をオンさせる。

また、ゲート駆動回路９１は、ＩＧＢＴＱ２４がオンしている場合に、ＰＷＭ信号φ３が「Ｌ」レベルから「Ｈ」レベルに立ち上げられるとともにＰＷＭ信号φ４が「Ｈ」レベルから「Ｌ」レベルに立ち下げられたときには、ゲート駆動信号ＶＧ２４を非活性化レベルの「Ｌ」レベルにし、ＩＧＢＴＱ２４のコレクタ−エミッタ間電圧Ｖ２４としきい値電圧ＶＴＨ２４との高低を比較し、Ｖ２４がＶＴＨ２４を超えたときにＩＧＢＴＱ２４がオフ状態になったと判別し、ゲート駆動信号ＶＧ２３を活性化レベルの「Ｈ」レベルにしてＩＧＢＴＱ２３をオンさせる。

ゲート駆動回路９０，９１の各々の構成および動作は、ゲート駆動回路３６の構成（図５）および動作（図７、図８）と同様であるので、その説明は繰り返さない。また、実施の形態１と同様に、コンデンサ９ａ，９ｂから見るとコンバータ７１とインバータ７３は同様の構成であり、コンデンサ９ａ，９ｂの初期充電が完了した後にはコンバータ７１はインバータとして動作し、コンバータ７１を制御するコンバータ制御部はインバータ制御部８０（図１６）と同様である。

以上のように、この実施の形態２では、ＩＧＢＴＱ２１がオンしている状態からＩＧＢＴＱ２２がオンしている状態に切り換える場合には、ゲート駆動信号ＶＧ２１を非活性化レベルにし、ＩＧＢＴＱ２１の端子間電圧Ｖ２１がしきい値電圧ＶＴＨ２１を超えたことに応じてゲート駆動信号ＶＧ２２を活性化レベルにする。したがって、ＩＧＢＴＱ２１が実際にオフしたときにＩＧＢＴＱ２２をオンさせるので、ＩＧＢＴＱ２１，Ｑ２２に過電流が流れることを防止することができ、かつ効率の向上を図ることができる。ＩＧＢＴＱ２３，Ｑ２４についても、ＩＧＢＴＱ２１，Ｑ２２と同様である。

図１８は、実施の形態２の変更例を示す回路ブロック図であって、図１５と対比される図である。この変更例では、図１５のインバータ７３がインバータ７３Ａで置換される。インバータ７３Ａがインバータ７３と異なる点は、ＩＧＢＴＱ２２とＩＧＢＴＱ２４が逆に接続されている点である。すなわち、ＩＧＢＴＱ２２，Ｑ２４のエミッタが互いに接続され、ＩＧＢＴＱ２２，Ｑ２４のコレクタがそれぞれ出力ノード７２ａおよび直流ラインＬ２に接続される。ダイオードＤ２２，Ｄ２４は、それぞれＩＧＢＴＱ２２，Ｑ２４に逆並列に接続される。この変更例では、実施の形態２と同じ効果が得られる。

[実施の形態３］
図１９は、この発明の実施の形態３による無停電電源装置の要部を示す回路ブロック図であって、図１５と対比される図である。図１８を参照して、この無停電電源装置が実施の形態２の無停電電源装置１と異なる点は、コンバータ７１およびインバータ７３がそれぞれコンバータ９５およびインバータ９６と置換されている点である。

図１５において、コンバータ９５は、商用交流電源２１から交流電力が供給されている通常時は、商用交流電源２１からの交流電力を直流電力に変換して直流ラインＬ１〜Ｌ３に供給する。このときコンバータ９５は、直流ラインＬ１，Ｌ２間の直流電圧ＶＤＣａが参照電圧ＶＤＣｒになり、かつ直流ラインＬ２，Ｌ３間の直流電圧ＶＤＣｂが参照電圧ＶＤＣｒになるように、コンデンサ９ａ，９ｂの各々を充電する。

直流ラインＬ１，Ｌ２，Ｌ３の電圧は、それぞれ正の直流電圧（＋ＶＤＣｒ）、中性点電圧（０Ｖ）、および負の直流電圧（−ＶＤＣｒ）にされる。商用交流電源２１からの交流電力の供給が停止された停電時は、コンバータ９５の運転は停止される。

インバータ９６は、通常時には、コンバータ９５によって生成された直流電力を商用周波数の交流電力に変換して負荷２４に供給する。このときインバータ９６は、直流ラインＬ１〜Ｌ３から供給される正の直流電圧、中性点電圧、および負の直流電圧に基づいて商用周波数の交流出力電圧Ｖｏを生成する。

インバータ９６は、ＩＧＢＴＱ３１〜Ｑ３４およびダイオードＤ３１〜Ｄ３６を含む。ＩＧＢＴＱ３１（第１のスイッチング素子）のコレクタは直流ラインＬ１（第１の直流端子）に接続され、ＩＧＢＴＱ３１のエミッタはＩＧＴＢＱ３４（第４のスイッチング素子）のコレクタに接続され、ＩＧＢＴＱ３４のエミッタは出力ノード９６ａ（交流端子）に接続される。ＩＧＢＴＱ３２（第２のスイッチング素子）のコレクタは出力ノード９６ａに接続され、ＩＧＢＴＱ３２のエミッタはＩＧＴＢＱ３３（第３のスイッチング素子）のコレクタに接続され、ＩＧＢＴＱ３３のエミッタは直流ラインＬ２に接続される。

ダイオードＤ３１〜Ｄ３４は、それぞれＩＧＢＴＱ３１〜Ｑ３４に逆並列に接続される。ダイオードＤ３５（第１のダイオード）のアノードはＩＧＢＴＱ３２のエミッタに接続され、そのカソードは直流ラインＬ２に接続される。ダイオードＤ３６（第２のダイオード）のアノードは直流ラインＬ２に接続され、そのカソードはＩＧＢＴＱ３４のコレクタに接続される。

このインバータ９６では、第１の期間には、ＩＧＢＴＱ３３，Ｑ３４がそれぞれオフ状態およびオン状態にされ、ＩＧＢＴＱ３１，Ｑ３２が交互にオンされ、第２の期間には、ＩＧＢＴＱ３１，Ｑ３２がそれぞれオフ状態およびオン状態にされ、ＩＧＢＴＱ３３，Ｑ３４が交互にオンされる。

第１の期間において、ＩＧＢＴＱ３１がオンされると、直流ラインＬ１からＩＧＢＴＱ３１，３４を介して出力ノード９６ａに正電圧が出力される。また、ＩＧＢＴＱ３２がオンされると、出力ノード９６ａがＩＧＢＴＱ３２およびダイオードＤ３５を介して直流ラインＬ２に接続されるとともに、直流ラインＬ２がダイオードＤ３６およびＩＧＢＴＱ３４を介して出力ノード９６ａに接続され、出力ノード９６ａが中性点電圧にされる。したがって、第１の期間には、出力ノード９６ａに正電圧と中性点電圧が交互に出力される。

第２の期間において、ＩＧＢＴＱ３３がオンされると、出力ノード９６ａがＩＧＢＴＱ３２，Ｑ３３を介して直流ラインＬ３に接続され、出力ノード９６ａが負電圧にされる。また、ＩＧＢＴＱ３４がオンされると、直流ラインＬ２がダイオードＤ３６およびＩＧＢＴＱ３４を介して出力ノード９６ａに接続されるとともに、出力ノード９６ａがＩＧＢＴＱ３２およびダイオードＤ３５を介して直流ラインＬ２に接続され、出力ノード９６ａが中性点電圧にされる。したがって、第２の期間には、出力ノード９６ａに負電圧と中性点電圧が交互に出力される。

ここで、インバータ９６の問題点について説明する。第１の期間において、ＩＧＢＴＱ３１がオンしている状態からＩＧＢＴＱ３２がオンしている状態に切り換える場合に、ＩＧＢＴＱ３１がまだオフ状態になっていないのにＩＧＢＴＱ３２をオンさせると、コンデンサ９ａの正側端子（直流ラインＬ１）からＩＧＢＴＱ３１，Ｑ３４，Ｑ３２およびダイオードＤ３５を介してコンデンサ９ａの負側端子（直流ラインＬ２）に過電流が流れ、ＩＧＢＴＱ３１，Ｑ３４，Ｑ３２およびダイオードＤ３５が破損してしまう。

逆に、ＩＧＢＴＱ３２がオンしている状態からＩＧＢＴＱ３１がオンしている状態に切り換える場合に、ＩＧＢＴＱ３２がまだオフ状態になっていないのにＩＧＢＴＱ３１をオンさせると、コンデンサ９ａの正側端子（直流ラインＬ１）からＩＧＢＴＱ３１，Ｑ３４，Ｑ３２およびダイオードＤ３５を介してコンデンサ９ａの負側端子（直流ラインＬ２）に過電流が流れ、ＩＧＢＴＱ３１，Ｑ３４，Ｑ３２およびダイオードＤ３５が破損してしまう。ＩＧＢＴＱ３４，Ｑ３３についても、ＩＧＢＴＱ３１，Ｑ３２と同じ問題がある。本実施の形態２は、この問題の解決を図るものである。

図２０は、インバータ９６を制御するインバータ制御部９７の構成を示す回路ブロック図であって、図１６と対比される図である。図２０を参照して、インバータ制御部９７が図１６のインバータ制御部８０と異なる点は、ゲート駆動回路９０，９１がそれぞれゲート駆動回路９８，９９で置換されている点である。電圧指令値Ｖｏｒ、三角波信号Ｃｕ１ａ，Ｃｕ１ｂ、およびＰＷＭ信号φ１〜φ４の波形は、図１７で示した通りである。

ゲート駆動回路９８は、ＰＷＭ信号φ１，φ２と、ＩＧＢＴＱ３１，Ｑ３２のコレクタ−エミッタ間電圧Ｖ３１，Ｖ３２とに基づいて、ＩＧＢＴＱ３１，Ｑ３２をオンおよびオフさせるためのゲート駆動信号ＶＧ３１，ＶＧ３２を生成する。

ゲート駆動信号ＶＧ３１が活性化レベルの「Ｈ」レベルにされると、ＩＧＢＴＱ３１がオンする。ＩＧＢＴＱ３１がオンすると、ＩＧＢＴＱ３１のコレクタ−エミッタ間電圧Ｖ３１が最小値Ｖ３１Ｌになる。ゲート駆動信号ＶＧ３１が非活性化レベルの「Ｌ」レベルにされると、ＩＧＢＴＱ３１がオフする。ＩＧＢＴＱ３１がオフすると、ＩＧＢＴＱ３１のコレクタ−エミッタ間電圧Ｖ３１が最大値Ｖ３１Ｈになる。Ｖ３１ＬとＶ３１Ｈの間に所定のしきい値電圧ＶＴＨ３１が設定されている。

ゲート駆動信号ＶＧ３２が活性化レベルの「Ｈ」レベルにされると、ＩＧＢＴＱ３２がオンする。ＩＧＢＴＱ３２がオンすると、ＩＧＢＴＱ３２のコレクタ−エミッタ間電圧Ｖ３２が最小値Ｖ３２Ｌになる。ゲート駆動信号ＶＧ３２が非活性化レベルの「Ｌ」レベルにされると、ＩＧＢＴＱ３２がオフする。ＩＧＢＴＱ３２がオフすると、ＩＧＢＴＱ３２のコレクタ−エミッタ間電圧Ｖ３２が最大値Ｖ３２Ｈになる。Ｖ３２ＬとＶ３２Ｈの間に所定のしきい値電圧ＶＴＨ２２が設定されている。

ゲート駆動回路９８は、ＩＧＢＴＱ３１がオンしている場合に、ＰＷＭ信号φ１が「Ｈ」レベルから「Ｌ」レベルに立ち下げられるとともにＰＷＭ信号φ２が「Ｌ」レベルから「Ｈ」レベルに立ち上げられたときには、ゲート駆動信号ＶＧ３１を非活性化レベルの「Ｌ」レベルにし、ＩＧＢＴＱ３１のコレクタ−エミッタ間電圧Ｖ３１としきい値電圧ＶＴＨ３１との高低を比較し、Ｖ３１がＶＴＨ３１を超えたときにＩＧＢＴＱ３１がオフ状態になったと判別し、ゲート駆動信号ＶＧ３２を活性化レベルの「Ｈ」レベルにしてＩＧＢＴＱ３２をオンさせる。

また、ゲート駆動回路９８は、ＩＧＢＴＱ３２がオンしている場合に、ＰＷＭ信号φ１が「Ｌ」レベルから「Ｈ」レベルに立ち上げられるとともにＰＷＭ信号φ２が「Ｈ」レベルから「Ｌ」レベルに立ち下げられたときには、ゲート駆動信号ＶＧ３２を非活性化レベルの「Ｌ」レベルにし、ＩＧＢＴＱ３２のコレクタ−エミッタ間電圧Ｖ３２としきい値電圧ＶＴＨ３２との高低を比較し、Ｖ３２がＶＴＨ３２を超えたときにＩＧＢＴＱ３２がオフ状態になったと判別し、ゲート駆動信号ＶＧ３１を活性化レベルの「Ｈ」レベルにしてＩＧＢＴＱ３１をオンさせる。

また、ゲート駆動回路９９は、ＰＷＭ信号φ３，φ４と、ＩＧＢＴＱ３３，Ｑ３４のコレクタ−エミッタ間電圧Ｖ３３，Ｖ３４とに基づいて、ＩＧＢＴＱ３３，Ｑ３４をオンおよびオフさせるためのゲート駆動信号ＶＧ３３，ＶＧ３４を生成する。

ゲート駆動信号ＶＧ３３が活性化レベルの「Ｈ」レベルにされると、ＩＧＢＴＱ３３がオンする。ＩＧＢＴＱ３３がオンすると、ＩＧＢＴＱ３３のコレクタ−エミッタ間電圧Ｖ３３が最小値Ｖ３３Ｌになる。ゲート駆動信号ＶＧ３３が非活性化レベルの「Ｌ」レベルにされると、ＩＧＢＴＱ３３がオフする。ＩＧＢＴＱ３３がオフすると、ＩＧＢＴＱ３３のコレクタ−エミッタ間電圧Ｖ３３が最大値Ｖ３３Ｈになる。Ｖ３３ＬとＶ３３Ｈの間に所定のしきい値電圧ＶＴＨ３３が設定されている。

ゲート駆動信号ＶＧ３４が活性化レベルの「Ｈ」レベルにされると、ＩＧＢＴＱ３４がオンする。ＩＧＢＴＱ３４がオンすると、ＩＧＢＴＱ３４のコレクタ−エミッタ間電圧Ｖ３４が最小値Ｖ３４Ｌになる。ゲート駆動信号ＶＧ３４が非活性化レベルの「Ｌ」レベルにされると、ＩＧＢＴＱ３４がオフする。ＩＧＢＴＱ３４がオフすると、ＩＧＢＴＱ３４のコレクタ−エミッタ間電圧Ｖ３４が最大値Ｖ３４Ｈになる。Ｖ３４ＬとＶ３４Ｈの間に所定のしきい値電圧ＶＴＨ３４が設定されている。

ゲート駆動回路９９は、ＩＧＢＴＱ３３がオンしている場合に、ＰＷＭ信号φ３が「Ｈ」レベルから「Ｌ」レベルに立ち下げられるとともにＰＷＭ信号φ４が「Ｌ」レベルから「Ｈ」レベルに立ち上げられたときには、ゲート駆動信号ＶＧ３３を非活性化レベルの「Ｌ」レベルにし、ＩＧＢＴＱ３３のコレクタ−エミッタ間電圧Ｖ３３としきい値電圧ＶＴＨ３３との高低を比較し、Ｖ３３がＶＴＨ３３を超えたときにＩＧＢＴＱ３３がオフ状態になったと判別し、ゲート駆動信号ＶＧ３４を活性化レベルの「Ｈ」レベルにしてＩＧＢＴＱ３４をオンさせる。

また、ゲート駆動回路９９は、ＩＧＢＴＱ３４がオンしている場合に、ＰＷＭ信号φ３が「Ｌ」レベルから「Ｈ」レベルに立ち上げられるとともにＰＷＭ信号φ４が「Ｈ」レベルから「Ｌ」レベルに立ち下げられたときには、ゲート駆動信号ＶＧ３４を非活性化レベルの「Ｌ」レベルにし、ＩＧＢＴＱ３４のコレクタ−エミッタ間電圧Ｖ３４としきい値電圧ＶＴＨ３４との高低を比較し、Ｖ３４がＶＴＨ３４を超えたときにＩＧＢＴＱ３４がオフ状態になったと判別し、ゲート駆動信号ＶＧ３３を活性化レベルの「Ｈ」レベルにしてＩＧＢＴＱ３３をオンさせる。

ゲート駆動回路９８，９９の各々の構成および動作は、ゲート駆動回路３６の構成（図５）および動作（図７、図８）と同様であるので、その説明は繰り返さない。また、実施の形態１と同様に、コンデンサ９ａ，９ｂから見るとコンバータ９５とインバータ９６は同様の構成であり、コンデンサ９ａ，９ｂの初期充電が完了した後にはコンバータ９５はインバータとして動作し、コンバータ９５を制御するコンバータ制御部はインバータ制御部９７（図２０）と同様である。

以上のように、この実施の形態３では、ＩＧＢＴＱ３１がオンしている状態からＩＧＢＴＱ３２がオンしている状態に切り換える場合には、ゲート駆動信号ＶＧ３１を非活性化レベルにし、ＩＧＢＴＱ３１の端子間電圧Ｖ３１がしきい値電圧ＶＴＨ３１を超えたことに応じてゲート駆動信号ＶＧ３２を活性化レベルにする。したがって、ＩＧＢＴＱ３１が実際にオフしたときにＩＧＢＴＱ３２をオンさせるので、ＩＧＢＴＱ３１，Ｑ３２に過電流が流れることを防止することができ、かつ効率の向上を図ることができる。ＩＧＢＴＱ３３，Ｑ３４についても、ＩＧＢＴＱ３１，Ｑ３２と同様である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，７０ 無停電電源装置、Ｔ１ 交流入力端子、Ｔ２ バイパス入力端子、Ｔ３ バッテリ端子、Ｔ４ 交流出力端子、２，８，１４，１６ 電磁接触器、３，１１ 電流検出器、４，９，９ａ，９ｂ，１３ コンデンサ、５，１２ リアクトル、６，７１，９５ コンバータ、７，７２ 双方向チョッパ、１０，７３，９６ インバータ、１５ 半導体スイッチ、１７ 操作部、１８ 制御装置、２１ 商用交流電源、２２ バイパス交流電源、２３ バッテリ、２４ 負荷、Ｑ１〜Ｑ４，Ｑ１１〜Ｑ１４，Ｑ２１〜Ｑ２４，Ｑ３１〜Ｑ３４ ＩＧＢＴ、Ｄ１〜Ｄ４，Ｄ１１〜Ｄ１４，Ｄ２１〜Ｄ２４，Ｄ３１〜Ｄ３６ ダイオード、３０，８０，９７ インバータ制御部、３１，６１，８１ 電圧指令部、３２，６２，８２，８３ 三角波発生器、３３，４３，４４，６３，８４，８５ 比較器、３４，６４，８６，８７ バッファ、３５，５２，６５，８８，８９ インバータ、３６，３６Ａ，３６Ｂ，３７，６６，６７，９０，９１，９８，９９ ゲート駆動回路、４１，４２ 電圧検出器、４５，４５Ａ，４６，４６Ａ 遅延回路、４７，４８，５１ ＡＮＤゲート、４９，５０ ドライバ。

Claims (11)

1. 第１の直流電圧を受ける第１の直流端子と、
   交流電圧を受ける交流端子と、
   前記第１の直流電圧と異なる第２の直流電圧を受ける第２の直流端子と、
   前記第１の直流端子と前記交流端子との間に接続される第１のスイッチング素子と、
   前記交流端子と前記第２の直流端子との間に接続される第２のスイッチング素子と、
   第１および第２の制御信号を交互に出力する第１の制御回路と、
   前記第１の制御回路の出力信号に応答して第１および第２の駆動信号を生成し、前記第１および第２のスイッチング素子を交互にオンさせる第１の駆動回路とを備え、
   前記第１および第２の駆動信号が活性化レベルにされると前記第１および第２のスイッチング素子がそれぞれオンし、
   前記第１および第２の駆動信号が非活性化レベルにされると前記第１および第２のスイッチング素子がそれぞれオフし、
   前記第１の駆動回路は、
   前記第１のスイッチング素子がオンされている場合には、前記第２の制御信号に応答して前記第１の駆動信号を非活性化レベルにし、前記第１のスイッチング素子の端子間電圧が第１のしきい値電圧を超えたことに応じて前記第２の駆動信号を活性化レベルにし、
   前記第２のスイッチング素子がオンされている場合には、前記第１の制御信号に応答して前記第２の駆動信号を非活性化レベルにし、前記第２のスイッチング素子の端子間電圧が第２のしきい値電圧を超えたことに応じて前記第１の駆動信号を活性化レベルにする、電力変換装置。
2. 前記第１および第２のスイッチング素子はそれぞれ第１および第２の絶縁ゲートバイポーラトランジスタであり、
   さらに、それぞれ前記第１および第２の絶縁ゲートバイポーラトランジスタに逆並列に接続された第１および第２のダイオードを備える、請求項１に記載の電力変換装置。
3. 前記第１の制御回路は、第１の期間には前記第１および第２の制御信号を交互に出力し、第２の期間には前記第２の制御信号の出力を継続し、
   前記第１の駆動回路は、前記第１の期間には前記第１および第２のスイッチング素子を交互にオンさせ、前記第２の期間には前記第１および第２のスイッチング素子をそれぞれオフ状態およびオン状態に維持し、
   前記電力変換装置は、さらに、
   前記第２の直流電圧と異なる第３の直流電圧を受ける第３の直流端子と、
   前記交流端子と前記第３の直流端子との間に接続される第３のスイッチング素子と、
   前記第２のスイッチング素子の一方端子と前記交流端子との間、または前記第２のスイッチング素子の他方端子と前記第２の直流端子との間に接続される第４のスイッチング素子と、
   前記第２の期間には第３および第４の制御信号を交互に出力し、前記第１の期間には前記第４の制御信号の出力を継続する第２の制御回路と、
   前記第２の制御回路の出力信号に応答して第３および第４の駆動信号を生成し、前記第２の期間には前記第３および第４のスイッチング素子を交互にオンさせ、前記第１の期間には前記第３および第４のスイッチング素子をそれぞれオフ状態およびオン状態に維持する第２の駆動回路とを備え、
   前記第２の直流電圧は、前記第１および第３の直流電圧の中間の電圧であり、
   前記第３および第４の駆動信号が活性化レベルにされると前記第３および第４のスイッチング素子がそれぞれオンし、
   前記第３および第４の駆動信号が非活性化レベルにされると前記第３および第４のスイッチング素子がそれぞれオフし、
   前記第２の駆動回路は、
   前記第３のスイッチング素子がオンしている場合には、前記第４の制御信号に応答して前記第３の駆動信号を非活性化レベルにし、前記第３のスイッチング素子の端子間電圧が第３のしきい値電圧を超えたことに応じて前記第４の駆動信号を活性化レベルにし、
   前記第４のスイッチング素子がオンしている場合には、前記第３の制御信号に応答して前記第４の駆動信号を非活性化レベルにし、前記第４のスイッチング素子の端子間電圧が第４のしきい値電圧を超えたことに応じて前記第３の駆動信号を活性化レベルにする、請求項１に記載の電力変換装置。
4. 前記第１、第２、第３、および第４のスイッチング素子はそれぞれ第１、第２、第３、および第４の絶縁ゲートバイポーラトランジスタであり、
   前記電力変換装置は、さらに、それぞれ前記第１、第２、第３、および第４の絶縁ゲートバイポーラトランジスタに逆並列に接続される第１、第２、第３、および第４のダイオードを備える、請求項３に記載の電力変換装置。
5. 前記第１の制御回路は、第１の期間には前記第１および第２の制御信号を交互に出力し、第２の期間には前記第２の制御信号の出力を継続し、
   前記第１の駆動回路は、前記第１の期間には前記第１および第２のスイッチング素子を交互にオンさせ、前記第２の期間には前記第１および第２のスイッチング素子をそれぞれオフ状態およびオン状態に維持し、
   前記電力変換装置は、さらに、
   前記第２の直流電圧と異なる第３の直流電圧を受ける第３の直流端子と、
   前記第２のスイッチング素子の一方端子と前記第３の直流端子との間に接続される第３のスイッチング素子と、
   前記第２のスイッチング素子の一方端子と前記第２の直流端子との間に接続される第１のダイオードと、
   前記第１のスイッチング素子の一方端子と前記交流端子との間に接続される第４のスイッチング素子と、
   前記第２の直流端子と前記第１のスイッチング素子の一方端子との間に接続される第２のダイオードと、
   前記第２の期間には第３および第４の制御信号を交互に出力し、前記第１の期間には前記第４の制御信号の出力を継続する第２の制御回路と、
   前記第２の制御回路の出力信号に応答して第３および第４の駆動信号を生成し、前記第２の期間には前記第３および第４のスイッチング素子を交互にオンさせ、前記第１の期間には前記第３および第４のスイッチング素子をそれぞれオフ状態およびオン状態に維持する第２の駆動回路とを備え、
   前記第２の直流電圧は、前記第１および第３の直流電圧の中間の電圧であり、
   前記第３および第４の駆動信号が活性化レベルにされると前記第３および第４のスイッチング素子がそれぞれオンし、
   前記第３および第４の駆動信号が非活性化レベルにされると前記第３および第４のスイッチング素子がそれぞれオフし、
   前記第２の駆動回路は、
   前記第３のスイッチング素子がオンしている場合には、前記第４の制御信号に応答して前記第３の駆動信号を非活性化レベルにし、前記第３のスイッチング素子の端子間電圧が第３のしきい値電圧を超えたことに応じて前記第４の駆動信号を活性化レベルにし、
   前記第４のスイッチング素子がオンしている場合には、前記第３の制御信号に応答して前記第４の駆動信号を非活性化レベルにし、前記第４のスイッチング素子の端子間電圧が第４のしきい値電圧を超えたことに応じて前記第３の駆動信号を活性化レベルにする、請求項１に記載の電力変換装置。
6. 前記第１、第２、第３、および第４のスイッチング素子はそれぞれ第１、第２、第３、および第４の絶縁ゲートバイポーラトランジスタであり、
   前記電力変換装置は、さらに、それぞれ前記第１、第２、第３、および第４の絶縁ゲートバイポーラトランジスタに逆並列に接続される第３、第４、第５、および第６のダイオードを備える、請求項５に記載の電力変換装置。
7. 前記第１の駆動回路は、
   それぞれ前記第１および第２のスイッチング素子の端子間電圧を検出する第１および第２の電圧検出器と、
   前記第１の電圧検出器によって検出される前記第１のスイッチング素子の端子間電圧が前記第１のしきい値電圧を超えたことに応じて第１の信号を出力する第１の比較器と、
   前記第２の電圧検出器によって検出される前記第２のスイッチング素子の端子間電圧が前記第２のしきい値電圧を超えたことに応じて第２の信号を出力する第２の比較器と、
   前記第１の制御回路から前記第２の制御信号が出力された場合には、前記第１の駆動信号を非活性化レベルにし、前記第１の制御回路から前記第１の制御信号が出力された場合には、前記第２の比較器から前記第２の信号が出力されたときに、前記第１の駆動信号を活性化レベルにする第１のドライバと、
   前記第１の制御回路から前記第１の制御信号が出力された場合には、前記第２の駆動信号を非活性化レベルにし、前記第１の制御回路から前記第２の制御信号が出力された場合には、前記第１の比較器から前記第１の信号が出力されたときに、前記第２の駆動信号を活性化レベルにする第２のドライバとを含む、請求項１に記載の電力変換装置。
8. 前記第１および第２のスイッチング素子は、直流電力を交流電力に変換する逆変換器を構成している、請求項１に記載の電力変換装置。
9. さらに、商用交流電源から供給される交流電力を直流電力に変換する順変換器を備え、
   前記商用交流電源から交流電力が供給されている通常時には、前記順変換器によって生成された直流電力が前記逆変換器に供給されるとともに電力貯蔵装置に蓄えられ、
   前記商用交流電源からの交流電力の供給が停止された停電時には、前記電力貯蔵装置の直流電力が前記逆変換器に供給される、請求項８に記載の電力変換装置。
10. 前記第１および第２のスイッチング素子は、交流電力を直流電力に変換する順変換器を構成している、請求項１に記載の電力変換装置。
11. さらに、直流電力を交流電力に変換する逆変換器を備え、
    商用交流電源から交流電力が供給されている通常時には、前記順変換器によって生成された直流電力が前記逆変換器に供給されるとともに電力貯蔵装置に蓄えられ、
    前記商用交流電源からの交流電力の供給が停止された停電時には、前記電力貯蔵装置の直流電力が前記逆変換器に供給される、請求項１０に記載の電力変換装置。

Images