JP6629644B2 - 三相ブリッジインバータ回路 - Google Patents

Description

この発明は、Ｕ相、Ｖ相、Ｗ相の各相にそれぞれインバータを接続した三相インバータ回路に関する。

インバータ回路では、スイッチ素子がオフしたときに、負荷側に接続されるリアクトルの作用、またはトランスの一次側と二次側間のリーケージインダクタンスの作用によってスイッチ素子にサージ電圧が印加されるのを防止するため、スイッチ素子に並列にスナバ回路が接続される。このスナバ回路により、スイッチ素子のターンオフ時にＺＶＳ動作となりターンオフ損失を小さく出来る。また、スナバ回路のスナバコンデンサに充電された充電電荷を電源に回生する回生回路を設けることも提案されている。この回生回路を設けることにより、充電電荷がスナバ抵抗によって熱消費されず、且つスナバコンデンサの充電電荷が電源に回生されるため、インバータ回路の効率を上げることができる。

特許文献１に示されるインバータは、上記のようにスナバ回路と回生回路とを備えたものである。このインバータ回路は、一次側に第１のスイッチ素子と第２のスイッチ素子が接続され、第１、第２の各スイッチ素子に並列にスナバ回路が接続され、スナバ回路と電源間に回生回路が接続されている。スナバ回路は、スナバダイオードとスナバコンデンサの直列回路で構成され、回生回路は、回生用のスイッチ素子と、リアクトル及び回生用ダイオードの直列回路で構成されている。

上記のインバータ回路では、制御部が第１のスイッチ素子と第２のスイッチ素子とを休止期間を挟んで交互にオンオフし、回生用のスイッチ素子を一定時間だけオンする。休止期間でスナバコンデンサへ充電し（充電サイクル）、次に第２のスイッチ素子がターンオンするときに回生用のスイッチ素子をオンして、スナバコンデンサの充電電荷を放電して（放電サイクル）電源に回生する。

特開２００３−２１９６５３号公報

上記のインバータ回路は、第１、第２のスイッチ素子には交互に、常に同じ大きさの直流電流が流れることにより、休止期間での充電サイクルではスナバコンデンサに一定の電圧が充電され、次の放電サイクルではこの充電電荷が電源に回生される。この動作が繰り返される。

しかし、三相インバータ回路の場合は、次のような問題がある。

第１に、スイッチ素子に流れる電流が交流のため、電流値が低い範囲では充電サイクルにおいてのスナバコンデンサの充電電圧が低くなる。スナバコンデンサへの充電電圧が低く、充電が不十分であると、次にターンオンしようとするスイッチ素子に対してスナバコンデンサを充電経路とする大きな充電電流が流れる。この充電電流はサージ電流となるため、この時に大きな損失が生じることになる。

また、三相インバータ回路では、出力電流が正弦波となるため、次のような第１サイクルと第２サイクルの動作がある。例えば、出力電流が正の半サイクルでは、第１スイッチ素子Ｑ１のコレクタからエミッタ側に主回路電流が流れる第１サイクル（ここではＭＯＤＥ（Ａ）と称する）と、第２スイッチ素子Ｑ２に逆並列接続されている逆並列ダイオードｄｓ２経由でエミッタからコレクタ側に主回路電流が流れる第２サイクル（ここではＭＯＤＥ（Ｂ）と称する）が繰り返され、第１サイクルでリアクトルＬ１へのエネルギー蓄積とリアクトルＬ１を電流源とする第１スナバコンデンサＣ１への充電及びこの回生が行われ、第２サイクルではリアクトルＬ１を電流源として第２スイッチ素子Ｑ２の逆並列ダイオードｄｓ２経由で電流が負荷に流れる。出力電流が負の半サイクルでも同様な第１サイクルと第２サイクルの動作が繰り返される。

ところで、三相インバータ回路では、主回路電流値が低い期間と、第２サイクルにおいて逆並列ダイオード経由で負荷に電流が流れる期間において、第１スイッチ素子Ｑ１または第２スイッチ素子Ｑ２にサージ電流が流れ、損失増大や素子破壊を引き起こす問題があった。

図１は三相ブリッジインバータ回路の問題を説明するための図である。この図１を参照して、上記の問題について具体的に説明する。

同図（Ａ）、（Ｂ）は、インバータのスイッチ素子とスナバ回路部分を示している。また、同図（Ａ）は第１スイッチ素子Ｑ１に主回路電流が流れるときの電流経路を示し、同図（Ｂ）は第２スイッチ素子Ｑ２の逆並列ダイオードｄｓ２を介して主回路電流が流れるときの電流経路を示している。ここでは理解を容易にするためスナバ回路に接続される回生回路を示していない。

同図において、主回路電流が第１スイッチ素子Ｑ１のコレクタからエミッタに流れている期間をＭＯＤＥ（Ａ）と表し（同図（Ａ））、主回路電流が第２スイッチ素子Ｑ２の逆並列ダイオードｄｓ２を介してエミッタからコレクタ側に流れている期間をＭＯＤＥ（Ｂ）と表し（同図（Ｂ））ている。ＭＯＤＥ（Ａ）は、上記の第１スイッチ素子Ｑ１に主回路電流が流れる第１サイクルに対応し、ＭＯＤＥ（Ｂ）は、上記の第２スイッチ素子Ｑ２の逆並列ダイオードｄｓ２を介して主回路電流が流れる第２サイクルに対応している。また、負荷への電流供給とリアクトルＬ１へのエネルギー蓄積を行うときの電流経路を実線で示し、次の休止期間の充電サイクルでの第１スナバコンデンサＣ１への充電経路を点線で示す。また、一点鎖線は、問題となる電流経路を示す。

図１（Ａ）のＭＯＤＥ（Ａ）（第１サイクル）に示すように、スイッチ素子Ｑ１がターンオンするとリアクトルＬ１を介して負荷に出力電流（主回路電流）が流れ（実線）、休止期間に入ると充電サイクルとなって第１スイッチ素子Ｑ１がターンオフしてリアクトルＬ１の蓄積エネルギーに基づいて第１スナバコンデンサＣ１に充電電流が流れる。第１スイッチ素子Ｑ１がターンオフするとき、第１スイッチ素子Ｑ１の両端電圧ＶＣＥ（Ｑ１）上昇カーブは上記充電電流のため一定の傾きを持ち、これにより同ターンオフはＺＶＳ動作、すなわちソフトスイッチング動作となる。

この図１（Ａ）において、交流波形の主回路電流がしきい値以下に下がる期間では、充電サイクルにおいて第１スナバコンデンサＣ１の充電が不十分となる。すると、第２スイッチ素子Ｑ２のターンオン時にＣ１→Ｄ３→Ｑ２の一点鎖線で示す経路に第１スナバコンデンサＣ１を充電するためのサージ電流が流れる。このサージ電流により第２スイッチ素子Ｑ２に損失が発生する。

また、図１（Ｂ）のＭＯＤＥ（Ｂ）（第２サイクル）に移ると、リアクトルＬ１を電流源として（リアクトルＬ１の蓄積エネルギーに基づいて）、他の相を介して第２スイッチ素子Ｑ２の逆並列ダイオードｄｓ２を介して負荷電流（主回路電流）が流れる。このとき、第２スイッチ素子Ｑ２には電流は流れない。そして、休止期間に入ると、リアクトルＬ１を電流源として第２スナバコンデンサＣ２への充電電流が流れようとするが、第２スナバダイオードＤ４が逆方向のためこの点線で示す充電電流は流れない。すると、第１スイッチ素子Ｑ１のターンオン時にＥ１→Ｑ１→Ｄ４→Ｃ２の一点鎖線で示す短絡回路が形成され、第１スイッチ素子Ｑ１にサージ電流が流れる。このサージ電流により第１スイッチ素子Ｑ１に損失が発生したり第１スイッチ素子Ｑ１破壊を発生する。

なお、ＭＯＤＥ（Ａ）、ＭＯＤＥ（Ｂ）とも、毎サイクル毎に回生回路が動作するため、第１スナバコンデンサＣ１の電位は回生動作毎にゼロとなっている。

以上のように、三相ブリッジインバータ回路では、ＭＯＤＥ（Ａ）においては、主回路電流がしきい値以下に下がる期間において図１（Ａ）の一点鎖線で示す経路により、ＭＯＤＥ（Ｂ）においては図１（Ｂ）の一点鎖線で示す経路により、いずれも第２又は第１スイッチ素子Ｑ２又はＱ１のターンオン時にサージ電流が発生し、これにより素子損失が増加したり、素子破壊を発生する問題があった。

そこで、この発明の目的は、上記のサージ電流が発生するのを防止する三相ブリッジインバータ回路を提供することにある。

この発明の三相ブリッジインバータ回路は、
インバータのそれぞれが、
ブリッジ接続されたスイッチ素子と、
前記スイッチ素子に逆並列接続された逆並列ダイオードと、
前記スイッチ素子のそれぞれに並列的に接続されたスナバコンデンサを含むスナバ回路と、
前記スナバ回路と電源間に接続され、回生スイッチ素子を備えた回生回路と、
前記インバータ回路を制御する制御回路と、を備えている。

前記制御回路は、
所定の出力電流となるように前記インバータ素子を休止期間を挟んで交互にオンオフする第１制御と、
前記スイッチ素子のターンオンタイミングに同期して前記回生スイッチ素子をオンし、これによって前記スナバコンデンサに蓄積されている電荷を電源に回生する第２制御と、
出力電流が所定のしきい値以下の期間で前記第２制御を停止する第３制御と、
前記逆並列ダイオードを介して出力電流が流れる期間で前記第２制御を停止する第４制御と、
を行うことを特徴とする。

三相ブリッジインバータ回路では、各相に接続されるインバータにおいて回生回路の動作を選択的に停止することで、スナバコンデンサへの充電不足を防止できる。これにより、サージ電流によるスイッチ素子の損失増加を防ぎ、また、素子破壊の発生を防止できる。

三相ブリッジインバータ回路の問題を説明するための図である。 この発明の実施形態である三相ブリッジインバータ回路の回路図である。 従来のインバータにおいて、主回路電流ｉｃ（Ｑ１）、ｉｃ（Ｑ２）が一定以上で回生回路が動作しているときの動作時の波形図である。 従来のインバータにおいて、主回路電流ｉｃ（Ｑ１）、ｉｃ（Ｑ２）が一定未満で回生回路が動作しているときの動作時の波形図である。 この発明の実施形態のインバータの動作の概略を説明する図である。 この発明の実施形態のインバータにおいて、主回路電流ｉｃ（Ｑ１）、ｉｃ（Ｑ２）が一定未満で回生回路が停止している時の動作時の波形図である。 この発明の実施形態のインバータにおいて、主回路電流ｉｃ（Ｑ１）、ｉｃ（Ｑ２）が一定以上の場合の動作時の波形図である。

図２は、この発明の実施形態である三相ブリッジインバータ回路の概略回路図である。

この三相ブリッジインバータ回路は、Ｕ相、Ｖ相、Ｗ相毎に同一構成のインバータ１（１Ｕ、１Ｖ、１Ｗ）が接続される。各インバータ１の出力端子にはリアクトルＬ１（Ｌ１（Ｕ）、Ｌ１（Ｖ），Ｌ１（Ｗ））が接続され、さらに各リアクトルＬ１の出力側は三相負荷に接続される。

次に、インバータ１の構成について説明する。各インバータ１（１Ｕ、１Ｖ、１Ｗ）は同じ構成であるため、以下、インバータ１Ｕについて、これをインバータ１として説明する。

インバータ１は、ブリッジ接続されたＩＧＢＴ素子等からなり夫々第１、第２逆並列ダイオードｄｓ１、ｄｓ２を有する第１、第２スイッチ素子Ｑ１、Ｑ２と、各第１、第２スイッチ素子Ｑ１、Ｑ２に並列的に接続されるスナバ回路とを備える。第１スイッチ素子Ｑ１に並列的に接続される第１スナバ回路は第１スナバコンデンサＣ１とこれに直列接続される第１スナバダイオードＤ３とで構成され、第２スイッチ素子Ｑ２に並列的に接続される第２スナバ回路は第２スナバコンデンサＣ２とこれに直列接続される第２スナバダイオードＤ４とで構成されている。

前記第１スナバ回路には、第１回生スイッチ素子Ｑ３と第１放電防止用ダイオードＤ１の直列回路が接続され、さらに電源Ｅ１との間に回生リアクトルＬｆが接続されている。これらの、Ｑ３、Ｄ１、Ｌｆで第１回生回路を構成する。また、前記第２スナバ回路には、第２回生スイッチ素子Ｑ４と第２放電防止用ダイオードＤ２の直列回路が接続され、さらに電源Ｅ２との間に回生リアクトルＬｆが接続されている。これらの、Ｑ４、Ｄ２、Ｌｆで第２回生回路を構成する。本例では、一つの回生リアクトルＬｆを、第１スナバ回路と第２スナバ回路とで共用している。

なお、電源Ｅ１、Ｅ２の接続点Ｎは、Ｖ相、Ｗ相の同一部分Ｎに接続される。

制御回路２は、インバータ１を制御する回路であり、スイッチ素子Ｑ１〜Ｑ４に対してＰＷＭ制御信号と回生信号を出す。

制御回路２内の制御部２Ａは第１、第２スイッチ素子Ｑ１、Ｑ２をＰＷＭ制御する回路である。また、制御部２Ｂは、第１、第２回生回路の第１、第２回生スイッチ素子Ｑ３、Ｑ４をオンオフ制御するための回生信号を生成する回路である。

前記制御部２Ａは、センサ２０で検出した主回路電流（出力電流）と、出力電流の目標値Ｉｒｅｆとの誤差Ｉｅｒｒを誤差検出器２１で検出し、この誤差Ｉｅｒｒと三角波発生器２２からの三角波とを比較器２３で比較してＰＷＭ制御信号を生成し、これをフォトカプラ２４を介して第１、第２スイッチ素子Ｑ１、Ｑ２のゲートに与える。

前記制御部２Ｂは、目標値Ｉｒｅｆをレベル変換器２５でレベル変換して第１回生スイッチ素子Ｑ３の指令信号ｕ＿ｒｅｆを生成し、これを反転した第２回正スイッチ素子のＱ４指令信号＊ｕ＿ｒｅｆを反転器２６で生成する。これらの指令信号は、予め設定されているしきい値ｓｏｆｔ＿ｒｉｍと比較して（比較器２８、２９）、ＡＮＤ回路３０、３１にて上記ＰＷＭ制御信号と論理積する。ＡＮＤ回路３０、３１でＰＷＭ制御信号と上記指令信号が論理積され、フォトカプラ３２を介して第１、第２回生スイッチ素子Ｑ３、Ｑ４のゲートに回生信号として印加される。

以上の構成において、従来の三相インバータは、制御部２Ｂがなく、第１スイッチ素子Ｑ１へのゲート信号（ＰＷＭ制御信号）が第１回生スイッチ素子Ｑ３への回生信号として兼用されている。同様に、第２スイッチ素子Ｑ２へのゲート信号（ＰＷＭ制御信号）が第２回生スイッチ素子Ｑ４への回生信号として兼用されている。

理解を容易にするため、最初に、制御部２Ｂがない場合の従来の三相ブリッジインバータ回路の動作を説明し、次いで、制御部２Ｂを設けた本実施形態の三相ブリッジインバータ回路の動作を説明する。

図３は、従来のインバータ１において、主回路電流ｉｃ（Ｑ１）、ｉｃ（Ｑ２）が一定以上で回生回路が動作しているときの動作時の波形図である。

ｔ１ではＭＯＤＥ（Ａ）が開始され、第１スイッチ素子Ｑ１がオンすると、図１（Ａ）に実線で示すような主回路電流ｉｃ（Ｑ１）が、第１スイッチ素子Ｑ１、リアクトルＬ１に流れる。ｔ１では、第１回生スイッチ素子Ｑ３もオンされるため、期間ｔ１−ｔ２では、第１スナバコンデンサＣ１から回生電流ｉｃ（Ｃ１）が、回生リアクトルＬｆ、第１回生スイッチ素子Ｑ３を介して流れ（放電）、第１スナバコンデンサＣ１の充電電荷が電源Ｅ１に回生される。この回生電流ｉｃ（Ｃ１）の経路は、Ｃ１−Ｅ１−Ｌｆ−Ｑ３−Ｄ１となる。ｔ３で第１回生スイッチ素子Ｑ３と第１スイッチ素子Ｑ１がオフの休止期間となると、リアクトルＬ１のエネルギーに基づいて第１スナバコンデンサＣ１にスナバ充電電流ｉｃ（Ｃ１）が流れる（充電）。このときの電流ｉｃ（Ｃ１）は、リアクトルＬ１により定電流、となるため、第１スナバコンデンサＣ１の電圧ＶＣ（Ｃ１）は急激には上昇せず、そのため第１スイッチ素子Ｑ１の電圧ＶＣｅ（Ｑ１）はＺＶＳターンオフとなる、損失が発生しない所謂ソフトスイッチングが行われる。ｔ４で第１スナバコンデンサＣ１の電圧ＶＣ（Ｃ１）はＥ１となり、スナバ充電電流ｉｃ（Ｃ１）がゼロとなり、ＭＯＤＥ（Ａ）が終了する。

ｔ４でＭＯＤＥ（Ｂ）に入り、リアクトルＬ１を電流源として第２スイッチ素子Ｑ２の逆並列ダイオードｄｓ２を介して主回路電流が流れる。ところが、このとき、図１（Ｂ）に示したように、第２スナバダイオードＤ４が逆方向のため、リアクトルＬ１を電流源とした第２スナバコンデンサＣ２への充電電流が流れない。このため、次に第１スイッチ素子Ｑ１がターンオンしたときに第２スナバコンデンサＣ２に充電電荷がないため、第１図（Ｂ）の一点鎖線で示すＥ１→Ｑ１→Ｄ４→Ｃ２経路でサージ電流が流れる。図３においてＩＳ１がこのサージ電流を示している。このとき、第２スナバコンデンサＣ２は充電されるが、この充電電流は電源から流れる主回路電流によるものである。また、第２スナバコンデンサＣ２の充電電荷は、ｔ５で第２回生スイッチ素子Ｑ４がオンすることで電源に回生される。主回路電流が負の半サイクルになったときは、上記の動作が逆となって、ＭＯＤＥ（Ｂ）において、第１スナバダイオードＤ３が逆方向のためリアクトルＬ１を電流源とした第１スナバコンデンサＣ１への充電電流が流れず、第２スイッチ素子Ｑ２がターンオンしたときに第１スナバコンデンサＣ１に充電電荷がないため、第２スイッチ素子Ｑ２にＣ１→Ｄ３→Ｑ２経路でサージ電流が流れる。

また、図４は、従来のインバータ１において、主回路電流ｉｃ（Ｑ１）、ｉｃ（Ｑ２）が一定未満で回生回路が動作しているときの動作時の波形図である。

図４に示すように、主回路電流ｉｃ（Ｑ１）、ｉｃ（Ｑ２）が一定未満の場合、図１（Ａ）で説明したように、休止期間での第１スナバコンデンサＣ１への充電が不足する。すると、ｔ４において第２スイッチ素子Ｑ２がターンオンしたタイミングで第２スイッチ素子Ｑ２にサージ電流ＩＳ２が流れる。なおｔ７では、第１スイッチ素子Ｑ１に上記で説明したサージ電流ＩＳ１が流れ、ＭＯＤＥ（Ｂ）が終了する。

このように、制御部２Ｂがない従来の回路では、図３、図４に示すようなサージ電流ＩＳ１、２が発生し、スイッチ素子Ｑ１、Ｑ２の損失増大や素子破壊を発生することになる。

次に、制御部２Ｂを設けた本実施形態のインバータの動作について図２、図５、図６、図７を参照して説明する。 図５は、本実施形態のインバータの動作の概略を説明する図である。

図５（Ａ）は、Ｕ相、Ｖ相、Ｗ相の主回路電流波形図、図５（Ｂ）は回生信号波形図、図５（Ｃ）は電流経路を示している。また、図６は、主回路電流ｉｃ（Ｑ１）、ｉｃ（Ｑ２）が一定未満の区間で回生回路が停止している時の動作時の波形図である。図７は、主回路電流ｉｃ（Ｑ１）、ｉｃ（Ｑ２）が一定以上の場合の動作時の波形図である。

図３、４、６、７に示すように、Ｕ相が正の半サイクルでは、第１スイッチ素子Ｑ１と第２スイッチ素子Ｑ２は交互にオンオフするスイッチングを繰り返し、スイッチングの１サイクルにおいて第１スイッチ素子Ｑ１がオンとなる前半の期間では同スイッチ素子Ｑ１はＭＯＤＥ（Ａ）の状態であり、第２スイッチ素子Ｑ２がオンとなる後半の期間では同スイッチ素子Ｑ２はＭＯＤＥ（Ｂ）の状態である。

そして、図５（Ｂ）において、Ｕ相が正の半サイクルの期間をＱ１＿ＭＯＤＥ（Ａ）とＱ２＿ＭＯＤＥ（Ｂ）として示しているが、Ｑ１＿ＭＯＤＥ（Ａ）の期間は、スイッチングの各サイクルの前半において第１スイッチ素子Ｑ１がＭＯＤＥ（Ａ）の状態であることを示し、Ｑ２＿ＭＯＤＥ（Ｂ）の期間は、スイッチングの各サイクルの後半において第２スイッチ素子Ｑ２がＭＯＤＥ（Ｂ）の状態であることを示している。

また、Ｕ相が負の半サイクルの期間をＱ２＿ＭＯＤＥ（Ａ）とＱ１＿ＭＯＤＥ（Ｂ）として示しているが、Ｑ１＿ＭＯＤＥ（Ｂ）の期間は、スイッチングの各サイクルの前半において第１スイッチ素子Ｑ１がＭＯＤＥ（Ｂ）の状態であることを示し、Ｑ２＿ＭＯＤＥ（Ａ）の期間は、スイッチングの各サイクルの後半において第２スイッチ素子Ｑ２がＭＯＤＥ（Ａ）の状態であることを示している。

図５は、第１に、主回路電流が一定未満の区間Ｔでは、第１回生回路と第２回生回路の制御動作を停止することを示している。ここで、主回路電流が一定未満の区間Ｔは、本例ではしきい値ｓｏｆｔ＿ｒｉｍの６．８Ｖ（主回路電流２７．５Ａに対応）と５．６Ｖ（主回路電流２２．５Ａに対応）で決定される。この区間Ｔは、後述のように、指令信号ｕ−ｒｅｆと指令信号＊ｕ−ｒｅｆがしきい値ｓｏｆｔ＿ｒｉｍ未満の範囲である。電流が上昇するときと下降するときでしきい値ｓｏｆｔ＿ｒｉｍを変えているのは、図２の比較器２８、２９のヒステリシス特性を補償するためである。

上記区間Ｔでは、第１回生スイッチ素子Ｑ３に対する回生信号の指令信号ｕ−ｒｅｆと、第２回生スイッチ素子Ｑ４に対する回生信号の指令信号＊ｕ−ｒｅｆがともにしきい値ｓｏｆｔ＿ｒｉｍ未満となっている。図２の制御部２Ｂからわかるように、指令信号ｕ−ｒｅｆと指令信号＊ｕ−ｒｅｆがしきい値ｓｏｆｔ＿ｒｉｍ未満であると、第１、第２回生スイッチ素子Ｑ３、Ｑ４がともにオフ状態となる。このため、動作波形図は図６のようになる。同図に示すように、区間Ｔでは第１、第２回生スイッチ素子Ｑ３、Ｑ４ともオフ状態であるため第１、第２スナバコンデンサＣ１、Ｃ２の充放電はされず、第１、第２スナバコンデンサＣ１、Ｃ２の電圧ＶＣ（Ｃ１）、ＶＣ（Ｃ２）は高いままである。これにより、図３、図４に示すようなＣ１、Ｃ２を介してのサージ電流が流れることはない。

図５は、第２に、ソフトＳＷ動作範囲（区間Ｔ以外の範囲）では、ＭＯＤＥ（Ｂ）にあるスイッチ素子に対応する回生回路の制御動作を停止することを示している。

図５（Ｂ）では、第２回生スイッチ素子Ｑ４に対する回生信号の指令信号＊ｕ−ｒｅｆは第１回生スイッチ素子Ｑ３に対する回生信号の指令信号ｕ−ｒｅｆの反転信号である。Ｕ相の正の半サイクルのソフトＳＷ動作範囲においては、指令信号ｕ−ｒｅｆがしきい値ｓｏｆｔ＿ｒｉｍ以上であるため、図２の制御部２Ｂからわかるように、第１回生スイッチ素子Ｑ３による回生動作は行われる。しかし、指令信号＊ｕ−ｒｅｆはしきい値ｓｏｆｔ＿ｒｉｍ未満であるため、第２回生スイッチ素子Ｑ４による回生動作は行われない。このソフトＳＷ動作範囲では、第１スイッチ素子Ｑ１はＭＯＤＥ（Ａ）にあり、第２スイッチ素子Ｑ２はＭＯＤＥ（Ｂ）となっている。

一方、Ｕ相の負の半サイクルのソフトＳＷ動作範囲においては、指令信号＊ｕ−ｒｅｆがしきい値ｓｏｆｔ＿ｒｉｍ以上であるため、図２の制御部２Ｂからわかるように、第２回生スイッチ素子Ｑ４による回生動作は行われる。しかし、指令信号ｕ−ｒｅｆはしきい値ｓｏｆｔ＿ｒｉｍ未満であるため、第１回生スイッチ素子Ｑ３による回生動作は行われない。このソフトＳＷ動作範囲では、第２スイッチ素子Ｑ２はＭＯＤＥ（Ａ）であり、第１スイッチ素子Ｑ１はＭＯＤＥ（Ｂ）となっている。

このように、Ｕ相の正の半サイクルのソフトＳＷ動作範囲では、ＭＯＤＥ（Ａ）（図１（Ａ）参照）にある第１スイッチ素子Ｑ１に対応する第１回生回路による回生動作が行われ、ＭＯＤＥ（Ｂ）（図１（Ｂ）参照）にある第２スイッチ素子Ｑ２に対応する第２回生回路による回生動作が停止される。また、Ｕ相の負の半サイクルのソフトＳＷ動作範囲では、ＭＯＤＥ（Ａ）（図１（Ａ）参照）にある第２スイッチ素子Ｑ２に対応する第２回生回路による回生動作が行われ、ＭＯＤＥ（Ｂ）（図１（Ｂ）参照）にある第１スイッチ素子Ｑ１に対応する第１回生回路による回生動作が停止される。

図７は、Ｕ相の正の半サイクルのソフトＳＷ動作範囲の動作波形図である。同図に示すようにｔ１〜ｔ４では第１スイッチ素子Ｑ１はＭＯＤＥ（Ａ）にあり、ｔ４〜ｔ７では第２スイッチ素子Ｑ２はＭＯＤＥ（Ｂ）の状態にある。そして、第１スイッチ素子Ｑ１に対応している第１回生スイッチ素子Ｑ３による回生動作は行われるが、第２スイッチ素子Ｑ２に対応している第２回生スイッチ素子Ｑ４による回生動作は行われない。ＭＯＤＥ（Ｂ）では、第２回生スイッチ素子Ｑ４がオフ状態であるため第２スナバコンデンサＣ２の充放電はされず、第２スナバコンデンサＣ２の電圧ＶＣ（Ｃ２）は高いままである。これにより、図３に示すような、第２スナバコンデンサＣ２を介しての第１スイッチ素子Ｑ１へのサージ電流が流れることはない。

Ｕ相が負の半サイクルのフトＳＷ動作範囲では、逆の動作となり、第１回生スイッチ素子Ｑ３がオフ状態であるため第１スナバコンデンサＣ１の充放電はされず、第１スナバコンデンサＣ１の電位は高いままである。この場合も、第１スナバコンデンサＣ１を介しての第２スイッチ素子Ｑ２へのサージ電流が流れることはない。

図５（Ｃ）の（ａ）は、Ｕ相の電位が正の半サイクルのソフトＳＷ動作範囲で、第１スイッチ素子Ｑ１が導通し、同スイッチ素子Ｑ１がＭＯＤＥ（Ａ）（図１（Ａ）参照）の状態であることを示す。図５（Ｃ）の（ｂ）は、Ｕ相の電位が正の半サイクルのソフトＳＷ動作範囲で、主回路電流ｉｃ（Ｑ２）が第２スイッチ素子Ｑ２の逆並列ダイオードｄｓ２を介して流れることにより、同スイッチ素子Ｑ２がＭＯＤＥ（Ｂ）（図１（Ｂ）参照）の状態であることを示している。また、ＭＯＤＥ（Ａ）では、第１回生スイッチ素子Ｑ３がオンして回生動作が行われ、ＭＯＤＥ（Ｂ）では、第２回生スイッチ素子Ｑ４がオンせず回生動作が行われないことを示している。

図５（Ｃ）の（ｃ）は、Ｕ相の電位が負の半サイクルのソフトＳＷ動作範囲で、第２スイッチ素子Ｑ２が導通し、ＭＯＤＥ（Ａ）（図１（Ａ）参照）の状態であることを示す。図５（Ｃ）の（ｄ）は、Ｕ相の電位が負の半サイクルのソフトＳＷ動作範囲で、主回路電流ｉｃ（Ｑ１）が第１スイッチ素子Ｑ１の逆並列ダイオードｄｓ１を介して流れることにより、同スイッチ素子Ｑ１がＭＯＤＥ（Ｂ）（図１（Ｂ）参照）の状態であることを示している。また、ＭＯＤＥ（Ａ）では、第２回生スイッチ素子Ｑ４がオンして回生動作が行われ、ＭＯＤＥ（Ｂ）では、第１回生スイッチ素子Ｑ３がオンせず回生動作が行われないことを示している。

すなわち、図５（Ｃ）の（ａ）においては、正の半サイクルのソフトＳＷ動作範囲で、第１スイッチ素子Ｑ１はＭＯＤＥ（Ａ）の状態であり、第１スナバコンデンサＣ１の充電電荷の電源への回生動作（放電）が行われ（図７のｔ１−ｔ２）る。一方、図５（Ｃ）の（ｂ）においては、リアクトルＬ１を電流源とする第１スナバコンデンサＣ１への充電が行われてから（図７のｔ３−ｔ４）、第２スイッチ素子Ｑ２はＭＯＤＥ（Ｂ）の状態となる。すなわち、リアクトルＬ２を電流源として第２スイッチ素子Ｑ２の逆並列ダイオードｄｓ２に主回路電流ｉｃ（Ｑ２）が流れる。このとき第２スナバコンデンサＣ２に充電電流は流れないが、第２回生スイッチ素子Ｑ４がオフしているため回生動作が行われていない。このため、第２スナバコンデンサＣ２の電位はＥ１を維持している。したがって、次に第１スイッチ素子Ｑ１がターンオンしたタイミングｔ７では、この第１スイッチ素子Ｑ１に図３で示すサージ電流ＩＳが流れることはない。図５（Ｃ）の負の半サイクルのソフトＳＷ動作範囲で、（ｃ）の第２スイッチ素子Ｑ２が導通している時と、（ｄ）の第１スイッチ素子Ｑ１の逆並列ダイオードｄｓ１に主回路電流ｉｃ（Ｑ１）が流れる時においても同様の動作となる。

以上の動作を実現するように、図２において、制御部２Ｂは、主回路電流ｉｃ（Ｑ１）、ｉｃ（Ｑ２）が一定未満の場合のＭＯＤＥ（Ａ）においての回生動作を停止し、また、ＭＯＤＥ（Ｂ）のときの回生動作を停止するよう、比較器２８、２９、ＡＮＤ回路３０、３１を接続し、ＡＮＤ回路３０、３１でＱ３、Ｑ４への回生信号を生成している。

本実施形態では、制御部２Ｂを設けることで、主回路電流ｉｃ（Ｑ１）、ｉｃ（Ｑ２）が一定未満である区間Ｔでは、ＭＯＤＥ（Ａ）、ＭＯＤＥ（Ｂ）のときの回生動作を停止し、主回路電流ｉｃ（Ｑ１）、ｉｃ（Ｑ２）が一定以上であるソフトＳＷ動作範囲（区間Ｔ以外の範囲）では、ＭＯＤＥ（Ｂ）のときの回生動作を停止するようにしている。このため、これらの回生動作をしない分の電源効率が悪くなるが、図３、図４に示す第１、第２スイッチ素子Ｑ１、Ｑ２に流れるサージ電流ＩＳ１、ＩＳ２による損失がなくなるため、損失差引により全体として電源効率が良くなる。もちろん、サージ電流ＩＳ１、ＩＳ２が大きいと素子破壊につながるが、本実施形態ではこれらのサージ電流を防止できるため素子破壊は生じない。

なお、制御回路２の動作を要約すれば以下の通りとなる。

制御部２Ａは、出力電流（主回路電流）が所定の大きさとなるようにスイッチ素子Ｑ１、Ｑ２を休止期間を挟んで交互にオンオフする第１制御を行う。

制御部２Ｂは、スイッチ素子Ｑ１、Ｑ２のオンタイミングに同期して回生スイッチ素子Ｑ３、Ｑ４をオンし、これによって休止期間の間にスナバコンデンサＣ２、Ｃ２に蓄積された電荷を電源に回生する第２制御と、
出力電流が所定のしきい値以下の区間Ｔで前記第２制御を停止する第３制御と、
前記逆並列ダイオードを介して出力電流が流れるＭＯＤＥ（Ｂ）の期間で前記第２制御を停止する第４制御と、を行う。

以上のように、本実施形態では、三相インバータ回路で問題となるサージ電流を防止でき、スイッチ素子のターンオン時の損失を減らすことが出来、且つスイッチ素子が破壊するのを防止できる。

１Ｕ−インバータ
２−制御回路
２Ａ−制御部
２Ｂ−制御部
ｕ＿ｒｅｆ―Ｑ３指令信号
＊ｕ＿ｒｅｆ―Ｑ４指令信号

Claims (1)

1. 三相負荷のＵ相、Ｖ相、Ｗ相のそれぞれに接続されるインバータで構成された三相ブリッジインバータ回路において、
   前記インバータのそれぞれは、
   ブリッジ接続されたスイッチ素子と、
   前記スイッチ素子に逆並列接続された逆並列ダイオードと、
   前記スイッチ素子のそれぞれに並列的に接続されたスナバコンデンサを含むスナバ回路と、
   前記スナバ回路と電源間に接続され、回生スイッチ素子を備えた回生回路と、
   前記インバータ回路を制御する制御回路と、を備え、
   前記制御回路は、
   所定の出力電流となるように前記スイッチ素子を休止期間を挟んで交互にオンオフする第１制御と、
   前記スイッチ素子のオンタイミングに同期して前記回生スイッチ素子をオンし、これによって前記休止期間の間に前記スナバコンデンサに蓄積された電荷を電源に回生する第２制御と、
   出力電流が所定のしきい値以下の期間で前記第２制御を停止する第３制御と、
   前記逆並列ダイオードを介して出力電流が流れる期間で前記第２制御を停止する第４制御と、
   を行うことを特徴とする三相ブリッジインバータ回路。

Images