JP5416787B2

JP5416787B2 - Ｐｗｍインバータ装置

Info

Publication number: JP5416787B2
Application number: JP2011544145A
Authority: JP
Inventors: 敏一藤吉; 創山本; 肇勝嶋; 聡史山村; 健次森本
Original assignee: Sansha Electric Manufacturing Co Ltd
Current assignee: Sansha Electric Manufacturing Co Ltd
Priority date: 2009-12-02
Filing date: 2009-12-02
Publication date: 2014-02-12
Anticipated expiration: 2029-12-02
Also published as: JPWO2011067838A1; WO2011067838A1

Description

この発明は、ブリッジ回路を構成する複数のスイッチ素子を、ＰＷＭ制御信号に基づいてスイッチングすることにより交流電圧を出力するＰＷＭインバータ装置に関する。

電気事業者から供給される電力系統と連系して運転する発電装置には、系統の交流電圧の周波数と同調させるためにＰＷＭインバータ装置が設けられている。このようなＰＷＭインバータ装置を備える装置は、パワーコンデイショナーと称されることがある。発電装置の一例としては燃料電池システムや太陽光発電装置がある。太陽光発電装置を電力系統と連系して運転するときは、太陽光発電装置の出力をＰＷＭインバータ装置で交流に変換し、パワーコンデイショナーを介して電力系統に供給する。ＰＷＭインバータ装置は、太陽光発電装置の直流出力を、連系する系統の交流電圧に同調した交流に変換するために、系統の交流電圧に同期したＰＷＭ基準信号をインバータ装置の制御端子に入力して交流電圧を出力する。また、インバータ装置は高周波でスイッチングするために、このインバータ装置の出力側にＬＣのローパスフィルタを接続してスイッチングによる高周波成分を取り除く（特許文献１）。

特開２００３−３２８９７号公報

しかし、上記の先行技術に示されるＰＷＭインバータ装置は、スイッチ素子にスナバコンデンサが接続されていないためゼロボルトスイッチング動作（ＺＶＳソフトスイッチング動作）ができない。そこで、図１のように、スイッチ素子Ｑ１〜Ｑ４にＺＶＳ用のスナバコンデンサＣｓ１〜Ｃｓ４を接続するインバータ装置が考えられる。図１において、スイッチ素子Ｑ１〜Ｑ４はフルブリッジ接続されており、各スイッチ素子Ｑ１〜Ｑ４の両端には、スナバコンデンサＣｓ１〜Ｃｓ４とフリーホイールダイオードＤｆ１〜Ｄｆ４が接続されている。各スイッチ素子Ｑ１〜Ｑ４の制御端子には、図示していない制御回路からＰＷＭ制御信号Ｇ１〜Ｇ４が入力される。また、インバータ装置の出力側には、リアクトルＬｐ及びコンデンサＣｏのＬＣフィルタと負荷Ｒｏとが接続される。負荷Ｒｏは、電力系統の入力インピーダンスである。

次に、このＰＷＭインバータ装置の動作について説明する。

図２は、上記ＰＷＭインバータ装置のタイミングチャートである。

図２において、周期Ｔは、図示していない制御回路からスイッチ素子Ｑ１〜Ｑ４の制御端子に入力されるＰＷＭ制御信号Ｇ１、Ｇ４、及びＧ２、Ｇ３がオンオフする周期である。この周期Ｔは固定である。期間ｔｏｎは、信号Ｇ１、Ｇ４のオン期間（パルス幅）である。符号ｄｏｎは周期Ｔに対するＧ１、Ｇ４のパルス幅ｔｏｎの比である。ＰＷＭ制御信号Ｇ１、Ｇ４のパルス幅ｔｏｎは、ＰＷＭ基準信号（６０Hz又は５０Hzの正弦波波形）の各瞬時値に応じて連続的に変化する。パルス幅ｔｏｎは、ＰＷＭ基準信号がゼロクロスするタイミングで０．５Ｔの長さであり、ＰＷＭ基準信号が正極側のピーク値に変化するに応じて長くなる。図２は、ＰＷＭ基準信号が正極側のピーク値に達したときのタイミングチャートで、パルス幅ｔｏｎが最長である。

タイミングｔ１で、スイッチ素子Ｑ１、Ｑ４がオフすると、リアクトルＬｐに蓄積されたエネルギーにより出力電流が流れ続けるため、スナバコンデンサＣｓ１、Ｃｓ４の充電電圧は電源電圧Ｖ_ＤＣまで一定の傾きで上昇する。このとき、スナバコンデンサＣｓ１、Ｃｓ４に並列接続されるスイッチＱ１、Ｑ４の両端電圧Ｖ_ＣＥも電源電圧Ｖ_ＤＣまで一定の傾きで上昇するから、ＺＶＳソフトスイッチング動作が行われる。また、同時に、スイッチ素子Ｑ２、Ｑ３に接続されているスナバコンデンサＣｓ２、Ｃｓ３の充電電荷はスナバコンデンサＣｓ１、Ｃｓ４の充電と同じ傾きで負荷Ｒｏに放電される。

次に、リアクトルＬｐの蓄積エネルギーにより出力電流が流れ続けている状態で、ｔ３において、スナバコンデンサＣｓ１、Ｃｓ４の充電電圧が電源電圧Ｖ_ＤＣに達し、スナバコンデンサＣｓ２、Ｃｓ３の充電電荷がゼロになると、上記蓄積エネルギーがまだ残っているために上記出力電流はフリーホイールダイオードＤｆ２、Ｄｆ３を流れる。すなわち、フリーホイールダイオードＤｆ２、Ｄｆ３にはフリーホイール電流ｉＤｆが流れる。ＰＷＭ制御信号Ｇ１、G4とＰＷＭ制御信号Ｇ２、G３のどちらもオンしない期間であるデッドタイムｔｄが経過したｔ４において、スイッチ素子Ｑ２、Ｑ３がオンするが、フリーホイールダイオードＤｆ２、Ｄｆ３にはフリーホイール電流ｉＤｆが流れ続けている。この電流ｉＤｆは、スイッチ素子Ｑ２、Ｑ３において逆方向の電流であり、当然、スイッチ素子Ｑ２、Ｑ３には電源から電流が流れることはない。ｔ５でスイッチ素子Ｑ２、Ｑ３がオフしても電流ｉＤｆは流れ続けており、スナバコンデンサＣｓ２、Ｃｓ３への充電も、スナバコンデンサＣｓ１、Ｃｓ４の放電も生じない。したがって、スナバコンデンサＣｓ２、Ｃｓ３の電圧はゼロ、スナバコンデンサＣｓ１、Ｃｓ４の電圧はＶ_ＤＣを維持する。

次にｔ０でスイッチ素子Ｑ１、Ｑ４がオンすると、フリーホイール電流ｉＤｆはゼロとなり、電源からスイッチ素子Ｑ１、Ｑ４を介して負荷Ｒｏに電流が流れはじめる。

しかしながら、この転流時において、Ｖ_ＤＣに充電されていたスナバコンデンサＣｓ１、Ｃｓ４の充電電荷は、スイッチ素子Ｑ１、Ｑ４のオンで短絡状態となって放電する。それにより、スイッチ素子Ｑ１、Ｑ４に対してスナバコンデンサＣｓ１、Ｃｓ４からサージ電流Ｘが流れる。また、充電電荷がゼロのスナバコンデンサＣｓ２、Ｃｓ３に対して、電源から、減流要素（リアクトルなど）がない状態で充電される。それにより、スイッチ素子Ｑ１、Ｑ４に対して電源からサージ電流Ｙが流れる。この２つのサージ電流Ｘ、Ｙが原因となって、スイッチ素子Ｑ１、Ｑ４に対して過大なサージ電流Ｚが流れ、非常に大きなロスとなって素子破壊に至る。

この発明の目的は、ＺＶＳソフトスイッチングを行いながら、スイッチ素子に過大なサージ電流が流れないＰＷＭインバータ装置を提供することにある。

この発明のＰＷＭインバータ回路は、
第１のスイッチ素子と第２のスイッチ素子の直列回路と、第３のスイッチ素子と第４のスイッチ素子の直列回路からなる第１〜第４の複数のスイッチ素子で構成され、これらの直列回路を並列に接続し、各スイッチ素子がブリッジ動作をするように各スイッチ素子が交互にＰＷＭ駆動され、出力にリアクトル成分の負荷インピーダンスが接続されるフルブリッジ回路と、
前記第１〜第４のスイッチ素子の両端間に接続される第１〜第４のスナバ回路と、
前記第１〜第４のスナバ回路と電源間に接続される複数の回生回路と、
前記複数のスイッチ素子をオンオフ制御する制御回路と、を備え、
前記複数の回生回路は、第１のスナバ回路と第４のスナバ回路間に接続される第１の回生回路と、第２のスナバ回路と第３のスナバ回路間に接続される第２の回生回路で構成され、
各スナバ回路は、スナバコンデンサと放電阻止ダイオードとの直列回路から構成され、
各回生回路は、各スナバ回路のスナバコンデンサと共振することにより該コンデンサの充電電荷を電源に回生するリアクトルと回生用スイッチ素子との直列回路から構成され、
前記制御回路は、前記複数の回生回路の各回生用スイッチ素子を、前記複数のスイッチ素子の制御に同期してオンオフ制御し、
前記制御回路は、第１の段階で、前記第１および第４のスイッチ素子または前記第２および第３のスイッチ素子をオフさせて、前記リアクトル成分に蓄積されていたエネルギーにより、それらのスイッチ素子に接続されている二つのスナバコンデンサに一定の傾きで充電させ、
前記制御回路は、前記第１の段階後の第２の段階で、前記第１および第４のスイッチ素子または前記第２および第３のスイッチ素子をオンさせ、さらに、前記第１の回生回路または第２の回生回路の回生用スイッチ素子をオンさせて、前記二つのスナバコンデンサの充電電荷を同時に電源に回生させる、
ことを特徴とする。

理解を容易にするため、本発明の実施形態の回路図を示す図３を参照して動作例を説明する。

今、出力電圧が正の極性（正極側）にあるとき、すなわち、スイッチ素子Ｑ１がオフしてからオンし、次にオフするまでの任意のサイクル（第１のサイクル）を考える。

第１のサイクルが開始すると、リアクトルＬｐの蓄積エネルギーにより、ＺＶＳソフトスイッチング動作をした後にスイッチ素子Ｑ２に並列接続されているフリーホイールダイオードＤｆ２にフリーホイール電流が流れる。このとき、スイッチ素子Ｑ２に並列接続されているスナバコンデンサＣｓ２には放電阻止用ダイオードＤ２が接続されているため、スナバコンデンサＣｓ２の充電電荷は放電されない。その後、スイッチ素子Ｑ１がオンすると、このスイッチ素子Ｑ１に接続されているスナバコンデンサＣｓ１の充電電荷は放電阻止用ダイオードＤ１の放電阻止作用により該スイッチ素子Ｑ１に放電されることはない。また、スイッチ素子Ｑ１がオンしたときにはスナバコンデンサＣｓ２の充電電荷はそのままであるため、スイッチ素子Ｑ１がオンしても、該スイッチ素子Ｑ１を介してスナバコンデンサＣｓ２に対して電源から充電電流が流れることはない。このように、スイッチ素子Ｑ１がオンした瞬間に、該スイッチ素子Ｑ１にスナバコンデンサＣｓ１からの短絡的な放電電流が流れないため、また、該スイッチ素子Ｑ１を介してスナバコンデンサＣｓ２に電源から短絡的な充電電流が流れないため、図２のようなサージＸ，Ｙ，Ｚが発生することはなくなる。

一方、スイッチ素子Ｑ１がオンしたときに、スナバコンデンサＣｓ１に充電されている充電電荷は、リアクトルＬｆ１を含む第１の回生回路により電源に回生される。このため、次のサイクル（第２のサイクル）の始まりでスイッチ素子Ｑ１が再びオフするときには、リアクトルＬｐの蓄積エネルギーによりスナバコンデンサＣｓ１に充電が行われ、これにより、この第２のサイクルにおいてもスイッチ素子Ｑ１のＺＶＳソフトスイッチング動作が保証される。以下、サイクル毎にこの動作が繰り返される。

以上の動作は、スイッチ素子Ｑ４においても同じタイミングで同じように行われる。

また、スイッチ素子Ｑ２がオフして、次にオフするまでの負極側の任意のサイクル（第１のサイクル）においても、上記と同様な動作が行われる。このときの回生動作は、リアクトルＬｆ２を含む第２の回生回路において行われる。

この発明によれば、転流時に大きなサージ電圧がスイッチ素子に加わることが防止される。また、回生回路により、サージ電圧となるエネルギーが電源に回生されるためインバータ装置の効率が改善される。また、ＺＶＳソフトスイッチングによるスイッチング損失の低減と、ｄｖ／ｄｔの減少により高調波ノイズの低減が達成できる。

図１は、従来のＰＷＭインバータ装置の回路図である。図２は、従来のＰＷＭインバータ装置のタイミングチャートである。図３は、この発明の実施形態のＰＷＭインバータ装置の回路図である。図４は、この発明の実施形態のＰＷＭインバータ装置の出力電圧波形と出力電流波形を示す。図５は、この発明の実施形態のＰＷＭインバータ装置から出力されるＰＷＭ制御信号を示す。図６は、この発明の実施形態のＰＷＭインバータ装置のタイミングチャートである。図７は、ハーフブリッジタイプのＰＷＭインバータ装置の回路図である。

図３は、この発明の実施形態のＰＷＭインバータ装置の回路図である。

このＰＷＭインバータ装置は、発電装置を電力系統と連系して運転するためのパワーコンデイショナーに設けられる。本実施形態では、発電装置の一例として太陽光発電装置が使用される。図３では、太陽電池の出力電圧を符号Ｖ_ＤＣで示している。

このＰＷＭインバータ装置は、スイッチ素子Ｑ１〜Ｑ４と、ＰＷＭ制御回路ＣＴとを備えている。スイッチ素子Ｑ１〜Ｑ４には、半導体スイッチ素子、例えばＩＧＢＴやＭＯＳ−ＦＥＴ等が使用される。複数のスイッチ素子Q１〜Q４は、スイッチ素子Q１、Q４と、スイッチ素子Q２、Q３とが交互にスイッチングされるようにフルブリッジ接続されている。スイッチ素子Ｑ１〜Ｑ４は、ＰＷＭ制御回路ＣＴのＰＷＭ制御信号Ｇ１〜Ｇ４に基づいて交互にスイッチングされる。ＰＷＭ制御信号は、本実施形態では、５０Ｈｚ又は６０Ｈｚの正弦波の基準信号（ＰＷＭ基準信号）に応じてパルス幅が変化する。出力周波数が５０Ｈｚであるなら、ＰＷＭ基準信号も５０Ｈｚに設定され、出力周波数が６０Ｈｚであるなら、ＰＷＭ基準信号も６０Ｈｚに設定される。もちろん、ＰＷＭ基準信号はそれ以外の周波数に設定することも可能である。ＰＷＭ制御回路ＣＴは、さらに、図示していない電力系統の電圧位相を検出するセンサを備えており、このセンサ出力に基づいて、ＰＷＭ基準信号の位相が系統の電圧位相と同相となるようにＰＷＭ制御信号Ｇ１〜Ｇ４を出力する。

ＰＷＭインバータ装置の出力側には、リアクトルＬｐとコンデンサＣｏのローパスフィルタを介して負荷Ｒｏが接続されている。負荷Ｒｏは商用の電力系統の入力インピーダンスである。電力系統には負荷電流Ｉｏが流れ、負荷電流Ｉｏにリップル電流（高周波電流）Ｉｏ（ｐ−ｐ）が重畳した電流ＩＬがリアクトルＬｐを流れる。すなわち、リアクトルＬｐとコンデンサＣｏからなるＬＣフィルタにより、リップル電流Ｉｏ（ｐ−ｐ）が除去される。

図４は、ＰＷＭインバータ装置の出力電圧波形と出力電流波形を示している。図５は、ＰＷＭ制御信号を示している。

PWM制御回路CTから出力されるPWM制御信号Ｇ１〜Ｇ４は、系統の周波数が５０Ｈｚの場合は５０ＨｚのＰＷＭ基準信号（正弦波）に基づいて生成され、系統の周波数が６０Ｈｚの場合は６０ＨｚのＰＷＭ基準信号（正弦波）に基づいて生成される。また、上述したように、ＰＷＭ基準信号は、系統の電圧位相と同期するよう、系統の電圧位相を検出するセンサ（図示していない）の出力に基づいて生成される。図５（Ａ）は、ＰＷＭ基準信号（系統の電圧位相）がゼロクロスのときの（図４のＣ点）、PWM制御信号Ｇ１〜Ｇ４を示す。図５（Ｂ）は、ＰＷＭ基準信号（系統の電圧位相）が正のピークのときの（図４のＰ点）、PWM制御信号Ｇ１〜Ｇ４を示す。なお、実際には、PWM制御信号Ｇ１、G4と、PWM制御信号Ｇ2、Ｇ３との間に、どちらもオンしない休止期間が設けられている。
PWM制御信号Ｇ１、Ｇ４は、基準信号がゼロクロスのときからピークになるに従って、ｔｏｎ＝０．５Ｔからｔｏｎ＝ｄｏｎ・Ｔまで連続的に変化する。PWM制御信号Ｇ１、Ｇ４のパルス幅ｔｏｎは、ＰＷＭ基準信号がゼロクロスのときにｔｏｎ＝０．５Ｔである。ＰＷＭ制御信号の時比率ｄｏｎは、周期Tに対するパルス幅ｔｏｎの比である。PWM制御信号Ｇ１、Ｇ４の時比率をｄｏｎとすると、PWM制御信号Ｇ２、Ｇ３の時比率は（１−ｄｏｎ）である。負荷電圧Ｖｏは、時比率ｄｏｎにおいてのＰＷＭ出力電圧である電圧と時間との積と、時比率（１−ｄｏｎ）においてのＰＷＭ出力電圧である電圧と時間との積との差分である。したがって、負荷電圧Ｖｏは、
Ｖｏ＝Ｖ_ＤＣ・ｄｏｎ−Ｖ_ＤＣ（１−ｄｏｎ）
＝Ｖ_ＤＣ（２・ｄｏｎ−１）・・・・・・・・・・・・・・（式１）
で表され、時比率（ｄｏｎ）を変化させながら（式１）代入することにより、出力電流Ｉｏと出力電圧Ｖｏは、図４のように正弦波となる。同図において、出力電流Ｉｏと出力電圧Ｖｏは、
ｄｏｎ＝０．５・・・ゼロクロス点（図４のＣ点）
ｄｏｎ＞０．５・・・正極側
ｄｏｎ＜０．５・・・負極側
となる。

リップル電流は、リアクトルＬｐとコンデンサＣｏのローパスフィルタを通過し、負荷Ｒｏにはリップル電流が除去された負荷電流Ｉｏが流れる。

後述のように、スイッチ素子Q１、Q４と、スイッチ素子Q２、Q３とは、それらが同時にオンしないように、制御信号G１、G４と制御信号G２、G３とのには休止期間ｔｄが設定されている。

図３において、各スイッチ素子Q１〜Q４の両端には、スナバ回路が接続されている。スイッチ素子Q１に接続されているスナバ回路は、スナバコンデンサＣｓ１と放電阻止ダイオードＤ１との直列回路から構成される。スイッチ素子Q２に接続されているスナバ回路は、スナバコンデンサＣｓ２と放電阻止ダイオードＤ２との直列回路から構成される。スイッチ素子Q３に接続されているスナバ回路は、スナバコンデンサＣｓ３と放電阻止ダイオードＤ３との直列回路から構成される。スイッチ素子Q４に接続されているスナバ回路は、スナバコンデンサＣｓ４と放電阻止ダイオードＤ４との直列回路から構成される。

各スナバ回路のスナコンデンサと電源間には、第１の回生回路と第２の回生回路が接続されている。第1の回生回路は、コンデンサＣｓ１、Ｃｓ４と共振することにより該コンデンサの充電電荷を電源に回生するリアクトルＬｆ１と、回生用スイッチ素子Ｑ５と、充電阻止ダイオードＤ５との直列回路から構成され、第２の回生回路は、コンデンサＣｓ２、Ｃｓ３と共振することにより該コンデンサの充電電荷を電源に回生するリアクトルＬｆ２と、回生用スイッチ素子Ｑ６と、充電阻止ダイオードＤ６との直列回路から構成されている。

後述のように、制御回路ＣＴは、回生用スイッチ素子Ｑ５がスイッチ素子Ｑ１、Ｑ４と同期してオンし、回生用スイッチ素子Ｑ６がスイッチ素子Ｑ２，Ｑ３と同期してオンするように、回生用スイッチ素子Ｑ５、Ｑ６の制御端子に回生用スイッチ素子制御信号Ｇ５、Ｇ６を入力する。なお、回生用スイッチ素子Ｑ５、Ｑ６にも、半導体スイッチ素子、例えばＩＧＢＴやＭＯＳ−ＦＥＴ等が使用される。

次に、図6を参照して動作を説明する。

図６は、図4のＰ点（正極側のピーク点）のタイミングチャートである。

図6において、周期Ｔは、ＰＷＭ制御信号Ｇ１、Ｇ４、及びＧ２、Ｇ３の周期であり、固定である。期間ｔｏｎは、信号Ｇ１、Ｇ４のパルス幅（オン期間）である。符号ｄｏｎは周期Ｔに対するＧ１、Ｇ４のパルス幅ｔｏｎの比である。ＰＷＭ制御信号Ｇ１、Ｇ４のパルス幅ｔｏｎは、ＰＷＭ基準信号（６０Hz又は５０Hzの正弦波波形）の各瞬時値に応じて連続的に変化するが、Ｐ点においては最長である。すなわち、ｔｏｎは、ＰＷＭ基準信号がゼロクロスするタイミングで０．５Ｔの長さであるが、ＰＷＭ基準信号が正極側のピーク値に向かうにしたがって長くなり、図示のように、Ｐ点で最長となる。

タイミングｔ１で、スイッチ素子Ｑ１、Ｑ４がオフすると、リアクトルＬｐに蓄積されたエネルギーにより出力電流が流れ続けるため、スナバコンデンサＣｓ１、Ｃｓ４の充電電圧は電源電圧Ｖ_ＤＣまで傾きを持って上昇する。このとき、スナバコンデンサＣｓ１、Ｃｓ４に並列接続されるスイッチＱ１、Ｑ４の両端電圧Ｖ_ＣＥも電源電圧Ｖ_ＤＣまで傾きを持って上昇するから、ＺＶＳソフトスイッチング動作が行われる。スイッチ素子Ｑ２、Ｑ３に接続されているスナバコンデンサＣｓ２、Ｃｓ３の充電電荷は、放電阻止ダイオードＤ２、Ｄ３の存在により放電しないため、Ｖ_ＤＣを維持する。

なお、本実施形態と対比されるべき図１の従来のＰＷＭインバータ装置では、スナバコンデンサＣｓ２、Ｃｓ３の充電電荷は、図２のように、タイミングｔ２でスナバコンデンサＣｓ１、Ｃｓ４の充電と同じ傾き（反対の方向の傾き）で負荷に放電される。

次に、リアクトルＬｐの蓄積エネルギーにより出力電流が流れ続けている状態で、ｔ３において、スナバコンデンサＣｓ１、Ｃｓ４の充電電圧が電源電圧Ｖ_ＤＣに達すると、上記出力電流はフリーホイールダイオードＤｆ２、Ｄｆ３を流れる。すなわち、フリーホイールダイオードＤｆ２、Ｄｆ３にはフリーホイール電流ｉＤｆが流れる。ＰＷＭ制御信号Ｇ１、G4とＰＷＭ制御信号Ｇ２、G３のどちらもオンしない期間であるデッドタイムｔｄが経過したｔ４において、スイッチ素子Ｑ２、Ｑ３がオンするが、リアクトルＬｐの蓄積エネルギーが大きいためにフリーホイールダイオードＤｆ２、Ｄｆ３にはフリーホイール電流ｉＤｆが流れ続けている。この電流ｉＤｆは、スイッチ素子Ｑ２、Ｑ３において逆方向の電流であり、当然、スイッチ素子Ｑ２、Ｑ３には電源から電流が流れることはない。ｔ５でスイッチ素子Ｑ２、Ｑ３がオフしても電流ｉＤｆは流れ続けており、スナバコンデンサＣｓ２、Ｃｓ３への充電も、スナバコンデンサＣｓ１、Ｃｓ４の放電も生じない。したがって、スナバコンデンサＣｓ２、Ｃｓ３の電圧はＶ_ＤＣを維持し、スナバコンデンサＣｓ１、Ｃｓ４の電圧もＶ_ＤＣを維持する。

次にｔ０でスイッチ素子Ｑ１、Ｑ４がオンする。

ｔ０では、スイッチ素子Ｑ１に接続されているスナバコンデンサＣｓ１の充電電荷は放電阻止用ダイオードＤ１の放電阻止作用により該スイッチ素子Ｑ１に放電されることはない。また、スナバコンデンサＣｓ２の充電電荷はＶ_ＤＣのままであるため、スイッチ素子Ｑ１がオンしても、該スイッチ素子Ｑ１を介してスナバコンデンサＣｓ２に対して電源から充電電流が流れることはない。スナバコンデンサＣｓ４、Ｃｓ３においても同様である。すなわち、スナバコンデンサＣｓ４の充電電荷は、放電阻止用ダイオードＤ４の放電阻止作用によりスイッチ素子Ｑ４に放電されることはない。また、スナバコンデンサＣｓ３の充電電荷はＶ_ＤＣのままであるため、スイッチ素子Ｑ３がオンしても、該スイッチ素子Ｑ３を介してスナバコンデンサＣｓ３に対して電源から充電電流が流れることはない。

このように、スイッチ素子Ｑ１、Ｑ４がオンした瞬間に、スナバコンデンサＣｓ１、Ｃｓ４からの短絡的な放電が行われず、また、スナバコンデンサＣｓ２、Ｃｓ３に対して電源から短絡的な充電電流が流れない。このため、ｔ０でサージが発生することはなくなる。

一方、ｔ０では、スイッチ素子Ｑ５がオンする。

すると、Ｖ_ＤＣに充電されていたスナバコンデンサＣｓ１、Ｃｓ４の充電電荷は、第１の回生回路によって電源に回生される。すなわち、スナバコンデンサＣｓ１、Ｃｓ４の充電電荷は、それぞれＶ_ＤＣであるから、この２つのコンデンサＣｓ１、Ｃｓ４のトータルの電荷は２Ｖ_ＤＣとなる。このため、これらのコンデンサＣｓ１、Ｃｓ４がリアクトルＬｆ１と共振することにより各コンデンサＣｓ１、Ｃｓ４の充電電荷はすべてが電源に回生され、該コンデンサの電圧はＶ_ＤＣからゼロに遷移する。このとき、回生動作は、ＬＣの共振動作により行われるため、回生電流は図６に示すような正弦波の半波波形となり、スナバコンデンサＣｓ１、Ｃｓ４の充電電荷は回生電流の変化に応じたものとなり回生電流がゼロになったときでその全電荷が電源に回生される。

スイッチ素子Ｑ５のオン期間ｔａは、回生電流がゼロになるまでの期間よりも長い期間に設定される。これにより、回生動作が確実に行われる。

制御信号Ｇ２、Ｇ３のパルス幅が制御信号Ｇ１、Ｇ４のパルス幅よりも長くなる期間（出力電圧の極性が負極側にある期間）では、上記の動作のｔ０において、スイッチ素子Ｑ６をオンする。すると、負極側の期間においても、第２の回生回路において上記と同様な回生動作が行われる。

このように、スナバコンデンサＣｓ１〜Ｃｓ４の充電電荷の放電を放電阻止ダイオードＤ１〜Ｄ４により阻止するとともに、正極側期間のｔ０において、スイッチ素子Ｑ５をオンして第１の回生回路による回生動作を行い、負極側期間のｔ０において、スイッチ素子Ｑ６をオンして第２の回生回路による回生動作を行うことにより、図２に示すようなサージ電圧が発生するのを防止することができる。また、サージエネルギーに相当する電荷は電源に回生するため、効率も良くなる。

上記の実施形態は、フルブリッジタイプのＰＷＭインバータ装置であるが、図７のようなハーフブリッジタイプのＰＷＭインバータ装置でも同じ動作を得ることができる。図７において、第１の回生回路は、共振用のリアクトルＬｆ１と充電阻止ダイオードｄａで構成され、第２の回生回路は、共振用のリアクトルＬｆ２と充電阻止ダイオードｄｂで構成される。

Ｑ１〜Ｑ４−スイッチ素子
Ｇ１〜Ｇ４−ＰＷＭ制御信号
Ｃｓ１〜Ｃｓ４−スナバコンデンサ
Ｄ１〜Ｄ４−放電阻止ダイオード
Ｑ５−第１の回生回路に設けられる回生用スイッチ素子
Ｑ６−第２の回生回路に設けられる回生用スイッチ素子
Ｌｆ１−第１の回生回路に設けられる共振用リアクトル
Ｌｆ２−第２の回生回路に設けられる共振用リアクトル

Claims

第１のスイッチ素子と第２のスイッチ素子の直列回路と、第３のスイッチ素子と第４のスイッチ素子の直列回路からなる第１〜第４の複数のスイッチ素子で構成され、これらの直列回路を並列に接続し、各スイッチ素子がブリッジ動作をするように各スイッチ素子が交互にＰＷＭ駆動され、出力にリアクトル成分の負荷インピーダンスが接続されるフルブリッジ回路と、
前記第１〜第４のスイッチ素子の両端間に接続される第１〜第４のスナバ回路と、
前記第１〜第４のスナバ回路と電源間に接続される複数の回生回路と、
前記複数のスイッチ素子をオンオフ制御する制御回路と、を備え、
前記複数の回生回路は、第１のスナバ回路と第４のスナバ回路間に接続される第１の回生回路と、第２のスナバ回路と第３のスナバ回路間に接続される第２の回生回路で構成され、
各スナバ回路は、スナバコンデンサと放電阻止ダイオードとの直列回路から構成され、
各回生回路は、各スナバ回路のスナバコンデンサと共振することにより該コンデンサの充電電荷を電源に回生するリアクトルと回生用スイッチ素子との直列回路から構成され、
前記制御回路は、前記複数の回生回路の各回生用スイッチ素子を、前記複数のスイッチ素子の制御に同期してオンオフ制御し、
前記制御回路は、第１の段階で、前記第１および第４のスイッチ素子または前記第２および第３のスイッチ素子をオフさせて、前記リアクトル成分に蓄積されていたエネルギーにより、それらのスイッチ素子に接続されている二つのスナバコンデンサに一定の傾きで充電させ、
前記制御回路は、前記第１の段階後の第２の段階で、前記第１および第４のスイッチ素子または前記第２および第３のスイッチ素子をオンさせ、さらに、前記第１の回生回路または第２の回生回路の回生用スイッチ素子をオンさせて、前記二つのスナバコンデンサの充電電荷を同時に電源に回生させる、
ＰＷＭインバータ装置。