JP2009165285A - 半導体装置 - Google Patents

Abstract

【課題】過電流保護機能と過熱保護機能を兼ね備えた半導体装置において、メインデバイスの過電流と過熱を感度良く検出し、制御回路チップとメインデバイスチップとの間の接続を削減する。
【解決手段】パワー半導体素子（ＩＧＢＴ）を備えた半導体装置１０１において、パワー半導体素子と同一基板上に形成したパワー半導体素子に流れる電流を検出するための電流検出抵抗（センス抵抗）Ｒ_Ｓと、パワー半導体素子の過熱を検出するための電流をセンス抵抗Ｒ_Ｓに印加する過熱検出用電流生成回路１０５と、センス抵抗Ｒ_Ｓに生ずる電圧に対応して過電流または過熱を検出する異常検出回路１０６と、異常検出回路１０６の出力信号を入力してパワー半導体素子を駆動制御するドライブ制御回路１０４とを備えることで、制御回路チップ１０３とメインデバイスチップ１０２との間の接続を削減できる。
【選択図】図１

Description

本発明は、パワー半導体素子を有する半導体装置に関し、特に過熱保護機能と過電流保護機能を有する半導体装置に関するものである。

半導体装置は、ＭＯＳＦＥＴやＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体素子のメインデバイスと、これらを駆動制御するために各種の補助デバイスを集積した制御回路を組み合わせて、高性能化・多機能化が進められている。特に、信頼性を向上させるために過電流保護機能と過熱保護機能を搭載することが望ましいとされている。

図９は過電流保護機能と過熱保護機能を兼ね備えた従来の半導体装置の構成例を示すブロック図である。

図９に示すように、半導体装置５０１は、メインデバイスチップ５０２と制御回路チップ５０３から構成される。メインデバイスチップ５０２は、主電流側と検出電流側でユニットセル数の比がＭ：１となるように並列接続された主電流側セルＱ_Ｍと電流検出側セルＱ_Ｓとで構成されたＩＧＢＴと、電流検出側セルＱ_Ｓに接続されたセンス抵抗Ｒ_Ｓと、主電流側セルＱ_Ｍの近隣に形成されたダイオードＤ１とで構成される。

制御回路チップ５０３は、ＩＧＢＴ（Ｑ_ＭおよびＱ_Ｓ）のゲート端子へ送る駆動信号を制御するドライブ制御回路５０４と、センス抵抗Ｒ_Ｓに生じるセンス電圧Ｖ_Ｓの値に応じてＩＧＢＴの過電流を検出する過電流検出回路５１１と、ダイオードＤ１に定電流を流してダイオードＤ１の順方向電圧Ｖ_ｆの値に応じてＩＧＢＴの過熱を検出する過熱検出回路５１２とで構成される。

このようにすることで、メインデバイスであるＩＧＢＴを駆動するドライブ制御回路５０４は、ＩＧＢＴの過電流または過熱を検出すると、ＩＧＢＴのスイッチングを遮断することで、半導体装置５０１を保護することができる。なお、過熱検出に関しては、ＩＧＢＴの過熱を検出するためのダイオードＤ１をメインデバイスチップ５０２内に配置することで、検出感度を高めている。

また、特許文献１に開示されるように、過熱を検出するために電流検出用セルを利用することもある。この場合は、メインデバイスと同じチップ内に内蔵された２組の電流検出用セルのオン抵抗の温度依存性を利用して、それぞれの電流検出側セルに接続されたセンス抵抗に生じるセンス電圧の比より、過熱が検出される。
特公平７−１４０６３号公報

しかしながら、従来の複数の保護機能を兼ね備えた半導体装置では、制御回路チップとメインデバイスチップとの間に、過電流や過熱の検出信号を受け渡すための接続が複数必要となる。接続数の増加は、例えば、チップ−チップ間ワイヤーの増加であり、各チップ内にワイヤーボンディングパッドの増加も伴う。すなわち、制御回路とメインデバイスをマルチチップで構成された半導体装置では、複数の保護機能の搭載により信頼性が向上する一方で、組立コストのアップや半導体チップの有効面積の減少を招くという問題があった。

本発明は、前記従来技術の問題を解決することに指向するものであり、過電流保護機能と過熱保護機能を兼ね備えた半導体装置において、メインデバイスの過電流と過熱を感度良く検出するとともに、制御回路チップとメインデバイスチップとの間の接続を削減した半導体装置を提供することを目的とする。

前記の目的を達成するために、本発明に係る請求項１に記載した半導体装置は、パワー半導体素子と、パワー半導体素子と同一基板上に形成し、パワー半導体素子に流れる電流を検出するための電流検出抵抗と、パワー半導体素子の過熱を検出するための電流を電流検出抵抗に印加する過熱検出用電流生成回路と、電流検出抵抗に生ずる電圧に対応して過電流または過熱を検出する異常検出回路と、異常検出回路の出力信号を受けてパワー半導体素子を駆動制御するドライブ制御回路とを備えたことを特徴とする。

これにより、電流検出抵抗に生ずる電圧をモニターすることで過電流だけでなく過熱も検出することができるため、パワー半導体素子を形成したチップとドライブ制御回路を形成したチップとのワイヤー接続を削減することができる。よって、各チップのワイヤーボンディングパッドも削減することができるため、チップ面積を有効に使うことができる。また、温度センサとなる電流検出抵抗を、パワー半導体素子を形成したチップ内に配置するため、過熱検出感度も良い。

また、請求項２に記載した半導体装置は、パワー半導体素子と、パワー半導体素子に流れる電流を検出するための電流検出抵抗と、パワー半導体素子と同一基板上に形成し、電流検出抵抗に接続した温度検出抵抗と、パワー半導体素子の過熱を検出するための電流を温度検出抵抗と電流検出抵抗とに印加する過熱検出用電流生成回路と、電流検出抵抗と温度検出抵抗に生ずる電圧の和に対応してパワー半導体素子の過電流または過熱を検出する異常検出回路と、異常検出回路の出力信号を受けてパワー半導体素子を駆動制御するドライブ制御回路とを備えたことを特徴とする。

これにより、過熱検出用電流が温度検出抵抗と電流検出抵抗に印加されるため、過熱検出用電流の値が小さくでき、過熱を検出するための回路消費電力を低減することができる。

また、請求項３に記載した半導体装置は、請求項２の半導体装置における温度検出抵抗が、電流検出抵抗と異なる温度依存性を持つことを特徴とする。

温度検出抵抗と異なる作製方法で、温度依存性の小さい電流検出抵抗を形成することにより、過電流の検出レベルの温度依存性を小さくできる。さらに、温度検出抵抗の抵抗値を電流検出抵抗に対して大きく設定することで、過熱検出レベルに関しては温度検出抵抗の温度特性が支配的になり、過熱検出感度を大きく悪化させることはない。

また、請求項４に記載した半導体装置は、請求項１〜３の半導体装置におけるパワー半導体素子が導通している期間が、過熱検出用電流生成回路から印加される電流が遮断されてパワー半導体素子の過電流のみを検出することを特徴とする。

このようにすることで、パワー半導体が導通している期間には、過熱検出用電流の影響を受けることなく過電流を検出することができる。特に、ピーク電流を制御するパワー半導体素子においては、過電流の検出精度が重要となるため、有効である。

また、請求項５に記載した半導体装置は、請求項４の半導体装置における過熱検出用電流生成回路の電流印加期間が、パワー半導体素子が遮断している期間の一部分であることを特徴とする。

このようにすることで、異常検出回路が過熱を検出するために必要な過熱検出用電流印加時間が短い場合に、過熱を検出するための回路消費電力を低減することができる。また、パワー半導体素子が導通し始める時に過熱検出用電流が印加されていると、誤って過電流を検出する可能性があるが、パワー半導体素子が導通し始める直前に過熱検出用電流印加を停止することで誤検出を防ぐことができる。

また、請求項６に記載した半導体装置は、パワー半導体素子と、パワー半導体素子に流れる電流を検出するための電流検出抵抗と、パワー半導体素子と同一基板上に形成し、パワー半導体素子の温度に対応した電流を電流検出抵抗に印加する過熱検出用電流生成回路と、電流検出抵抗に生ずる電圧に対応して過電流または過熱を検出する異常検出回路と、異常検出回路の出力信号を受けてパワー半導体素子を駆動制御するドライブ制御回路とを備えたことを特徴とする。

このようにすることで、ドライブ制御回路と同一基板上に形成される制御回路の構成は簡単になる。また、過熱時のみ電流検出抵抗に電流を印加して過熱を検出することで、過熱を検出するための回路消費電力を低減することができる。

また、請求項７に記載した半導体装置は、請求項６の半導体装置における過熱検出用電流生成回路の電力が、パワー半導体素子の高電位端子から供給されることを特徴とする。

このようにすることで、過熱検出用電流生成回路の電源電圧を、パワー半導体素子が形成されたチップの外部から供給したり、パワー半導体素子が形成されたチップ内で生成したりする必要がなくなる。

また、請求項８に記載した半導体装置は、請求項１〜７の半導体装置における異常検出回路が、電流検出抵抗に生ずる電圧を第１の閾値と比較して過電流を検出する第１の比較器と、電圧を第２の閾値と比較して過熱を検出する第２の比較器と、第１の比較器の出力と第２の比較器の出力を演算処理する異常信号処理回路を備えたことを特徴とする。

このようにすることで、過電流検出信号と過熱検出信号の取扱いを区別し、異なる制御方法で半導体装置を保護することができる。

また、請求項９に記載した半導体装置は、請求項１〜８の半導体装置におけるパワー半導体素子が、主電流素子と電流検出素子とを備えており、電流検出抵抗は電流検出素子のみに接続され、主電流素子とは直接接続されないことを特徴とする。

このようにすることで、過電流検出のためのパワー損失を低減させることが可能となる。また、電流検出抵抗に流れる電流が小さく設定することができるため、電流検出抵抗をパワー半導体素子と同一基板上に形成することが容易になる。

本発明によれば、過電流保護機能と過熱保護機能を兼ね備えるとともに、制御回路とメインデバイスの接続を削減することができるという効果を奏する。

以下、図面を参照して本発明における実施の形態を詳細に説明する。

（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図１〜図４を参照しながら説明する。

図１は第１の実施形態に係る半導体装置の全体構成を示すブロック図であり、図２は過熱検出用電流生成回路の構成を示すブロック図、また図３は異常検出回路の構成を示すブロック図である。

図１に示すように、第１の実施形態に係る半導体装置１０１は、メインデバイスチップ１０２と制御回路チップ１０３から構成される。メインデバイスチップ１０２には、主電流側と検出電流側でユニットセル数の比がＭ：１となるように並列接続された主電流側セルＱ_Ｍと電流検出側セルＱ_Ｓとで構成されたＩＧＢＴと、電流検出側セルＱ_Ｓに接続された電流検出抵抗のセンス抵抗Ｒ_Ｓとで構成されている。

制御回路チップ１０３には、ワイヤーを介してメインデバイスチップ１０２内のＩＧＢＴ（Ｑ_ＭおよびＱ_Ｓ）のゲート端子へ送る駆動信号を制御するドライブ制御回路１０４と、ワイヤーを介してメインデバイスチップ１０２内のセンス抵抗Ｒ_Ｓに電流を印加する過熱検出用電流生成回路１０５と、ワイヤーを介してメインデバイスチップ１０２内のセンス抵抗Ｒ_Ｓに生じるセンス電圧Ｖ_Ｓの値に応じて異常を検出する異常検出回路１０６とで構成されている。

また、過熱検出用電流生成回路１０５は、図２に示すように、過熱検出用信号に従ってオン／オフするトランジスタＱ_Ｔと定電流源１０７とから構成される。異常検出回路１０６は、図３に示すように、センス電圧Ｖ_Ｓと基準電圧Ｖｔｈ１を比較する第１の比較器１０８と、センス電圧Ｖ_Ｓと基準電圧Ｖｔｈ２を比較する第２の比較器１０９と、それらの出力を処理してドライブ制御回路１０４に異常信号を出力する異常信号処理回路１１０とから構成される。なお、第１の比較器１０８はＩＧＢＴの過電流を検出して過電流検出信号を出力し、第２の比較器１０９はＩＧＢＴの過熱を検出して過熱検出信号を出力する。

次に、図４に示す第１の実施形態のタイムチャートを用いて、第１の実施形態の動作を説明する。なお、図４では、ＩＧＢＴ（Ｑ_ＭおよびＱ_Ｓ）のコレクタに誘導負荷が接続され、ピーク電流を制限しながら制御を行うスイッチング電源用パワーデバイスを想定している。

Ｖ_Ｇは図１で示したドライブ制御回路１０４の出力信号であり、ＩＧＢＴ（Ｑ_ＭおよびＱ_Ｓ）のゲート電圧である。ゲート信号Ｖ_Ｇはドライブ制御回路１０４から周期的に出力されるが、異常検出回路１０６から異常信号を受けると、ゲート信号の出力を停止し、ＩＧＢＴ（Ｑ_ＭおよびＱ_Ｓ）は遮断される。

ゲート信号Ｖ_ＧがＨｉｇｈレベルになると、ＩＧＢＴ（Ｑ_ＭおよびＱ_Ｓ）はターンオンしてコレクタ電流Ｉ_Ｃが流れ始める。コレクタに接続された誘導負荷により、コレクタ電流Ｉ_Ｃはオン時間に伴い増加する。コレクタ電流Ｉ_Ｃのうち、電流検出側セルＱ_Ｓに分流したセンス電流Ｉ_Ｓも、オン時間に伴い増加するため、センス電圧Ｖ_Ｓも増加する。この時、センス電圧Ｖ_Ｓは、Ｖ_Ｓ＝Ｒ_Ｓ×Ｉ_Ｓと表される。

センス電圧Ｖ_Ｓが第１の比較器１０８で所定の過電流検出レベル（基準電圧Ｖｔｈ１、例えば０．２Ｖ）と比較され、Ｖ_Ｓ＞Ｖｔｈ１となった時に、例えば、Ｉ_Ｃ＝１０Ａとなった時に、過電流検出信号が出力される。この出力は異常信号処理回路１１０に入力され、異常信号処理回路１１０は次のターンオンサイクルまで異常信号をドライブ制御回路１０４に出力する。ＩＧＢＴ（Ｑ_ＭおよびＱ_Ｓ）は、次のターンオンサイクルまで遮断される。すなわち、パルス毎に過電流保護によってコレクタ電流Ｉ_Ｃのピークを制限している。

一方、ゲート信号Ｖ_ＧがＬｏｗレベルになると、過熱検出用電流生成回路１０５内では、過熱検出用信号が所定の期間だけＬｏｗレベルになり、定電流（過熱検出用電流）Ｉ_Ｔがセンス抵抗Ｒ_Ｓに印加される。この時、センス電圧Ｖ_Ｓは、Ｖ_Ｓ＝Ｒ_Ｓ×Ｉ_Ｔと表される。メインデバイスチップ１０２に異常な温度上昇が起きると、センス抵抗Ｒ_Ｓの抵抗値が増加し、センス電圧Ｖ_Ｓも増加する。センス電圧Ｖ_Ｓが第２の比較器１０９で所定の過熱検出レベル（基準電圧Ｖｔｈ２、例えば１．２５Ｖ）と比較され、Ｖ_Ｓ＞Ｖｔｈ２となった時に、例えば、メインデバイスチップ１０２の温度が１５０℃になった時に、過熱検出信号が出力される。この出力は異常信号処理回路１１０に入力され、異常信号処理回路１１０は異常信号をドライブ制御回路１０４に連続して出力する。ＩＧＢＴ（Ｑ_ＭおよびＱ_Ｓ）は連続して遮断される。すなわち、過熱保護は、過電流保護とは異なり、ラッチモードで停止状態となる。

以上に述べたように、ゲート信号Ｖ_ＧがＨｉｇｈレベルの期間は過電流を、ゲート信号Ｖ_ＧがＬｏｗレベルの期間は過熱を、センス電圧Ｖ_Ｓのみモニターすることで検出することができるため、制御回路チップ１０３とメインデバイスチップ１０２のワイヤー接続を削減することができる。よって、各チップのワイヤーボンディングパッドも削減することができるため、チップ面積を有効に使うことができる。

また、センス抵抗Ｒ_Ｓをメインデバイスチップ１０２内に配置するため、過熱検出感度も良い。

また、過電流保護と過熱保護の検出信号は共にセンス電圧Ｖ_Ｓで検出するが、各保護に対する検出レベルを変えることで、過電流検出信号と過熱検出信号の取扱いを区別し、異なる制御方法で半導体装置を保護することができる。

また、過熱検出用電流Ｉ_Ｔの印加期間をゲート信号Ｖ_ＧがＬｏｗレベルの期間の一部分のみとすることで、異常検出回路が過熱を検出するために必要な過熱検出用電流Ｉ_Ｔの印加時間が短くても良い場合に、過熱を検出するための回路消費電力を低減することができる。さらに、パワー半導体素子が導通し始める時に過熱検出用電流Ｉ_Ｔが印加されていると、誤って過電流を検出する可能性があるが、パワー半導体素子が導通し始める直前に過熱検出用電流Ｉ_Ｔの印加を停止することで誤検出を防ぐことができる。

なお、第１の実施形態では、電流検出側セルＱ_Ｓを内蔵しているＩＧＢＴで説明したが、電流検出側セルＱ_Ｓを備えずに、主電流が流れる母線にセンス抵抗Ｒ_Ｓを挿入し、センス抵抗Ｒ_Ｓをメインデバイスチップ１０２内に配置しても本発明と同様の効果を得ることができる。

また、第１の実施形態では、異常検出回路１０６での過電流検出信号と過熱検出信号の取扱いを区別し、異なる保護方法を示したが、過電流保護も過熱保護も共にラッチモードで停止させるなど、共通の保護動作にしても良い。その際には、過熱検出用電流Ｉ_Ｔの値を調整することで、第１の比較器１０８と第２の比較器１０９を統合することもできる。

また、第１の実施形態では、過熱検出用電流Ｉ_Ｔの印加期間をゲート信号Ｖ_ＧがＬｏｗレベルの期間の一部分のみとしたが、ゲート信号Ｖ_ＧがＬｏｗレベルの全期間としたり、ゲート信号Ｖ_Ｇに関係なく設定したりしても良い。

なお、過熱検出用電流生成回路１０５や異常検出回路１０６の回路構成は、それぞれ図２や図３に示した構成に限定されるものではない。

なお、異常検出回路１０６には、過電流や過熱などの誤検出を防ぐためにフィルタ回路などを備えていることが望ましい。

また、第１の実施形態では、メインデバイスチップ１０２と制御回路チップ１０３で構成された半導体装置１０１を示したが、制御回路チップ１０３はメインデバイスチップ１０２と同じパッケージ内に配置されていなくても良い。

また、第１の実施形態では、過熱検出用電流生成回路１０５を制御回路チップ１０３内に配置しているが、過熱検出用電流生成回路１０５は、メインデバイスチップ１０２内に配置されるなど、制御回路チップ１０３以外に配置されていても、本発明と同様の効果を得ることができる。

また、第１の実施形態では、メインデバイスを制御する回路を半導体チップ内に作製した制御回路チップ１０３を示したが、制御回路チップ１０３と同等の機能を持つ制御回路をディスクリート製品で構成しても、本発明と同様の効果を得ることができる。

（第２の実施形態）
以下に、本発明の第２実施形態に係る半導体装置について、図５を参照しながら説明する。図５は第２の実施形態に係る半導体装置の全体構成を示すブロック図である。なお、図１と重複する部分には同一の符号を用いており、第２の実施形態では、第１の実施形態に係る半導体装置と同様の説明は繰り返し行わない。第２の実施形態に係る半導体装置において、前述した第１の実施形態に係る半導体装置と異なる点について、具体的に説明する。

図５に示すように、第２の実施形態に係る半導体装置２０１においては、メインデバイスチップ２０２内に電流検出側セルＱ_Ｓとセンス抵抗Ｒ_Ｓは備えておらず、センス抵抗Ｒ_ＳはＩＧＢＴ（Ｑ）のエミッタに外付け抵抗として接続される。また、センス抵抗Ｒ_ＳとＩＧＢＴ（Ｑ）のエミッタとの接続点から、過熱検出用電流生成回路１０５と異常検出回路１０６との接続点までの間に、メインデバイスチップ２０２内に配置された温度検出用抵抗Ｒ_Ｔが挿入されている。

第２の実施形態に係る半導体装置によると、ＩＧＢＴの導通時には、コレクタ電流Ｉ_Ｃ がセンス抵抗Ｒ_Ｓに印加され、センス電圧Ｖ_Ｓは、Ｖ_Ｓ＝Ｒ_Ｓ×Ｉ_Ｃと表される。一方で、ＩＧＢＴの遮断時には、過熱検出用電流生成回路１０５からの過熱検出用電流Ｉ_Ｔが温度検出用抵抗Ｒ_Ｔとセンス抵抗Ｒ_Ｓに印加され、センス電圧Ｖ_Ｓは、Ｖ_Ｓ＝（Ｒ_Ｓ＋Ｒ_Ｔ）×Ｉ_Ｔと表される。すなわち、過熱検出用電流Ｉ_Ｔの値が小さくてもセンス電圧Ｖ_Ｓを大きくでき、過熱を検出するための回路消費電力を低減することができる。例えば５０Ωのセンス抵抗Ｒ_Ｓに対して、温度検出用抵抗Ｒ_Ｔの抵抗値を５００ｋΩと大きく設定することで、過熱検出用電流Ｉ_Ｔを４桁小さくすることができる。ただし、温度検出用抵抗Ｒ_Ｔの抵抗値を大きくすることは、過電流の検出速度を遅らすことになるため、過電流の検出感度を考慮して設定する必要がある。

また、温度検出用抵抗Ｒ_Ｔの抵抗値をセンス抵抗Ｒ_Ｓに対して大きく設定することで、過熱検出感度は温度検出用抵抗Ｒ_Ｔの温度特性で支配的となり、抵抗値が温度依存性の小さい抵抗をセンス抵抗Ｒ_Ｓとして選択できる。これにより、過電流の検出レベルの温度依存性を小さくすることができる。さらには、センス抵抗Ｒ_Ｓはメインデバイスチップ２０２内に配置されている必要はないので、第２の実施形態のように、外付け部品としてＩＧＢＴ（Ｑ）のエミッタに接続することができる。よって、外付けの抵抗で簡単に過電流の検出レベルを変更することができる。

なお、第２の実施形態では、センス抵抗Ｒ_Ｓを外付け抵抗としたが、メインデバイスチップ２０２内、または、制御回路チップ２０３内に配置されていても良い。その場合、温度検出用抵抗Ｒ_Ｔとは温度特性の異なる抵抗を用いても良い。

また、第２の実施形態では、センス抵抗Ｒ_ＳをＩＧＢＴ（Ｑ）のエミッタに直接接続した場合を示したが、メインデバイスチップ２０２内に電流検出側セルＱ_Ｓを配置して、電流検出側セルＱ_Ｓのエミッタにセンス抵抗Ｒ_Ｓを接続しても良い。

（第３の実施形態）
以下に、本発明の第３の実施形態に係る半導体装置について、図６〜図８を参照しながら説明する。図６は第３の実施形態における半導体装置の全体構成を示すブロック図であり、図７は過熱検出用電流生成回路の構成を示すブロック図、図８は第３の実施形態の動作例を示すタイムチャートである。なお、図１と重複する部分には同一の符号を用いており、第３の実施形態では、第１の実施形態に係る半導体装置と同様の説明は繰り返し行わない。第３の実施形態に係る半導体装置において、前述した第１の実施形態に係る半導体装置と異なる点について、具体的に説明する。

図６に示すように、第３の実施形態に係る半導体装置３０１においては、過熱検出用電流生成回路３０５がメインデバイスチップ３０２内に配置されている。この過熱検出用電流生成回路３０５は、例えば、図７に示すように、接合型ＦＥＴ（ＪＦＥＴ）素子Ｑ_Ｊと、ＪＦＥＴ素子Ｑ_Ｊのソースに接続されるＰＮＰバイポーラトランジスタＱ_Ｂと、ＪＦＥＴ素子Ｑ_ＪのソースとＰＮＰバイポーラトランジスタＱ_Ｂのベースとの間に挿入される抵抗Ｒ_１と、ＰＮＰバイポーラトランジスタＱ_Ｂのコレクタおよび抵抗Ｒ_１に接続される抵抗Ｒ_２から構成される。また、抵抗Ｒ_１の抵抗値の温度依存性は抵抗Ｒ_２よりも大きい。

なお、ＩＧＢＴ（Ｑ_ＭおよびＱ_Ｓ）が遮断してコレクタ電圧が上昇しても、ＪＦＥＴ素子Ｑ_Ｊは所定のドレイン電圧値以上でピンチオフするように設計されており、それに伴いソース電圧は所定の値でクランプされる。図７では、ゲート端子をＧＮＤにショートしたノーマリーオン型ＪＦＥＴ素子Ｑ_Ｊを示しており、例えば、５０Ｖ以上のドレイン電圧が印加されても、ソース電圧は５０Ｖ以下でクランプされる。ＪＦＥＴ素子Ｑ_Ｊのドレイン端子はＩＧＢＴ（Ｑ_ＭおよびＱ_Ｓ）のコレクタ端子と接続されており、ＩＧＢＴ（Ｑ_ＭおよびＱ_Ｓ）が遮断してコレクタ電圧が高電位になった時にクランプされたＪＦＥＴ素子Ｑ_Ｊのソース電圧は、抵抗Ｒ_１と抵抗Ｒ_２で分圧される。

温度が上昇すると、抵抗Ｒ_１と抵抗Ｒ_２の温度特性の違いにより、分圧比が変化する。また、温度上昇に伴い、ＰＮＰバイポーラトランジスタＱ_Ｂの閾値電圧（室温で約０．７Ｖ）も低下する。これらの温度特性を考慮して抵抗Ｒ_１と抵抗Ｒ_２の分圧比を設定することで、所望の温度に達した時に、ＰＮＰバイポーラトランジスタＱ_Ｂのベース−エミッタ間に閾値電圧以上の電圧差が生じて、センス抵抗Ｒ_Ｓに流れる電流が急増する。異常検出回路１０６は、センス電圧Ｖ_Ｓの急増から過熱を検出する。また、センス抵抗Ｒ_Ｓは半導体装置内に配置せず、外付け抵抗として電流検出側セルＱ_Ｓに接続されている。

第３の実施形態に係る半導体装置によると、過熱検出用電流生成回路３０５は、メインデバイスチップ３０２内に配置されており、制御回路チップ３０３内には、過熱を検出するための回路としてセンス電圧Ｖ_Ｓを基準電圧と比較するような比較器などがあれば良く、制御回路の構成が簡単になる。または、過熱検出用電流生成回路３０５からの過熱検出用電流を調整して、過熱と過電流とを検出する比較器を統合することで、制御回路チップ３０３は従来の汎用品を利用することもできる。

また、第３の実施形態に係る半導体装置によると、センス抵抗Ｒ_Ｓはメインデバイスチップ３０２内に配置されている必要はないので、外付け部品として電流検出側セルＱ_Ｓに接続することができる。よって、外付け抵抗で簡単に過電流の検出レベルを変更することができる。

また、第３の実施形態に係る半導体装置によると、ＩＧＢＴ（Ｑ_ＭおよびＱ_Ｓ）のコレクタ端子に接続されたＪＦＥＴ素子Ｑ_Ｊを利用することで、ＩＧＢＴ（Ｑ_ＭおよびＱ_Ｓ）のコレクタ電圧が所定値以上であれば、コレクタ電圧に依存しないクランプ電圧を過熱検出用電流生成回路３０５内の定電圧源とすることができ、過熱検出用電流生成回路３０５の電源電圧を、メインデバイスチップ３０２の外部から供給したり、メインデバイスチップ３０２内で生成したりする必要がなくなる。さらに、ＪＦＥＴ素子Ｑ_Ｊのクランプ電圧の設定値を低く抑えることで、ＪＦＥＴ素子Ｑ_Ｊのソース端子に接続される回路素子の端子電圧定格を小さくすることができる。

なお、第３の実施形態では、センス抵抗Ｒ_Ｓを外付け抵抗としたが、メインデバイスチップ３０２内、または制御回路チップ３０３内に配置されていても良い。

また、過熱検出用電流生成回路３０５の回路構成は、図７に示す構成に限定されるものではない。メインデバイスチップ３０２の過熱時、またはその温度に応じて、センス抵抗Ｒ_Ｓに電流を流す回路構成にすることで、本発明と同様の効果を得ることができる。

また、第３の実施形態の過熱検出用電流生成回路３０５では、ＪＦＥＴ素子Ｑ_Ｊを用いて過熱検出用電流生成回路３０５の電力を供給しているが、ＩＧＢＴ（Ｑ_ＭおよびＱ_Ｓ）を駆動するためのゲート電圧を利用して過熱検出用電流生成回路３０５の回路電力を供給するなどの構成にしても良い。

以上のように、第１〜第３の実施形態では、本発明に係る半導体装置において、過熱と過電流をセンス電圧のみで検出する方法について紹介したが、この他にも本発明の主旨を逸脱しない範囲での半導体装置構成を含むことは言うまでもない。

本発明に係る半導体装置は、パワー半導体素子の過電流を検出するセンス電圧のみモニターすることで、同時にパワー半導体素子の過熱を検出することができ、制御回路チップとメインデバイスチップのワイヤー接続を削減して、ワイヤー接続のコスト削減およびチップ面積を有効利用が可能となって、より性能の良い半導体装置を提供することができる。

第１の実施形態に係る半導体装置の全体構成を示すブロック図 過熱検出用電流生成回路の構成を示すブロック図 異常検出回路の構成を示すブロック図 第１の実施形態の動作を示すタイムチャート 第２の実施形態に係る半導体装置の全体構成を示すブロック図 第３の実施形態に係る半導体装置の全体構成を示すブロック図 過熱検出用電流生成回路の構成を示すブロック図 第３の実施形態の動作を示すタイムチャート 従来の過電流保護機能と過熱保護機能を兼ね備えた半導体装置の構成を示すブロック図

符号の説明

１０１，２０１，３０１，５０１ 半導体装置
１０２，２０２，３０２，５０２ メインデバイスチップ
１０３，２０３，３０３，５０３ 制御回路チップ
１０４，５０４ ドライブ制御回路
１０５，３０５ 過熱検出用電流生成回路
１０６ 異常検出回路
１０７ 定電流源
１０８ 第１の比較器
１０９ 第２の比較器
１１０ 異常信号処理回路
５１１ 過電流検出回路
５１２ 過熱検出回路

Claims (9)

1. パワー半導体素子と、前記パワー半導体素子と同一基板上に形成し、前記パワー半導体素子に流れる電流を検出するための電流検出抵抗と、前記パワー半導体素子の過熱を検出するための電流を前記電流検出抵抗に印加する過熱検出用電流生成回路と、前記電流検出抵抗に生ずる電圧に対応して過電流または過熱を検出する異常検出回路と、前記異常検出回路の出力信号を受けて前記パワー半導体素子を駆動制御するドライブ制御回路とを備えたことを特徴とする半導体装置。
2. パワー半導体素子と、前記パワー半導体素子に流れる電流を検出するための電流検出抵抗と、前記パワー半導体素子と同一基板上に形成し、前記電流検出抵抗に接続した温度検出抵抗と、前記パワー半導体素子の過熱を検出するための電流を前記温度検出抵抗と前記電流検出抵抗とに印加する過熱検出用電流生成回路と、前記電流検出抵抗と前記温度検出抵抗に生ずる電圧の和に対応して前記パワー半導体素子の過電流または過熱を検出する異常検出回路と、前記異常検出回路の出力信号を受けて前記パワー半導体素子を駆動制御するドライブ制御回路とを備えたことを特徴とする半導体装置。
3. 前記温度検出抵抗は、前記電流検出抵抗と異なる温度依存性を持つことを特徴とする請求項２記載の半導体装置。
4. 前記パワー半導体素子が導通している期間は、前記過熱検出用電流生成回路から印加される電流が遮断されて前記パワー半導体素子の過電流のみを検出することを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
5. 前記過熱検出用電流生成回路の電流印加期間は、前記パワー半導体素子が遮断している期間の一部分であることを特徴とする請求項４記載の半導体装置。
6. パワー半導体素子と、前記パワー半導体素子に流れる電流を検出するための電流検出抵抗と、前記パワー半導体素子と同一基板上に形成し、前記パワー半導体素子の温度に対応した電流を前記電流検出抵抗に印加する過熱検出用電流生成回路と、前記電流検出抵抗に生ずる電圧に対応して過電流または過熱を検出する異常検出回路と、前記異常検出回路の出力信号を受けて前記パワー半導体素子を駆動制御するドライブ制御回路とを備えたことを特徴とする半導体装置。
7. 前記過熱検出用電流生成回路の電力は、前記パワー半導体素子の高電位端子から供給されることを特徴とする請求項６記載の半導体装置。
8. 前記異常検出回路は、前記電流検出抵抗に生ずる電圧を第１の閾値と比較して過電流を検出する第１の比較器と、前記電圧を第２の閾値と比較して過熱を検出する第２の比較器と、前記第１の比較器の出力と前記第２の比較器の出力を演算処理する異常信号処理回路を備えたことを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
9. 前記パワー半導体素子は、主電流素子と電流検出素子とを備えており、前記電流検出抵抗は前記電流検出素子のみに接続され、前記主電流素子とは直接接続されないことを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。

Images