TWI595737B - Rectifier, alternator and power supply using it - Google Patents

Rectifier, alternator and power supply using it Download PDF

Info

Publication number
TWI595737B
TWI595737B TW105133435A TW105133435A TWI595737B TW I595737 B TWI595737 B TW I595737B TW 105133435 A TW105133435 A TW 105133435A TW 105133435 A TW105133435 A TW 105133435A TW I595737 B TWI595737 B TW I595737B
Authority
TW
Taiwan
Prior art keywords
voltage
mosfet
rectifier
comparator
drain
Prior art date
Application number
TW105133435A
Other languages
English (en)
Other versions
TW201715835A (zh
Inventor
Tetsuya Ishimaru
Shinichi Kurita
Takeshi Terakawa
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of TW201715835A publication Critical patent/TW201715835A/zh
Application granted granted Critical
Publication of TWI595737B publication Critical patent/TWI595737B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H02K11/04—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection for rectification
    • H02K11/049—Rectifiers associated with stationary parts, e.g. stator cores
    • H02K11/05—Rectifiers associated with casings, enclosures or brackets
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K7/00—Arrangements for handling mechanical energy structurally associated with dynamo-electric machines, e.g. structural association with mechanical driving motors or auxiliary dynamo-electric machines
    • H02K7/006—Structural association of a motor or generator with the drive train of a motor vehicle
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K2017/307—Modifications for providing a predetermined threshold before switching circuits simulating a diode, e.g. threshold zero
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Description

整流器、使用其的交流發電機及電源
本發明，係有關自主式的同步整流MOSFET(Metal Oxide Semiconductor Field Effect Transistor)之整流器、使用此整流器下的交流發電機及電源。
在汽車中進行發電之交流發電機方面，係迄今為止在整流元件方面採用二極體。二極體雖便宜，惟有順向電壓降，損耗大。相對於此，近年來代替二極體，開始使用MOSFET作為交流發電機用之整流元件。透過對MOSFET進行同步整流，使得在無順向電壓降下順向電流從0V立升，可實現損耗少之整流元件。
在進行交流發電機的同步整流MOSFET的導通/關斷控制的方法方面，已知使用霍耳元件而感測出馬達的位置以進行MOSFET的控制的方法。將如此的透過霍耳元件等從外部輸入信號而進行控制的方法，在此處係稱作外部控制型。外部控制型的同步整流MOSFET，係需要使用霍耳元件等的感測器，需要以控制電路進行複雜的控制，故交流發電機的整流部會變高價。
在專利文獻1的摘要的課題係記載「提供阻擋漏電流的電晶體的控制裝置」，在解決手段係記載「為了透過輸出控制信號而控制電晶體的閘極，而具備一放大裝置(15)，該放大裝置(15)具有連接於電晶體的汲極而整體形成第1連接的第1輸入、及連接於電晶體的源極而整體形成第2連接的第2輸入；再者為了防止漏電流通過第1連接而流動，具備至少一個保護裝置及產生裝置，該至少一個保護裝置具有串聯地插入於放大裝置(15)的第1連接的至少一個切換元件(T1)，而該產生裝置為了控制電晶體而構成為使調節電壓產生並在第1連接與第2連接中存在同數個半導體接合。可應用於電池的充電裝置」。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特表2009-524403號公報
在以同步整流MOSFET的源極/汲極間的電壓判定MOSFET的導通/關斷的比較器方面，係有以雙極性電晶體而構成的雙極型與以MOSFET而構成的C-MOS(Complementary Mos)型。使用C-MOS型時，儘管無法減小輸入補償電壓，惟可減小消耗電流。可縮小比較 器的消耗電流時，控制電路的消耗電流變小，進一步可縮小對控制電路供應電源電壓的電容器的電容量及尺寸。
在比較器方面使用C-MOS型的情況下，比較器的輸入端子係連接於構成比較器的MOSFET的閘極。比較器的2個輸入端子，在比較器的內部係連接於構成比較器的MOSFET的閘極，在比較器的外部係分別連接於同步整流MOSFET的源極與汲極。在同步整流MOSFET的汲極係被施加與交流發電機連接的電池的高電壓，該高電壓係施加於連接著比較器的輸入端子的MOSFET的閘極。高電壓被施加於MOSFET的閘極時，可能在閘極絕緣膜引起HCI(Hot Carrier Injection)、TDDB(Time D ependent Dielectric Breakdown)、PBTI(Positive Bias Temperature Instability)等的劣化現象，而使MOSFET的閾值電壓變動。
圖16(a)、圖16(b)，係說明有關HCI的劣化現象的MOSFET的剖面圖。
圖16(a)，係示出因帶間穿隧(Band To Band Tunneling)而發生的電子的HCI。
在P型MOSFET中，將正的高電壓施加於閘極G時，由於施加於閘極G與源極S之間的高電壓，使得在源極S的擴散層的圖中以a表示的區域會由於帶間穿隧而產生電子電洞對。此時，比源極S的電壓大的電壓施加於基板B時，電子在源極S與基板B之間加速並被閘極G的正電壓牽引，注入於閘極氧化膜SiO2。陷於閘極氧化膜 SiO2的電子，係使MOSFET的閾值電壓偏移於正的方向。
圖16(b)，係示出流過通道的電子的HCI。
在N型MOSFET中在源極S與汲極D之間施加高電壓的狀態下對閘極G施加正的電壓時，流過通道而在汲極端加速的電子會被在閘極G正的電壓牽引而注入於閘極氧化膜SiO2。陷於閘極氧化膜SiO2的電子，係使MOSFET的閾值電壓偏移於正的方向。
TDDB，係對MOSFET的閘極G長時間施加高電壓因而發生。將正的高電壓施加於閘極G時，電子從閘極G往基板B，電洞從基板B朝向閘極G在閘極氧化膜中持續流動，因此在閘極氧化膜生成缺陷。該缺陷捕捉電洞或電子，使得使MOSFET的閾值電壓偏移於正的方向或負的方向。對基板B施加高電壓而在閘極氧化膜被施加高電場的情況下，亦可能使同樣的MOSFET的閾值電壓的偏移發生。
PBTI，係對N型MOSFET的閘極G高溫下長時間施加正的高電壓因而發生。高溫下長時間持續施加正的高電壓時，在基板的Si與閘極氧化膜的界面及閘極氧化膜中生成捕獲電子的缺陷，使MOSFET的閾值電壓偏移於負的方向。
如以上說明對MOSFET的閘極施加正的高電壓使得使MOSFET的閾值電壓偏移。連接著比較器的輸入端子的MOSFET的閾值電壓偏移時，比較器的輸出的 導通/關斷切換的輸入電壓會偏移，變得無法在適切的時機使同步整流MOSFET導通/關斷。具體而言，比較器的輸出的導通/關斷切換的輸入電壓偏移於正的方向時，同步整流MOSFET關斷的時機延遲，過度延遲時即使於反向施加電壓仍持續導通使得反向電流流動。比較器的輸出的導通/關斷切換的輸入電壓偏移於負的方向時，同步整流MOSFET導通的時機延遲，過度延遲時即使大的整流電流流動仍不會導通，MOSFET變得無法進行整流。
高電壓往同步整流MOSFET的汲極，亦即往連接著比較器的輸入端子的MOSFET的閘極的施加，係不僅車輛停止時，車輛動作使得交流發電機進行整流動作時及施加卸載(dump load)的反向突波時皆會發生。
所以，本發明，係課題在於提供一種自主式同步整流MOSFET的整流器、及使用此整流裝置下的交流發電機及電源，即使在整流動作中、反向突波施加中、車輛停止中的任一者下高電壓施加於同步整流MOSFET的汲極，仍可在不會引起高電壓施加所致的特性變動下進行正常的整流動作。
為了解決前述之課題，本發明的整流器，係具備：進行整流的整流MOSFET；以及包含將前述整流MOSFET的汲極連接於第1輸入端子並將源極連接於第2輸入端子的比較器，且以前述比較器的輸出對前述整流 MOSFET的導通/關斷進行控制的控制電路。前述控制電路，係具備：在前述整流MOSFET的汲極與前述比較器的第1輸入端子之間進行遮斷的遮斷MOSFET；以及在前述整流MOSFET的汲極的電壓為第1既定電壓以上時將前述遮斷MOSFET關斷而將前述整流MOSFET的汲極與前述比較器的第1輸入端子之間進行電性遮斷，並在前述整流MOSFET的汲極的電壓為不足前述第1既定電壓時使前述遮斷MOSFET為導通而使前述整流MOSFET的汲極與前述比較器的第1輸入端子電性導通的遮斷控制電路。
有關其他手段，係在實施方式中進行說明。
依本發明時，可提供一種自主式同步整流MOSFET的整流器、及使用此整流裝置下的交流發電機及電源，即使在整流動作中、反向突波施加中、車輛停止中的任一者下高電壓施加於同步整流MOSFET的汲極，仍可在不會引起高電壓施加所致的特性變動下進行正常的整流動作。
101‧‧‧整流MOSFET
102‧‧‧比較器(判定電路)
103、117‧‧‧二極體
104‧‧‧電容器
105‧‧‧遮斷MOSFET
106、106A、106B‧‧‧遮斷控制電路
107‧‧‧控制電路
108、108A、108B‧‧‧整流器
109‧‧‧轉子線圈
110uv、110vw、110wu‧‧‧定子線圈
111‧‧‧電池
112‧‧‧電阻性元件
113‧‧‧電容器
115‧‧‧閘極驅動電路
118‧‧‧短路MOSFET
130‧‧‧整流電路
140‧‧‧交流發電機
150‧‧‧電源
151‧‧‧三相交流電源
152‧‧‧平滑電容器
153‧‧‧負載
11~19‧‧‧PMOS(P型MOSFET)
21~28‧‧‧NMOS(N型MOSFET)
30c、32c‧‧‧高側P型MOSFET
31c、33c‧‧‧低側N型MOSFET
CC1~CC6‧‧‧定電流電路
D1~D3‧‧‧二極體
IN+‧‧‧非反相輸入端子
IN-‧‧‧反相輸入端子
Vds‧‧‧汲極/源極間的電壓
Nu、Nv、Nw‧‧‧節點(交流端子)
Np、Nn‧‧‧節點(直流端子)
K‧‧‧正極側主端子(一對的主端子中的其中一者)
A‧‧‧負極側主端子(一對的主端子中的另一者)
OUT‧‧‧輸出端子
COUT‧‧‧輸出端子
GOUT‧‧‧輸出端子
GND‧‧‧接地端子
VCC‧‧‧電源電壓端子
VDIN‧‧‧汲極電壓輸入端子
VCIN‧‧‧電容器電壓輸入端子
VCOU‧T‧‧‧電容器電壓輸出端子
OUT2‧‧‧第2輸出端子
[圖1]針對第1實施形態下的自主式的同步整流MOSFET的整流器進行繪示的電路圖。
[圖2]針對第1實施形態的整流器所具備的比較器進行繪示的電路圖。
[圖3]針對第1實施形態的整流器所具備的遮斷控制電路進行繪示的電路圖。
[圖4]針對第1實施形態的遮斷控制電路的動作進行繪示的圖形。
[圖5]針對使用了第1實施形態下的整流器的交流發電機的示意構成進行繪示的電路圖。
[圖6]針對第1實施形態下的整流動作時的整流器的電壓電流波形進行繪示的圖形。
[圖7]針對第1實施形態下的反向突波施加時的整流器的電壓電流波形進行繪示的圖形。
[圖8]針對第2實施形態下的自主式的同步整流MOSFET的整流器進行繪示的電路圖。
[圖9]針對第2實施形態的整流器所具備的遮斷控制電路進行繪示的電路圖。
[圖10]針對第2實施形態的遮斷控制電路的動作進行繪示的圖形。
[圖11]針對第2實施形態的整流器所具備的閘極驅動電路進行繪示的電路圖。
[圖12]針對第3實施形態下的自主式的同步整流MOSFET的整流器進行繪示的電路圖。
[圖13]針對第3實施形態的整流器所具備的遮斷控制電路進行繪示的電路圖。
[圖14]針對第3實施形態的遮斷控制電路的動作進行繪示的圖形。
[圖15]針對使用整流器下的第4實施形態的電源的示意構成進行繪示的電路圖。
[圖16]供於說明MOSFET的劣化現象用的MOSFET的剖面圖。
以下，針對供於實施本發明用的形態，參照各圖而詳細說明。另外，在供以說明實施形態用之各圖中具有相同功能者係附加相同的符號，並酌情省略其重複之說明。此外，在以下的實施形態之說明，除了特別必要時以外係酌情省略而不重複相同或同樣的部分之說明。
圖1，係針對第1實施形態下的外部2端子的自主式同步整流MOSFET的整流器108進行繪示的電路圖。
如示於圖1，第1實施形態下的自主式的同步整流MOSFET的整流器108，係包含正極側主端子K與負極側主端子A的外部的2個端子、整流MOSFET101、電容器104、及控制電路107而構成。控制電路107係進一步包含比較器102、二極體103、遮斷MOSFET105、遮斷控制電路106、電阻性元件112、電容器113、及齊納二極體122而構成。
整流MOSFET101，係內建寄生二極體，進行整流。控制電路107，係包含將整流MOSFET101的汲極經由遮 斷MOSFET105而連接於非反相輸入端子IN+(第1輸入端子)，並將源極連接於反相輸入端子IN-(第2輸入端子)的比較器102，而以比較器102的輸出對整流MOSFET101的導通/關斷進行控制。
整流MOSFET101，係流過交流發電機的發電部進行發電的大電流，故使用功率MOSFET。整流MOSFET101，係進行同步整流而使電流Id流出。整流MOSFET101，係汲極連接於正極側主端子K，源極連接於負極側主端子A。藉此，整流MOSFET101的內置二極體，係陽極連接於負極側主端子A，陰極連接於正極側主端子K。在整流MOSFET101的汲極係被施加汲極電壓Vd，在源極係被施加源極電壓Vs。在整流MOSFET101的汲極/源極間係被施加電壓Vds(=Vd-Vs)，在閘極/源極間係被施加閘極電壓Vgs。
比較器102，係非反相輸入端子IN+連接於整流MOSFET101的汲極，反相輸入端子IN-直接連接於整流MOSFET101的源極。比較器102的輸出端子COUT，係連接於整流MOSFET101的閘極端子。從比較器102的輸出端子COUT，係輸出比較器102的輸出信號。比較器102，係對非反相輸入端子IN+與反相輸入端子IN-的電壓進行比較而依其大小切換輸出信號的電路。比較器102，係輸出負極側主端子A的源極電壓Vs與正極側主端子K的汲極電壓Vd的比較結果。比較器102的性能，係理想上為高精度。
二極體103，係連接成從正極側主端子K往電容器104的正極側端子的方向。流過二極體103的電荷係累積於電容器104，而成為驅動控制電路107的電源。
遮斷MOSFET105，係連接於比較器102的非反相輸入端子IN+與整流MOSFET101的汲極之間，電壓Vshut被施加於遮斷MOSFET105的閘極而動作。遮斷MOSFET105的連接的方向，係作成遮斷MOSFET105的寄生二極體的陽極成為比較器102的非反相輸入端子IN+側，陰極成為整流MOSFET101的汲極側。遮斷MOSFET105為N型MOSFET的情況下，係連接為該源極成為比較器102的非反相輸入端子IN+側，該汲極成為整流MOSFET101的汲極側。如此連接，使得整流MOSFET101的汲極的正的高電壓不會經由寄生二極體而傳至比較器102的非反相輸入端子IN+。
比較器102的非反相輸入端子IN+，係除了遮斷MOSFET105以外不經由電阻連接於整流MOSFET101的汲極即可。比較器102的反相輸入端子IN-，係不經由電阻而連接於整流MOSFET101的源極即可。藉此，可防止電阻的變異性、溫度依存等所致的比較器102的輸入端子的電壓變動。
電阻性元件112，係連接於控制電路107的比較器102的非反相輸入端子IN+與反相輸入端子IN-之間。非反相輸入端子IN+，係透過此電阻性元件112而連接於反相輸入端子IN-，故可抑止透過遮斷MOSFET105 而遮斷時成為浮接狀態。
電容器113，係連接於控制電路107的比較器102的非反相輸入端子IN+與反相輸入端子IN-之間。此電容器113，係作成保持遮斷MOSFET105遮斷後的比較器102的非反相輸入端子IN+的電壓Vin+，該電壓Vin+低於比較器102的反相輸入端子IN-的電壓Vin-而使得比較器102的輸出不會反相。遮斷MOSFET105遮斷後的比較器102的非反相輸入端子IN+的電容大的情況下，或者整流動作的週期短的情況下，未必需要電容器113。
遮斷控制電路106，係電容器電壓輸入端子VCIN連接於電容器104的正極側端子，汲極電壓輸入端子VDIN連接於整流MOSFET101的汲極，接地端子GND連接於整流MOSFET101的源極，輸出端子OUT連接於遮斷MOSFET105的閘極。以接地端子GND為基準時，在汲極電壓輸入端子VDIN係被施加電壓Vds，在電容器電壓輸入端子VCIN係電壓Vc。輸出端子OUT的電壓，係電壓Vshut。
遮斷控制電路106，係控制遮斷MOSFET105的導通/關斷。遮斷控制電路106的端子及配線，係未必需要如上述，可依遮斷控制電路106的電路構成而改變。
齊納二極體122，係構成箝位電路。在反向突波的產生時，此齊納二極體122，係可將整流MOSFET101的汲極與源極之間的電流旁通，吸收此反向突波。反向突波的產生時的動作，係以後述的圖7詳細進 行說明。
控制電路107，係包含比較器102、二極體103、遮斷MOSFET105、將整流MOSFET101的汲極與比較器102的非反相輸入端子IN+電性遮斷的遮斷控制電路106而構成。控制電路107，係以單一的矽晶片而構成，作成單晶片的IC(Integrated Circuit)，使得獲得低成本/底面積/高雜訊抗性之優點。
電容器104，係供應控制電路107驅動用的電源者。以下，將電容器104的兩端電壓，記載為電壓Vc。將電容器104用於電源，使得整流器108的端子數係2個，可予以與用於交流發電機140之歷來的整流二極體之端子具有互換性。藉此，可將歷來的整流二極體置換為整流器108，而提升交流發電機140的性能。
以下，參照圖2而說明整流器108的比較器102的電路構成的一例與動作，參照圖3而說明整流器108的遮斷控制電路106的電路構成的一例與動作。
圖2，係第1實施形態的整流器108具備的比較器102的一例的電路圖。
如示於圖2，比較器102，係包含複數個MOSFET而構成。比較器102，係具備定電流電路CC1、PMOS11、12、13、14、15、及NMOS21、22、23。在比較器102的電源電壓端子VCC與接地端子GND之間係供應電源而動作。比較器102，係將施加於非反相輸入端子IN+的電壓Vin+、及施加於反相輸入端子IN-的電壓Vin-進行比較而 判定者。
PMOS11、12、13，係構成鏡電路。亦即，PMOS11、12、13的源極，係連接於電源電壓端子VCC。PMOS11、12、13的閘極與PMOS11的汲極，係分別連接，而連接於定電流電路CC1。此定電流電路CC1，係連接成使電流從PMOS11、12、13之閘極與PMOS11的汲極之連接節點朝向接地端子GND而流動。
PMOS12的汲極，係連接於PMOS14、15的源極。PMOS12、14、15的後閘極，係連接於電源電壓端子VCC。在PMOS14的閘極，係連接著反相輸入端子IN-。在PMOS15的閘極，係連接著非反相輸入端子IN+。PMOS14的汲極，係連接於NMOS21的汲極、及NMOS21、22之閘極。PMOS15的汲極，係連接於NMOS22的汲極、及NMOS23之閘極。NMOS21、22、23的源極，係連接於接地端子GND。
PMOS13的汲極與NMOS23的汲極，係連接於輸出端子COUT。在此輸出端子COUT，係被施加電壓Vcomp。
說明示於圖2的比較器102的動作。
比較器102的非反相輸入端子IN+的電壓Vin+變比反相輸入端子IN-的電壓Vin-低時，流過PMOS12的電流之中，流過PMOS14之電流變比PMOS15小。流過NMOS21之電流亦變少而關斷。被施加與NMOS21相同的閘極電壓之NMOS22亦關斷，NMOS23之閘極電壓上升而NMOS23導通。其結果，在輸出端子COUT，係輸出L準位的電 壓。
比較器102的非反相輸入端子IN+的電壓Vin+變比反相輸入端子IN-的電壓Vin-高時，從PMOS12流進的電流之中，流過PMOS14之電流變比PMOS15大。流過PMOS14之電流會流過NMOS21而導通。被施加與NMOS21相同的閘極電壓之NMOS22亦關斷，NMOS23之閘極電壓下降而NMOS23關斷。其結果，在輸出端子COUT，係輸出施加於電源電壓端子VCC之H準位的電壓。
於圖2，係示出將比較器102的非反相輸入端子IN+與反相輸入端子IN-，分別輸入至P型MOSFET的閘極的比較器電路，惟亦可採用輸入至N型MOSFET的閘極的比較器電路。此情況下，作成在比較器102的輸入設置偏移(offset)，比較器102的輸入為正的電壓的時切換整流MOSFET101(圖1參照)的導通與關斷。
接著，圖3係第1實施形態下的整流器108的遮斷控制電路106的一例的電路圖。
說明示於圖3的遮斷控制電路106的構成。遮斷控制電路106，係具備NMOS24及定電流電路CC2。汲極電壓輸入端子VDIN，係連接於NMOS24之閘極。電容器電壓輸入端子VCIN係連接於定電流電路CC2，定電流電路CC2係連接於NMOS24的汲極，NMOS24的源極係連接於接地端子GND。此外，輸出端子OUT，係連接於連結定電流電路CC2與NMOS24的配線。NMOS24導通從而使 遮斷MOSFET105(圖1參照)關斷，NMOS24關斷從而使遮斷MOSFET105導通。
定電流電路CC2，係用於限制從汲極電壓輸入端子VDIN流往接地端子GND的電流，而減低控制電路107的消耗電流。在定電流電路CC2方面，例如雖使用使閘極短路於源極的N型空乏型MOSFET，惟亦可代替此定電流電路CC2，使用高阻值的電阻。以下，在遮斷控制電路106的變化例所使用的定電流電路CC3~CC6亦如同定電流電路CC2。
圖4，係針對第1實施形態的遮斷控制電路106的動作進行繪示的圖形。縱軸係表示電壓Vshut，橫軸係表示電壓Vds。以下，邊參照圖3與圖4，邊說明遮斷控制電路106的動作。
在電容器電壓輸入端子VCIN，係被供應電容器104的電壓Vc的汲極電壓輸入端子VDIN的電壓Vds比NMOS24的閾值電壓Vth小時，NMOS24關斷。輸出端子OUT的電壓Vshut，係成為等於電壓Vc的H準位的電壓。
相反地汲極電壓輸入端子VDIN的電壓Vds比NMOS24的閾值電壓Vth大時，NMOS24導通。輸出端子OUT的電壓Vshut，係成為L準位的電壓。
圖5，係針對使用自主式的整流器108下的交流發電機140的示意構成進行繪示的電路圖。
如示於圖5，使用自主式的同步整流MOSFET的整流 器108下的交流發電機140，係具備包含轉子線圈109及定子線圈110uv、110vw、110wu而構成之發電部、及整流電路130。
發電部，係包含轉子線圈109、及△接線的3個定子線圈110uv、110vw、110wu而構成。從連接著定子線圈110wu、110uv之節點引出U相131u的中點配線。從連接著定子線圈110uv、110vw的節點引出v相腳131v之中點配線。從連接著定子線圈110vw、110wu之節點引出W相131w的中點配線。另外，各定子線圈110uv、110vw、110wu之接線，係可代替△接線而採取Y接線，不受限定。
整流電路130，係包含U相腳131u、V相腳131v、W相腳131w而構成，使節點Nu、Nv、Nw間之三相交流整流成直流而流至節點Np、Nn間(直流端子間)。U相腳131u之中點配線的節點Nu，係在高側連接整流器108uh，在低側連接整流器108ul。v相腳131v之中點配線的節點Nv，係在高側連接整流器108vh，在低側連接整流器108vl。W相腳131w之中點配線的節點Nw，係在高側連接整流器108wh，在低側連接整流器108wl。高側的整流器108uh、108vh、108wh，係通過直流的正極側的節點Np而連接電池111(蓄能部)的正極側端子。低側的整流器108ul、108vl、108wl，係通過直流之負極側的節點Nn，而連接電池111之負極側端子。
電池111(蓄能部)，係例如車載用電池，其運作範 圍係例如10.8V至14V程度。
U相腳131u的高側的整流器108uh，係包含整流MOSFET101uh、控制電路107uh、及電容器104uh而構成。U相腳131u的低側的整流器108ul，係同樣地包含整流MOSFET101ul、控制電路107ul、及電容器104ul而構成。
V相腳131v的高側的整流器108vh，係包含整流MOSFET101vh、控制電路107vh、及電容器104vh而構成。V相腳131v的低側的整流器108vl，係同樣地包含整流MOSFET101vl、控制電路107vl、及電容器104vl而構成。
W相腳131w的高側的整流器108wh，係包含整流MOSFET101wh、控制電路107wh、及電容器104wh而構成。W相腳131w的低側的整流器108wl，係同樣地包含整流MOSFET101wl、控制電路107wl、及電容器104wl而構成。
以下，在不特別區別各整流器108uh~108wl時，在各實施形態係記載為整流器108、108A、108B。在不特別區別各控制電路107uh~108wl時，在各實施形態係記載為控制電路107。於不特別區別各整流MOSFET101uh~101wl時，係僅記載為整流MOSFET101。於不特別區別各電容器104uh~104wl時，係僅記載為電容器104。
圖6(a)~(e)，係針對第1實施形態下的外部2端子的自主同步整流MOSFET的整流器108的整 流動作時的各部分波形進行繪示的圖形。圖6(a)~(e)之橫軸，係表示各圖形共同之時間。
圖6，係將使用於U相腳131u(圖5參照)的低側的整流器108ul的電壓及電流的波形，在低側之整流MOSFET101ul導通之期間加上前後的期間而繪示。以下，整流器108ul，係有時僅記載為整流器108。整流MOSFET101ul，係有時僅記載為整流MOSFET101。以下，邊酌情參照圖5，邊說明各波形。
圖6(a)，係針對整流器108的外部2端子間的電壓Vka，亦即針對整流MOSFET101的汲極/源極間的電壓Vds進行繪示的圖形。電壓Vds，係與施加於比較器102的非反相輸入端子IN+與反相輸入端子IN-之間的電壓相同，再者亦與施加於比較器102的非反相輸入端子IN+與接地端子GND之間的電壓相同。
圖6(b)，係針對整流MOSFET101的汲極電流Id進行繪示的圖形。此汲極電流Id，係整流電流。
圖6(c)，係針對控制電路107的遮斷控制電路106的輸出端子OUT的電壓Vshut進行繪示的圖形。此電壓Vshut被施加於控制電路107的遮斷MOSFET105的閘極。
圖6(d)，係針對控制電路107的比較器102的非反相輸入端子IN+的電壓Vin+進行繪示的圖形。比較器102的非反相輸入端子IN+的電壓Vin+，係在示於圖2的比較器102的電路中施加於PMOS15的閘極的電壓。
圖6(e)，係針對整流MOSFET101的閘極電壓Vgs進行繪示之圖形。閘極電壓Vgs，係亦為比較器102的輸出端子COUT的電壓。
在圖6(a)~(e)，係針對使用於U相腳131u的低側的整流器108ul的電壓及電流的波形進行繪示，而以整流元件的負極側主端子A為基準時使用於U相腳131u的高側的整流器108uh的電壓及電流的波形亦成為相同的波形。使用於V相腳131v、W相腳131w等的低側、高側等的各整流器108亦同。
基於圖6(a)~(e)，而說明在時刻t62~t68的期間中的自主式的同步整流MOSFET的整流器108的動作。時刻t62~t68的期間為1週期，其前後係重複同樣的動作。
在交流發電機140之發電，係轉子線圈109在定子線圈110uv、110vw、110wu之中旋轉而進行。此時，於各相之線圈係產生交流電力，由於該交流電力使得各相之中點配線的電壓Vu、Vv、Vw週期性地上下。
中點配線的電壓Vu、Vv、Vw，係與低側的整流元件的正極側主端子K的電壓相等。電池111之負極側端子的電壓，係與低側的整流元件的負極側主端子A的電壓相等。
首先，在時刻t62，係如示於圖6(a)，在整流器108ul的整流MOSFET101的汲極/源極間的電壓Vds係被施加負的電壓，如示於圖6(b)，低側的整流器 108ul的整流MOSFET101，係導通狀態而使整流電流流通。電壓Vds的絕對值為整流MOSFET101的導通電壓。此電壓Vds被施加於閘極的遮斷控制電路106的NMOS24係成為關斷狀態，如示於圖6(c)，在遮斷控制電路106的輸出端子OUT，係輸出累積於電容器104的H準位的電壓。遮斷MOSFET105係導通狀態，整流MOSFET101的汲極與控制電路107的比較器102的非反相輸入端子IN+係電性連接。其結果，如示於圖6(a)與圖6(d)，比較器102的非反相輸入端子IN+的電壓Vin+，係成為與整流MOSFET101的汲極/源極間的電壓Vds相同的電壓。
於此狀態下，在比較器102的非反相輸入端子IN+係被施加整流MOSFET101的汲極電壓Vd，在比較器102的反相輸入端子IN-係被施加整流MOSFET101的源極電壓Vs，整流器108ul係可進行自主式的同步整流的動作。在此時刻t62，電壓Vds係負的電壓，故如示於圖6(e)，在比較器102的輸出端子COUT，亦即在整流MOSFET101的閘極係輸出與電容器104相等的H準位的電壓，而整流MOSFET101係導通。利用透過此整流MOSFET101的導通下的整流，實現低損耗。
於時刻t63，中點配線的電壓Vu(圖5參照)超過電池111的負極側端子Nn的電壓。如示於圖6(a)，汲極/源極間的電壓Vds成為正，如示於圖6(b)，變成汲極電流Id不會流動。電壓Vds，係正的電 壓，惟低於遮斷控制電路106的NMOS24的閾值電壓Vth，故NMOS24係保持關斷狀態。其結果，如示於圖6(c)，在遮斷控制電路106的輸出端子OUT的電壓Vshut，係持續輸出與電容器104相等的H準位的電壓，遮斷MOSFET105係持續導通。亦即，比較器102的輸入端子的連接，係在時刻t62與使整流電流流通時相同。整流MOSFET101的汲極/源極間的電壓Vds係成為正的電壓，故如示於圖6(e)，在比較器102的輸出端子COUT，亦即在整流MOSFET101的閘極係被施加L準位的電壓，整流MOSFET101係關斷。
中點配線的電壓Vu進一步上升，在時刻t64，成為遮斷控制電路106的NMOS24的閾值電壓Vth以上。NMOS24接通，如示於圖6(c)，遮斷控制電路106的輸出端子OUT的電壓Vshut，係變成L準位的電壓。遮斷MOSFET105係關斷，將整流MOSFET101的汲極與控制電路107的比較器102的非反相輸入端子IN+電性遮斷。
在時刻t64至時刻t65之間，如示於圖6(a)，整流MOSFET101的汲極/源極間的電壓Vds係變大而成為高電壓，惟如示於圖6(c)，比較器102的非反相輸入端子IN+的電壓Vin+，係整流MOSFET101的汲極與比較器102的非反相輸入端子IN+在時刻t64遮斷之後，保持低電壓。藉此，比較器102的非反相輸入端子IN+的電壓Vin+係未變成高電壓，高電壓不會施加於構成 比較器102的PMOS15的閘極。
中點配線的電壓Vu進一步上升，在時刻t65，成為與交流發電機140連接的電池111的電池電壓VB以上。此時，高側的整流器108uh的整流MOSFET101導通而使整流電流流通，低側的整流器108ul的整流MOSFET101的汲極/源極間的電壓Vds，係成為對與交流發電機140連接的電池111的電池電壓VB加上高側的整流器108uh的導通電壓後的正的高電壓。遮斷控制電路106的NMOS24係保持導通，遮斷控制電路106的輸出端子OUT係持續輸出L準位的電壓。遮斷MOSFET105係關斷，整流MOSFET101的汲極與比較器102的非反相輸入端子IN+係透過遮斷MOSFET105而被遮斷。
接著，高側的整流器108uh的整流結束而U相腳131u之中點配線的電壓Vu下降。在整流器108ul方面，整流MOSFET101的汲極/源極間的電壓Vds下降，在時刻t66，如示於圖6(a)，電壓Vds係低於遮斷控制電路106的NMOS24的閾值電壓Vth。NMOS24係關斷，如示於圖6(c)，遮斷控制電路106的輸出端子OUT的電壓Vshut，係變成H準位的電壓。遮斷MOSFET105係接通，而將整流MOSFET101的汲極與控制電路107的比較器102的非反相輸入端子IN+電性連接。透過此連接，再次成為在比較器102的非反相輸入端子IN+係被施加整流MOSFET101的汲極電壓Vd，並在比較器102的反相輸入端子IN-係被輸入整流MOSFET101的源極電壓Vs的狀 態，而整流器108ul係變得可進行自主式的同步整流的動作。
中點配線的電壓Vu係進一步下降，在時刻t67，低於電池111的負極側端子的電壓。在比較器102的非反相輸入端子IN+輸入負的電壓Vds，如示於圖6(e)，比較器102的輸出端子COUT，亦即對整流MOSFET101的閘極輸出電容器104的H準位的電壓，整流MOSFET101接通。
中點配線的電壓Vu進一步降低時，低側的整流器108ul的整流MOSFET101使整流電流流通，在時刻t68回至與時刻t62相同的狀態。以下，依序重複時刻t62~t68的動作。
以上，如以圖6(a)~(e)的整流動作而示，第1實施形態下的自主同步整流MOSFET的整流器108，係使整流電流流通結束後的整流MOSFET101的汲極的電壓變高前，透過遮斷控制電路106使遮斷MOSFET105為關斷，而將整流MOSFET101的汲極與比較器102的非反相輸入端子IN+電性遮斷。再者整流器108，係可作成開始使整流電流流通前的整流MOSFET101的汲極的電壓變低後，透過遮斷控制電路106使遮斷MOSFET105導通，而不會施加於整流MOSFET101的汲極與比較器102的非反相輸入端子IN+，亦即不會施加於連接於比較器102的非反相輸入端子IN+的MOSFET的閘極。
圖7(a)~(d)，係針對第1實施形態下的外部2端子的自主同步整流MOSFET的整流器108的施加卸載的反向突波時的各部分波形進行繪示的圖形。卸載的反向突波，係對於1個整流器108施加。圖7(a)~(d)的縱軸，係與圖6(a)~(d)的縱軸相同。圖7(a)~(d)的橫軸，係表示各圖形共同的時間。
反向突波的吸收，係以與整流MOSFET101並聯連接的齊納二極體122而吸收的方法。然而，不限於此，不搭載齊納二極體122，而在整流MOSFET101予以內建齊納二極體亦可，此外亦可透過利用主動箝位方式以整流MOSFET101吸收的方法等從而進行。
在時刻t70，在整流器108的正極側主端子K與負極側主端子A之間施加反向突波。如示於圖7(a)，整流MOSFET101的汲極/源極間的電壓Vds係被施加反向突波的電壓而開始增加。如示於圖7(b)，電流Id係尚未流動。此時，遮斷控制電路106的NMOS24係關斷狀態，遮斷控制電路106的輸出端子OUT係輸出電容器104的H準位的電壓。如示於圖7(c)，在電容器104未殘餘電荷的情況下，電壓Vshut係0V。
在時刻t71，如示於圖7(a)，整流MOSFET101的汲極/源極間的電壓Vds超過遮斷控制電路106的NMOS24的閾值電壓Vth。NMOS24成為導通狀態，如示於圖7(c)，遮斷控制電路106的輸出端子OUT的電壓Vshut係降至L準位的電壓。遮斷 MOSFET105係關斷，將整流MOSFET101的汲極與控制電路107的比較器102的非反相輸入端子IN+電性遮斷。
整流MOSFET101的汲極/源極間的電壓Vds進一步增加，從時刻t72，以齊納二極體122旁通的電壓Vz，使電壓Vds被箝位(圖7(a)參照)。另外，利用主動箝位方式而以整流MOSFET101吸收突波的情況下，係電壓Vds被以構成主動箝位的齊納二極體的齊納電壓、及與此反向連接的二極體的順向電壓降的和而箝位。
於此，如示於圖7(b)，突波電流在整流器108的2端子間流通。此時，在整流MOSFET101的汲極係被施加大的突波電壓，惟整流MOSFET101的汲極與比較器102的非反相輸入端子IN+係遮斷，故如示於圖7(b)，突波的高電壓不會施加於比較器102的非反相輸入端子IN+。
在時刻t73突波的吸收結束時，如示於圖7(a)，整流MOSFET101的汲極/源極間的電壓Vds逐漸下降，惟之後一段期間保持高電壓。整流MOSFET101的汲極/源極間的電壓Vds低於遮斷控制電路106的NMOS24的閾值電壓Vth為止的期間，整流MOSFET101的汲極與控制電路107的比較器102的非反相輸入端子IN+係持續遮斷，在比較器102的非反相輸入端子IN+係保持不會被施加高電壓的狀態。
以上，如以圖7的施加卸載的反向突波時的電壓/電流波形所示，在第1實施形態下的自主同步整流MOSFET的整流器108，係在施加卸載的反向突波而整流 MOSFET101的汲極的電壓變高前，遮斷整流MOSFET101的汲極與比較器102的非反相輸入端子IN+，直到整流MOSFET101的汲極的電壓降低為止，保持該經遮斷的狀態。藉此，在正施加反向突波時，施加於整流MOSFET101的汲極的反向突波的高電壓不會施加於比較器102的非反相輸入端子IN+，亦即不會施加於連接於比較器102的非反相輸入端子IN+的MOSFET的閘極。
接著，說明搭載著使用了第1實施形態下的外部2端子的自主同步整流MOSFET的整流器108下的交流發電機140(圖5參照)的車輛停止引擎的情況。即使車輛停止引擎，停止交流發電機140，於此交流發電機140仍持續電性連接電池111。為此，在低側或高側中的任一者的整流器108的正極側主端子K與負極側主端子A之間，係持續施加電池111的電池電壓VB。在施加了電池電壓VB的整流器108中，整流MOSFET101的汲極/源極間的電壓Vds，係遮斷控制電路106的NMOS24的閾值電壓Vth以上，遮斷MOSFET105係關斷。因此，整流MOSFET101的汲極與控制電路107的比較器102的非反相輸入端子IN+係遮斷。在遮斷MOSFET105的汲極係被施加整流MOSFET101的汲極的高電壓，故漏電流從遮斷MOSFET105的汲極流向源極，惟電阻性元件112使該漏電流流往負極側主端子A，故比較器102的非反相輸入端子IN+的電位不會上升。亦即，車輛停止且交流發電機140停止時，整流MOSFET101的汲極的高電壓仍不會施 加於比較器102的非反相輸入端子IN+，亦即不會施加於連接於比較器102的非反相輸入端子IN+的MOSFET的閘極。
以上，在整流動作中，在反向突波施加中，在車輛停止中，皆可作成不會施加於連接於比較器102的非反相輸入端子IN+的MOSFET的閘極，可防止對於連接於比較器102的非反相輸入端子IN+的MOSFET的閘極的高電壓施加所致的閾值電壓的偏移。其結果，切換比較器102的導通/關斷的電壓發生偏移，可防止無法在適切的時機使整流MOSFET101的導通/關斷的現象。
接著，參照圖8至圖11，而說明第2實施形態下的整流器108A。第2實施形態的整流器108A，係將供應至比較器102、閘極驅動電路115等的控制電路107的各部分的電源遮斷，而在不會引起高電壓施加所致的特性變動下正常地使控制電路107的各部分動作。
圖8，係針對第2實施形態下的自主式的同步整流MOSFET的整流器進行繪示的電路圖。
第2實施形態的自主式的同步整流MOSFET的整流器108A，係相對於示於圖1的第1實施形態下的整流器108，具備在遮斷控制電路106追加電容器電壓輸出端子VCOUT的遮斷控制電路106A，比較器102的電源電壓端子VCC連接於遮斷控制電路106A的電容器電壓輸出端子VCOUT。從電容器電壓輸出端子VCOUT，係輸出電壓Vcc。
再者在比較器102的後級，係設有閘極驅動電路115。比較器102的輸出端子COUT連接於閘極驅動電路115的輸入端子IN，閘極驅動電路115的輸出端子GOUT連接於整流MOSFET101的閘極。此外，遮斷控制電路106A的電容器電壓輸出端子VCOUT連接於閘極驅動電路115的電源電壓端子VCC，閘極驅動電路115的接地端子GND，係連接於整流器108A的負極側主端子A。比較器102，係使用與第1實施形態的比較器102(圖2參照)相同者。亦可如同第1實施形態的整流器108(圖1參照)，而不具備閘極驅動電路115。此情況下，係以比較器102的輸出以驅動整流MOSFET101的閘極。此外，亦可第1實施形態的整流器108A具備閘極驅動電路115(圖8參照)。
圖9，係第2實施形態下的整流器108A的遮斷控制電路106A的一例的電路圖。
說明示於圖9的遮斷控制電路106A的構成。對於第1實施形態的遮斷控制電路106(圖3參照)，追加電阻R1、R4、R5、R6、PMOS17、18、NMOS25、26、27、二極體D2、D3、定電流電路CC3、CC4、CC5、CC6，進一步包含電容器電壓輸出端子VCOUT而構成。
首先，說明有關遮斷控制電路106A的輸出端子OUT相關的構成。
汲極電壓輸入端子VDIN，係經由電阻R1、定電流電路CC3、及NMOS25而連接於接地端子GND，進一步經 由電阻R4而連接於NMOS24的閘極。NMOS24的源極，係經由二極體D2而連接於接地端子GND，NMOS24的汲極係連接於輸出端子OUT。藉此，汲極電壓輸入端子VDIN的電壓Vds為(NMOS24的閾值電壓Vth+二極體D2的順向電壓降Vf)以上時，NMOS24接通。因此使輸出端子OUT的電壓Vshut為L準位，而可使遮斷MOSFET105關斷。電阻R1與定電流電路CC3的連接節點，係連接於PMOS16之閘極。NMOS25的閘極係連接於PMOS16的汲極，PMOS16與NMOS25係構成閂鎖電路。藉此，可感測出汲極電壓輸入端子VDIN的狀態，同時可將汲極電壓輸入端子VDIN與接地端子GND之間遮斷而減低消耗電流。
電容器電壓輸入端子VCIN，係經由PMOS16與定電流電路CC2而連接於輸出端子OUT。輸出端子OUT，係經由NMOS24與二極體D2而連接於接地端子GND。將二極體D2放入NMOS24與接地端子GND之間，使得使NMOS24導通或關斷時的電壓Vds的閾值，係二極體D2的順向電壓降Vf程度變大，可抑制在電壓Vds加有雜訊時的故障。
電容器電壓輸入端子VCIN係進一步經由二極體D1、NMOS26及電阻R5而連接於NMOS24的閘極。NMOS26的閘極，係連接於NMOS24的汲極且輸出端子OUT。透過此NMOS26，使得在輸出端子OUT的電壓Vshut為H準位時提升NMOS24的閘極電壓，而可使相對 於電壓Vds的電壓Vshut的特性具有遲滯。
接著，說明有關遮斷控制電路106A的電容器電壓輸出端子VCOUT相關的構成。
汲極電壓輸入端子VDIN，係經由電阻R6、定電流電路CC4及NMOS27而連接於接地端子GND。電容器電壓輸入端子VCIN，係經由PMOS17、二極體D3及定電流電路CC5，而連接於電阻R6與定電流電路CC4的連接節點，進一步經由PMOS18而連接於電容器電壓輸出端子VCOUT。電容器電壓輸出端子VCOUT，係連接於NMOS27的閘極，同時經由定電流電路CC6而連接於接地端子GND。NMOS24的汲極且輸出端子OUT，係連接於PMOS17的閘極。PMOS17的汲極，係連接於PMOS18的閘極。
圖10(a)~(d)，係針對第2實施形態的遮斷控制電路106A的動作進行繪示的圖形。圖10(a)，係針對電壓Vds與電壓Vshut的關係進行繪示的圖形。圖10(b)，係針對電壓Vds與電壓Vcc的關係進行繪示的圖形。圖10(c)，係針對電壓Vds與PMOS16的導通狀態進行繪示的圖形。以下，邊參照圖9與圖10，邊說明遮斷控制電路106A的動作。
說明整流動作中整流MOSFET101的汲極/源極間的電壓Vds下降的情況。
《Vds≧Vc+Vth2》
最初，電壓Vds為(電容器電壓輸入端子VCIN的電壓Vc+PMOS16的閾值電壓Vth2)以上，PMOS16與NMOS25係關斷(圖10(c)參照)。此時電壓Vds，係(NMOS24的閾值電壓Vth+二極體D2的順向電壓降Vf)以上，故NMOS24係導通。輸出端子OUT的電壓Vshut係成為L準位(圖10(a)參照)。藉此遮斷控制電路106A，係使遮斷MOSFET105關斷，將整流MOSFET101的汲極與控制電路107的比較器102的非反相輸入端子IN+電性遮斷。
輸出端子OUT的電壓Vshut係L準位，故NMOS25與NMOS26係關斷，PMOS17係導通。在PMOS18的閘極被施加與電壓Vc相等的H準位的電壓，PMOS18係關斷。藉此電容器電壓輸出端子VCOUT的電壓Vcc，係成為L準位的電壓(圖10(b)參照)。因此，成為電容器104的電壓Vc不會施加於比較器102的電源電壓端子VCC的狀態。
《Vds<Vc+Vth2》
接著電壓Vds低於(電壓Vc+PMOS16的閾值電壓Vth2)時，PMOS16接通(圖10(c)參照)，之後係保持PMOS16的導通狀態與NMOS25的導通狀態。PMOS16導通，使得定電流電路CC2與NMOS24係可進行與第1實施形態的遮斷控制電路106(圖3參照)相同的遮斷控制的動作。NMOS25係導通，故於電阻R1流過電流，在 電阻R1電壓降低。
此時電壓Vds，係(NMOS24的閾值電壓Vth+二極體D2的順向電壓降Vf)以上，故NMOS24係導通，輸出端子OUT的電壓Vshut係接著變成L準位(圖10(a)參照)，將遮斷MOSFET105關斷。電容器電壓輸出端子VCOUT的電壓Vcc亦接著成為L準位的電壓(圖10(b)參照)。
亦即NMOS24為導通狀態時，不論PMOS16的導通/關斷，輸出端子OUT的電壓Vshut係成為L準位的電壓，NMOS26係關斷。NMOS26關斷時，在電阻R4及電阻R5未流過電流，並無在電阻R4的電壓降低。因此，電壓Vds低於(NMOS24的閾值電壓Vth+二極體D2的順向電壓降Vf)時，NMOS24關斷。
《Vds<Vth+Vf》
再者電壓Vds下降，而低於(NMOS24的閾值電壓Vth+二極體D2的順向電壓降Vf)時，NMOS24關斷，輸出端子OUT的電壓Vshut係成為H準位(圖10(a)參照)。藉此遮斷控制電路106A，係使遮斷MOSFET105導通，將整流MOSFET101的汲極與控制電路107的比較器102的非反相輸入端子IN+電性連接。
透過此NMOS24的關斷使得NMOS26接通，偏壓經由電阻R5而施加於NMOS24的閘極。藉此，NMOS24係變成具有遲滯特性。
再者透過NMOS24的關斷使得PMOS17關斷，透過PMOS17的關斷使得PMOS18接通。透過PMOS18的接通，使得電容器電壓輸出端子VCOUT係與電容器電壓輸入端子VCIN導通，電壓Vcc係成為與電壓Vc相等的H準位的電壓(圖10(b)參照)。因此在比較器102的電源電壓端子VCC，係被施加電容器104的電壓Vc，比較器102係成為可驅動的狀態。
《Vds<0》
再者電壓Vds下降而成為負的值時，比較器102切換輸出而使整流MOSFET101接通，使整流電流流通。此時PMOS16與NMOS26、25係導通，NMOS24係關斷。
之後，係依序說明在整流動作中整流MOSFET101的汲極/源極間的電壓Vds上升的情況。
《Vds≧0》
電壓Vds上升，從負成為0或正的值時，比較器102切換輸出而使整流MOSFET101關斷。此時，NMOS26係導通，故電流從電容器電壓輸入端子VCIN通過電阻R4、R5而流往汲極電壓輸入端子VDIN，發生電阻R4所致的電壓降低。使此電壓降低為遲滯電壓Vh。
《Vds≧Vth+Vf+Vh》
再者電壓Vds上升，成為(閾值電壓Vth+順向電壓降Vf+遲滯電壓Vh)以上時，NMOS24接通，輸出端子 OUT的電壓Vshut，係成為L準位(圖10(a)參照)。藉此遮斷控制電路106A，係使遮斷MOSFET105關斷，將整流MOSFET101的汲極與控制電路107的比較器102的非反相輸入端子IN+電性遮斷。
在第2實施形態係透過遲滯電壓Vh，使得可抑止反復比較器102的非反相輸入端子IN+的連接與遮斷的振動。另外，電壓Vds的變化總是陡峭的情況下係不需要此遲滯。此情況下，可從第2實施形態的遮斷控制電路106A(圖9參照)除去二極體D1、NMOS26、電阻R4、R5，而簡單地構成此遮斷控制電路106A。
透過此NMOS24的接通，使得NMOS26關斷，PMOS17接通。透過PMOS17的接通，使得PMOS18係關斷。透過PMOS18的關斷，使得電容器電壓輸出端子VCOUT係被與電容器電壓輸入端子VCIN遮斷，電壓Vcc係成為L準位的電壓(圖10(b)參照)。因此，成為電容器104的高電壓不會施加於比較器102的電源電壓端子VCC的狀態。
在NMOS24與接地端子GND之間連接二極體D2，使得可使遮斷MOSFET105接通及關斷時的電壓Vds的閾值，順向電壓降Vf程度變大。藉此，可變得難以引起加有雜訊電壓時的遮斷MOSFET105的關斷的故障。
此外，雜訊電壓充分小時，亦可除去二極體D2。透過除去二極體D2，使得可該程度減小施加於比較器的輸入非反相輸入端子IN+的電壓，同時可簡單地構成此遮斷 控制電路106A。
《Vds≧Vc+Vth2+Vrl》
再者電壓Vds上升，成為(電壓Vc+PMOS16的閾值電壓Vth2+電阻R1的電壓降低Vrl)以上時，PMOS16與NMOS25關斷(圖10(c)參照)，之後保持PMOS16的關斷狀態與NMOS25的關斷狀態。PMOS16與NMOS25關斷時，可抑制從汲極電壓輸入端子VDIN流至接地端子GND的電流、及從電容器電壓輸入端子VCIN流至接地端子GND的電流。可抑制來自電容器電壓輸入端子VCIN的電流時，可抑制用作為控制電路107的電源的電容器104的電荷的消耗，縮小電容器104的電容，可減低電容器104的成本、實現面積等。
使電容器電壓輸入端子VCIN的電壓Vc為12V，使PMOS16的閾值電壓Vth2為-1.5V，使NMOS24的閾值電壓Vth為1.5V，使PMOS16關斷時的電阻R1的電壓降低Vrl為0.5V，作成不考慮遲滯電壓Vh者。整流MOSFET101的汲極/源極間的電壓Vds下降時，係電壓Vds低於10.5V時PMOS16導通，低於1.5V時解除比較器102的非反相輸入端子IN+的遮斷。整流MOSFET101的汲極/源極間的電壓Vds上升時，係電壓Vds成為1.5V以上時將比較器102的非反相輸入端子IN+遮斷，電壓Vds成為11V以上時PMOS16關斷。亦即，可不會妨礙比較器102的非反相輸入端子IN+的遮斷與連接的動作 下，抑制遮斷控制電路106A的消耗電流。
如以上所說明，第2實施形態的遮斷控制電路106A(圖9參照)，係具備由PMOS16與NMOS25所成的閂鎖電路、由二極體D1、NMOS26、電阻R4、R5所成的遲滯賦予電路、及供於針對雜訊強化用的二極體D2。此等電路、元件等，係亦可應用於第1實施形態的遮斷控制電路106(圖2參照)。
考量反向突波施加於整流器108A的正極側主端子K與負極側主端子A之間的情況。整流MOSFET101的汲極/源極間的電壓Vds超過NMOS24的閾值電壓Vth與二極體D2的順向電壓降Vf的和時，NMOS24導通。此時輸出端子OUT的電壓Vshut，係成為L準位的電壓(圖10(a)參照)，遮斷MOSFET105將正極側主端子K與非反相輸入端子IN+電性遮斷。
NMOS24導通時PMOS17導通，在PMOS18的閘極係被施加等於電壓Vc的H準位的電壓，PMOS18係關斷。電容器電壓輸出端子VCOUT的電壓Vcc，係成為L準位的電壓(圖10(b)參照)。
藉此，反向突波的施加中，成為電容器104的高電壓不會施加於比較器102的電源電壓端子VCC的狀態。
考量車輛停止而在整流器108A的正極側主端子K與負極側主端子A之間持續施加電池111的高電壓的情況。在整流器108A的正極側主端子K與負極側主端子A之間持續施加電池111的高電壓而時間充分經過時整 流MOSFET101的汲極/源極間的電壓Vds與電容器104的電壓Vc，係成為大致相同。在此電壓方面，係PMOS16成為關斷狀態，保持PMOS16的關斷狀態與NMOS25的關斷狀態。PMOS16與NMOS25關斷時，可抑制從汲極電壓輸入端子VDIN流至接地端子GND的電流、及從電容器電壓輸入端子VCIN流往接地端子GND的電流。
亦即，車輛停止時，遮斷控制電路106A亦可抑制持續流動的消耗電流。藉此，可抑制連接交流發電機的電池111的電荷的洩漏。
再者整流MOSFET101的汲極/源極間的電壓Vds超過NMOS24的閾值電壓Vth與二極體D2的順向電壓降Vf的和時，NMOS24導通。輸出端子OUT的電壓Vshut，係成為L準位的電壓(圖10(a)參照)，遮斷MOSFET105將正極側主端子K與非反相輸入端子IN+電性遮斷。
NMOS24導通時PMOS17導通，PMOS18關斷。電容器電壓輸出端子VCOUT的電壓Vcc，係成為L準位的電壓(圖10(b)參照)。
藉此，車輛停止中，成為電容器104的高電壓不會施加於比較器102的電源電壓端子VCC的狀態。
圖11，係針對第2實施形態的整流器所具備的閘極驅動電路進行繪示的電路圖。
閘極驅動電路115，係以由PMOS30c、32c與NMOS31c、33c所成的2級的CMOS緩衝器而構成。透過 閘極驅動電路115，使得可基於比較器102的輸出，更高速驅動整流MOSFET101的閘極。在圖11，係示出2級的CMOS緩衝器之例，惟其他級數亦無妨。
使用第2實施形態的整流器108A時，整流動作時，反向突波施加時，車輛停車時，皆在高電壓施加於整流MOSFET101的汲極時，除了高電壓不會施加於比較器102的電源電壓端子VCC以外，高電壓不會施加於閘極驅動電路115的電源電壓端子VCC。在圖11的閘極驅動電路115中，高電壓施加於閘極驅動電路115的電源電壓端子VCC時，該高電壓施加於構成閘極驅動電路115的一部分的MOSFET的閘極與源極或閘極與基板之間，有時損害此等MOSFET的閘極氧化膜的可靠性。使用第2實施形態的整流器108A，而作成電壓不會施加於閘極驅動電路115的電源電壓端子VCC，使得可確保構成閘極驅動電路115的MOSFET的可靠性。
如以上所說明，使用圖8的整流器108A及圖9的遮斷控制電路106A時，整流動作時，反向突波施加時，車輛停車時，整流MOSFET101的汲極/源極間的電壓Vds皆變成高電壓時，如同第1實施形態，可作成將整流MOSFET101的汲極與比較器102的輸入非反相輸入端子IN+遮斷使得高電壓不會施加於比較器102的輸入非反相輸入端子IN+，同時作成將比較器102的電源電壓端子VCC與電容器104遮斷而使得高電壓亦不會施加於比較器102的電源電壓端子VCC。在圖2的比較器102中，高電 壓施加於連接於電容器104的電源電壓端子VCC時，高電壓施加於連接於比較器102的輸入端子的PMOS14與PMOS15的基板。藉此，電場施加於PMOS14與PMOS15的閘極絕緣膜，可能使PMOS14與PMOS15的閾值電壓偏移。透過比較器102的電源電壓端子VCC的遮斷，使得可防止構成比較器102的PMOS14與PMOS15的閾值電壓的偏移。藉此，切換比較器102的導通/關斷的電壓發生偏移，可防止無法在適切的時機使整流MOSFET101的導通/關斷的現象。
接著，參照圖12至圖14，而說明第3實施形態下的整流器108B。第3實施形態的整流器108B，係在比較器102的非反相輸入端子IN+與輸入反相輸入端子IN-之間設置短路MOSFET118，將非反相輸入端子IN+從整流MOSFET101的汲極進行遮斷後，將非反相輸入端子IN+電性短路於反相輸入端子IN-。藉此可抑止電阻性元件112所致的特性變化，且可防止非反相輸入端子IN+的浮接狀態。
示於圖12的整流器108B，係相對於示於圖8的第2實施形態的整流器108A，在遮斷控制電路106A具備第2輸出端子OUT2，在比較器102的非反相輸入端子IN+與輸入反相輸入端子IN-之間，將二極體117與短路MOSFET118串聯連接。遮斷控制電路106B的第2輸出端子OUT2，係連接於短路MOSFET118的閘極。於此，將第2輸出端子OUT2的施加電壓稱作電壓Vshort。
圖13，係第3實施形態的整流器108B具備的遮斷控制電路106B的一例的電路圖。
示於圖13的遮斷控制電路106B，係對於示於圖12的遮斷控制電路106A，追加PMOS19與NMOS28。PMOS19與NMOS28構成CMOS反相器，此CMOS反相器的輸入側係連接於PMOS16的汲極。此CMOS反相器的輸出側，係連接於第2輸出端子OUT2。
圖14(a)~(d)，係針對第3實施形態的遮斷控制電路106B的動作進行繪示的圖形。圖14(a)，係針對電壓Vds與電壓Vshut的關係進行繪示的圖形。圖14(b)，係針對電壓Vds與電壓Vcc的關係進行繪示的圖形。圖14(c)，係針對電壓Vds與PMOS16的導通狀態進行繪示的圖形。圖14(d)，係針對電壓Vds與電壓Vshort的關係進行繪示的圖形。以下，邊參照圖13與圖14(d)，邊說明遮斷控制電路106B的動作。另外，圖14(a)~(d)，係針對與圖10(a)~(c)同樣的關係進行繪示的圖形。
《Vds<Vc+Vth2》
說明整流動作中整流MOSFET101的汲極/源極間的電壓Vds下降的情況。電壓Vds低於(電壓Vc+PMOS16的閾值電壓Vth2)，PMOS16接通時，相等於電壓Vc的H準位的電壓輸出至由PMOS19與NMOS28所成的CMOS反相器，從此CMOS反相器輸出L準位的電壓。因此第2 輸出端子OUT2的電壓Vshort係成為L準位的電壓(圖14(d)參照)，短路MOSFET118關斷，比較器102的非反相輸入端子IN+與反相輸入端子IN-被遮斷。其結果，在比較器102的非反相輸入端子IN+係被施加整流MOSFET101的汲極電壓Vd，在比較器102的反相輸入端子IN-係被輸入整流MOSFET101的源極電壓Vs，變成整流器108ul係可進行自主式的同步整流的動作。
《Vds≧Vc+Vth2+Vrl》
說明整流動作中整流MOSFET101的汲極/源極間的電壓Vds上升的情況。
電壓Vds成為(電壓Vc+PMOS16的閾值電壓Vth2+電阻R1所致的電壓降低vrl)以上，PMOS16關斷時，L準位的電壓輸入至由PMOS19與NMOS28所成的CMOS反相器，從此CMOS反相器輸出相等於電壓Vc的H準位的電壓。因此第2輸出端子OUT2的電壓VShort係成為相等於電壓Vc的H準位的電壓(圖14(d)參照)，短路MOSFET118導通，比較器102的非反相輸入端子IN+與反相輸入端子IN-被短路。其結果，比較器102的非反相輸入端子IN+的電壓成為與整流MOSFET101的源極相同的L準位的電壓，在整流動作時，成為高電壓不會施加於連接於比較器102的非反相輸入端子IN+的PMOS15(圖2參照)的閘極的狀態。
反向突波施加於整流器108的正極側主端子 K與負極側主端子A之間的情況下，整流MOSFET101的汲極/源極間的電壓Vds成為(電壓Vc+PMOS16的閾值電壓Vth2+電阻R1所致的電壓降低Vrl)以上時，如同整流動作時PMOS16會關斷。第2輸出端子OUT2的電壓Vshort，係成為相等於電壓Vc的H準位的電壓，短路MOSFET118導通，而比較器102的非反相輸入端子IN+與反相輸入端子IN-被短路。其結果，比較器102的非反相輸入端子IN+的電壓成為與整流MOSFET101的源極相同的L準位的電壓，在反向突波施加時，成為高電壓不會施加於連接於比較器102的輸入非反相輸入端子IN+的PMOS15(圖2參照)的閘極的狀態。
車輛停止而在整流器108的正極側主端子K與負極側主端子A之間長時間持續施加電池111的高電壓的情況下，整流MOSFET101的汲極/源極間的電壓Vds成為(電壓Vc+PMOS16的閾值電壓Vth2+電阻R1所致的電壓降低Vrl)以上時，如同整流動作時PMOS16會關斷。第2輸出端子OUT2的電壓Vshort，係成為相等於電壓Vc的H準位的電壓，短路MOSFET118導通，而比較器102的非反相輸入端子IN+與反相輸入端子IN-被短路。其結果，比較器102的非反相輸入端子IN+的電壓成為與整流MOSFET101的源極相同的L準位的電壓，在反向突波施加時，成為高電壓不會施加於連接於比較器102的輸入非反相輸入端子IN+的PMOS15(圖2參照)的閘極的狀態。
在第3實施形態的整流器108，係整流動作時，反向突波施加時，車輛停車時皆在高電壓施加於整流MOSFET101的汲極時，短路MOSFET118導通，而比較器102的非反相輸入端子IN+與反相輸入端子IN-被短路，成為高電壓不會施加於比較器102的非反相輸入端子IN+的狀態。成為高電壓不會施加於連接於比較器102的非反相輸入端子IN+的PMOS15(圖2參照)的閘極的狀態，可防止PMOS(圖2參照)的閾值電壓的偏移。藉此，可防止切換比較器102的導通/關斷的電壓發生偏移，無法在適切的時機使整流MOSFET101的導通/關斷的現象。
以上，雖說明將本發明的整流器108用於交流發電機的情況，惟本發明的整流器108，係亦可用於電源的整流電路。
圖15，係針對使用自主式的整流器108下的第4實施形態的電源150的示意構成進行繪示的路圖。
如示於圖15，使用自主式的同步整流MOSFET的整流器108下的電源150，係如同第1實施形態的交流發電機140(圖5參照)具備整流電路130，代替發電部而連接於三相交流電源151，代替電池111而連接於平滑電容器152與負載153。
三相交流電源151，係連接於節點Nu、Nv、Nw，施加3相交流電壓。平滑電容器152，係將整流電路130施加的直流電壓平滑化。負載153，係被施加直流電壓而消 耗電力。
整流器108，係例如如同第1實施形態的整流器108。將此整流器108用於電源，使得即使平滑電容器152的高電壓施加於同步整流MOSFET的汲極，仍可不會引起高電壓施加所致的特性變動下，進行低損耗的整流。
另外，使用於電源150者係不限於第1實施形態的整流器108，亦可使用第2實施形態的整流器108A、第3實施形態等的整流器108B，不受限定。
本發明係非限定於上述之實施形態者，包含各種變化例。例如上述之實施形態，係為了以容易理解的方式說明本發明而詳細說明者，非必定限定於具備所說明之全部的構成者。此外可將某實施形態之構成的一部分置換成其他實施形態之構成，亦可對於某實施形態之構成加入其他實施形態的構成。此外，亦可針對各實施形態之構成的一部分，進行其他構成之追加/刪除/置換。
於各實施形態，控制線、資訊線等，係繪示認為說明上必要者，產品上不一定示出全部的控制線、資訊線等。亦可思考為實際上係幾乎全部的構成相互連接。
101‧‧‧整流MOSFET
102‧‧‧比較器(判定電路)
103‧‧‧二極體
104‧‧‧電容器
105‧‧‧遮斷MOSFET
106‧‧‧遮斷控制電路
107‧‧‧控制電路
108‧‧‧整流器
112‧‧‧電阻性元件
113‧‧‧電容器
122‧‧‧齊納二極體
A‧‧‧負極側主端子(一對的主端子中的另一者)
Id‧‧‧汲極電流
K‧‧‧正極側主端子(一對的主端子中的其中一者)
Vc‧‧‧電壓
Vd‧‧‧汲極電壓
Vds‧‧‧汲極/源極間的電壓
Vgs‧‧‧閘極電壓
Vin+‧‧‧電壓
Vin-‧‧‧電壓
Vs‧‧‧源極電壓
Vshut‧‧‧電壓

Claims (11)

  1. 一種整流器，特徵在於：具備：進行整流的整流MOSFET；以及包含將前述整流MOSFET的汲極連接於第1輸入端子並將源極連接於第2輸入端子的比較器，並以前述比較器的輸出對前述整流MOSFET的導通/關斷進行控制的控制電路；前述控制電路，係具備：在前述整流MOSFET的汲極與前述比較器的第1輸入端子之間進行遮斷的遮斷MOSFET；以及在前述整流MOSFET的汲極的電壓為第1既定電壓以上時將前述遮斷MOSFET關斷而將前述整流MOSFET的汲極與前述比較器的第1輸入端子之間進行電性遮斷，並在前述整流MOSFET的汲極的電壓為不足前述第1既定電壓時使前述遮斷MOSFET為導通而使前述整流MOSFET的汲極與前述比較器的第1輸入端子電性導通的遮斷控制電路。
  2. 如申請專利範圍第1項之整流器，其中，前述比較器的第1輸入端子連接於構成前述比較器的複數個MOSFET之中的1個MOSFET的閘極。
  3. 如申請專利範圍第1項之整流器，其中，前述遮斷控制電路，係具備將前述整流MOSFET的汲極連接於閘極的N型MOSFET，前述N型MOSFET導通從而使前 述遮斷MOSFET為關斷，前述N型MOSFET關斷從而使前述遮斷MOSFET為導通。
  4. 如申請專利範圍第1項之整流器，其具備連接於前述比較器的第1輸入端子與第2的輸入端子之間的電容器。
  5. 如申請專利範圍第1項之整流器，其具備將前述比較器的第1輸入端子與前述整流MOSFET的源極之間短路的電阻。
  6. 如申請專利範圍第1項之整流器，其具備將前述比較器的第1輸入端子與前述整流MOSFET的源極之間短路的短路MOSFET，前述遮斷控制電路，係具備前述整流MOSFET的汲極的電壓為比前述第1的既定電壓高的第2既定電壓以上時使前述短路MOSFET為導通，且前述整流MOSFET的汲極的電壓為不足前述第2既定電壓時使前述短路MOSFET為關斷的電路。
  7. 如申請專利範圍第1項之整流器，其具備對前述控制電路供應電源的電容器。
  8. 如申請專利範圍第7項之整流器，其中，前述遮斷控制電路，係具備前述整流MOSFET的汲極的電壓為既定電壓以上時將前述電容器的正極的端子與前述比較器的電源電壓端子之間進行電性遮斷，且前述整流MOSFET的汲極的電壓為不足既定電壓時使前述電容器的正極的端子與前述比較器的電源電壓端子之間電性導通的電路。
  9. 如申請專利範圍第7項之整流器，其中，前述控制電路，係具備閘極驅動電路，前述遮斷控制電路，係具備前述整流MOSFET的汲極的電壓為既定電壓以上時將前述電容器的正極的端子與前述閘極驅動電路的電源電壓端子之間進行電性遮斷，且前述整流MOSFET的汲極的電壓為不足既定電壓時使前述電容器的正極的端子與前述閘極驅動電路的電源電壓端子之間電性導通的電路。
  10. 一種交流發電機，特徵在於：具備如申請專利範圍第1至9項中任1項之整流器。
  11. 一種電源，特徵在於：具備如申請專利範圍第1至9項中任1項之整流器。
TW105133435A 2015-10-20 2016-10-17 Rectifier, alternator and power supply using it TWI595737B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015206067A JP6617002B2 (ja) 2015-10-20 2015-10-20 整流器、それを用いたオルタネータおよび電源

Publications (2)

Publication Number Publication Date
TW201715835A TW201715835A (zh) 2017-05-01
TWI595737B true TWI595737B (zh) 2017-08-11

Family

ID=57178359

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133435A TWI595737B (zh) 2015-10-20 2016-10-17 Rectifier, alternator and power supply using it

Country Status (5)

Country Link
US (1) US10079536B2 (zh)
EP (1) EP3160047B1 (zh)
JP (1) JP6617002B2 (zh)
CN (1) CN106602901B (zh)
TW (1) TWI595737B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10826406B1 (en) 2019-06-27 2020-11-03 Actron Technology Corporation Alternator and rectifier thereof
US10931189B1 (en) 2019-09-12 2021-02-23 Actron Technology Corporation Rectifier capable of adjusting gate voltage of transistor and alternator including rectifier

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170310098A1 (en) * 2016-04-20 2017-10-26 David R. Pacholok Surge Voltage Protection Circuit for Direct Line Operated Induction Heaters and Method of Operation
JP6789780B2 (ja) * 2016-11-28 2020-11-25 株式会社 日立パワーデバイス 整流器およびそれを用いたオルタネータ
JP6982236B2 (ja) 2017-09-28 2021-12-17 富士通株式会社 同期整流回路及びスイッチング電源装置
TWI664814B (zh) * 2017-11-03 2019-07-01 尼克森微電子股份有限公司 單向導通裝置
JP6988518B2 (ja) * 2018-01-26 2022-01-05 株式会社デンソー 整流装置及び回転電機
TWI640163B (zh) * 2018-02-01 2018-11-01 晨星半導體股份有限公司 輸入介面電路
US10333425B1 (en) 2018-05-03 2019-06-25 Linear Technology Holding Llc Self-biasing ideal diode circuit
TWI678876B (zh) 2019-01-08 2019-12-01 朋程科技股份有限公司 交流發電機以及整流裝置
CN110429833A (zh) * 2019-08-13 2019-11-08 纽福克斯光电科技（上海）有限公司 一种充电器的同步整流电路
GB2590057B (en) * 2019-10-10 2022-11-16 Steifpower Tech Company Limited A Field-Effect Transistor (FET) based synchronous rectifier for emulating a diode
JP7296331B2 (ja) * 2020-03-18 2023-06-22 株式会社 日立パワーデバイス ゲート駆動装置およびゲート駆動方法、パワー半導体モジュール、並びに電力変換装置
TWI746215B (zh) 2020-10-20 2021-11-11 朋程科技股份有限公司 交流發電機及其整流裝置
TWI766395B (zh) 2020-10-20 2022-06-01 朋程科技股份有限公司 交流發電機及其整流裝置
CN114025112B (zh) * 2021-11-03 2023-09-05 成都微光集电科技有限公司 二级放大电路、比较电路、读出电路及图像传感器电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629542A (en) * 1994-12-14 1997-05-13 Hitachi, Ltd. Compounded power MOSFET
US5686814A (en) * 1996-08-29 1997-11-11 Data General Corporation Battery circuit for supplying power to an electronic device
US6031365A (en) * 1998-03-27 2000-02-29 Vantis Corporation Band gap reference using a low voltage power supply
US7408796B2 (en) * 2003-11-04 2008-08-05 International Rectifier Corporation Integrated synchronous rectifier package
JP2009524403A (ja) * 2006-01-23 2009-06-25 ヴァレオ エキプマン エレクトリク モトゥール Ｍｏｓトランジスタの制御デバイス
US7561391B2 (en) * 2005-12-20 2009-07-14 International Rectifier Corporation Input voltage sensing circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60217478D1 (en) * 2001-03-28 2007-02-22 Koninkl Philips Electronics Nv Sychrongleichrichter
US20070081371A1 (en) * 2005-04-25 2007-04-12 Wittenbreder Ernest H Jr Synchronous Rectifier Control Circuits
JP4824651B2 (ja) 2007-08-28 2011-11-30 ルネサスエレクトロニクス株式会社 データ通信システム、および受信回路のオフセット調整方法
JP5594546B2 (ja) * 2012-03-02 2014-09-24 横河電機株式会社 入力保護回路
JP6155179B2 (ja) * 2013-12-06 2017-06-28 株式会社日立製作所 整流装置、オルタネータおよび電力変換装置
JP6263014B2 (ja) * 2013-12-12 2018-01-17 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
JP6371053B2 (ja) 2013-12-13 2018-08-08 株式会社日立製作所 整流装置、オルタネータおよび電力変換装置
TWI555320B (zh) * 2014-01-27 2016-10-21 葉文中 開關時序提供方法、同步整流控制器、以及適應性地時間控制器
JP6263108B2 (ja) * 2014-09-11 2018-01-17 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
JP6323834B2 (ja) * 2014-10-01 2018-05-16 株式会社日立製作所 同期整流装置およびこれを用いたオルタネータ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629542A (en) * 1994-12-14 1997-05-13 Hitachi, Ltd. Compounded power MOSFET
US5686814A (en) * 1996-08-29 1997-11-11 Data General Corporation Battery circuit for supplying power to an electronic device
US6031365A (en) * 1998-03-27 2000-02-29 Vantis Corporation Band gap reference using a low voltage power supply
US7408796B2 (en) * 2003-11-04 2008-08-05 International Rectifier Corporation Integrated synchronous rectifier package
US7561391B2 (en) * 2005-12-20 2009-07-14 International Rectifier Corporation Input voltage sensing circuit
JP2009524403A (ja) * 2006-01-23 2009-06-25 ヴァレオ エキプマン エレクトリク モトゥール Ｍｏｓトランジスタの制御デバイス
US8416548B2 (en) * 2006-01-23 2013-04-09 Valeo Equipements Electriques Moteur Device for controlling a MOS transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10826406B1 (en) 2019-06-27 2020-11-03 Actron Technology Corporation Alternator and rectifier thereof
US10931189B1 (en) 2019-09-12 2021-02-23 Actron Technology Corporation Rectifier capable of adjusting gate voltage of transistor and alternator including rectifier

Also Published As

Publication number Publication date
EP3160047A3 (en) 2017-05-03
EP3160047B1 (en) 2023-03-08
EP3160047A2 (en) 2017-04-26
TW201715835A (zh) 2017-05-01
JP2017079527A (ja) 2017-04-27
CN106602901B (zh) 2020-03-06
JP6617002B2 (ja) 2019-12-04
US10079536B2 (en) 2018-09-18
CN106602901A (zh) 2017-04-26
US20170110959A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
TWI595737B (zh) Rectifier, alternator and power supply using it
TWI652886B (zh) 用於電荷泵的平衡技術及電路
TWI583118B (zh) Rectifier, alternator and power conversion device
KR101863014B1 (ko) 자기 소호형 반도체 소자의 단락 보호 회로
JP6607927B2 (ja) 高側ゲートドライバのための電力供給電圧の制御
US9019000B2 (en) Driver circuit having a storage device for driving switching device
TWI472162B (zh) Standard displacement system and method for voltage driver
US9595954B2 (en) Method and circuit for recharging a bootstrap capacitor using a transfer capacitor
JP6789780B2 (ja) 整流器およびそれを用いたオルタネータ
KR20150087357A (ko) 스위칭 소자 구동 회로, 파워 모듈 및 자동차
JP6323834B2 (ja) 同期整流装置およびこれを用いたオルタネータ
US20120242375A1 (en) Switching circuit device and control circuit
WO2019193805A1 (ja) スイッチ駆動装置
TWI543519B (zh) 橋式整流電路
US20140029144A1 (en) Esd protective circuit
WO2015001374A1 (en) A gate drive circuit and a method for controlling a power transistor
CN111030431B (zh) 半导体装置
JP6155179B2 (ja) 整流装置、オルタネータおよび電力変換装置
JP6939087B2 (ja) 集積回路装置
CN112821358A (zh) 控制电路、半导体装置