JP4824651B2 - データ通信システム、および受信回路のオフセット調整方法 - Google Patents

Description

本発明は、データ通信装置及びその制御方法に関し、特に、差動増幅回路を備えるデータ通信装置及びそのオフセット調整方法に関する。

近年、安全に係わる規制が日米などで相次ぎ強化されている。自動車の安全性を高めるため技術の一つとして、自動車にタイヤの空気圧を監視するシステム（ＴＰＭＳ；Ｔｉｒｅ Ｐｒｅｓｓｕｒｅ Ｍｏｎｉｔｏｒｉｎｇ Ｓｙｓｔｅｍ）が知られている。ＴＰＭＳに関連する技術として、特許文献１に記載された技術が挙げられる。

図１は、特許文献１に記載されたＴＰＭＳの構成を概略的に示す説明図である。このＴＰＭＳは、タイヤ１００（ａ〜ｄ）内に取り付けられた送信側モジュール１１１（ａ〜ｄ）と、センサイニシエータ１１２（ａ〜ｄ）と、受信側モジュール１１３と、を備えている。送信側モジュール１１１は、タイヤの空気圧や温度を測定するセンサを備えている。このＴＰＭＳは、概略次のように動作する。受信側モジュール１１３が、センサイニシエータ１１２を介して、送信側モジュール１１１にコマンドデータを送信する。コマンドデータは、ＬＦ（Ｌｏｗ Ｆｒｅｑｕｅｎｃｙ）電波で送信される。コマンドデータを受信した送信側モジュール１１１は、センサによって空気圧や温度の測定を行う。送信側モジュール１１１は、センサによる測定結果データを、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電波によって、受信側モジュール１１３に送信する。受信側モジュール１１３は、受信した測定結果データに基づいて、各種動作（空気圧やセンサに関する情報を表示装置１１４に表示するなど）を行う。

ここで、送信側モジュール１１１に対しては、受信側モジュール１１３から送信されてくるコマンドデータを精度良く受信できることが求められる。

図２は、特許文献１に記載された送信側モジュール１１１の構成を示す概略図である。送信側モジュール１１１は、マイクロコンピュータ１２０と、ＬＦ受信回路１３０と、コイルアンテナ１４０と、基準電位発生回路１５０と、を備えている。マイクロコンピュータ１２０内には、互いにバスライン１２１で接続された、ＣＰＵ１２２、メモリ１２３が設けられている。ＬＦ受信回路１３０には、ダンピング抵抗１３１と、コンパレータ１３２と、検波器１３３とが設けられている。コマンドデータは、受信側モジュール１１３から、ＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）形式で変調されたＬＦ電波で送信されてくる。コマンドデータがＬＦ電波で送信されてくると、コイルアンテナ１４０がＬＣ自励共振により入力電圧を発生させる。ダンピング抵抗１３１には、スイッチＳＷが設けられている。入力電圧のダンピング値は、スイッチＳＷにより、変更可能でである。コイルアンテナ１４０により発生した入力電圧は、コンパレータ１３２により検出される。コンパレータ１３２の検出結果は検波器１３３に送られ、復調される。検波器１３３で復調された信号はマイクロコンピュータ１２０に供給される。マイクロコンピュータ１２０は、復調された信号に基づいて、コマンドを実行する。

特許文献１の送信側モジュール１１１では、コンパレータ１３２として、一対のＭＯＳトランジスタを含む回路が用いられている。コンパレータのトランジスタとしては、バイポーラトランジスタを用いることも知られている。ただし、通常、ロジック部がＭＯＳトランジスタにより構成されるために、バイポーラトランジスタを用いる場合、ロジック部のＭＯＳトランジスタ形成工程とは別工程でバイポーラトランジスタを形成しなければならない。特許文献１のように、差動増幅回路にＭＯＳトランジスタを用いれば、製造工程の増加を抑えることができる。一方で、コンパレータにＭＯＳトランジスタを用いた場合、製造誤差によって２つのトランジスタの特性がずれてしまいやすい。その結果、コンパレータ１３２の閾値（以下、オフセット値と記載する）もずれてしまいやすくなる。例えば、コイルアンテナ１４０により発生した入力電圧が５ｍＶの微小振幅であった場合、コンパレータ１３２のオフセット値が５ｍＶずれてしまうと、その入力電圧を検出することができない。

そこで、特許文献１では、コンパレータ１３２のオフセット値を調整するための回路（オフセット制御回路）が設けられている。図３は、特許文献１に記載された送信側モジュール１１１の、コンパレータ１３２部分の詳細を示した構成図である。図３に示されるように、コンパレータ１３２は、一対の差動トランジスタ（Ｔｒ１１、Ｔｒ１２）と、オフセット制御回路１３４と、を備えている。オフセット制御回路１３４は、電源ＶＤＤから差動トランジスタＴｒ１１へ供給される電流量を制御する回路である。オフセット制御回路１３４により、差動トランジスタＴｒ１１とＴｒ１２へ供給される電流量のバランスを調整することができる。これにより、コンパレータ１３２のオフセット値が調整される。具体的には、オフセット制御回路１３４は、オフセット切り替え用スイッチとしてのＣＭＯＳトランジスタ（Ｔｒ３、Ｔｒ５、Ｔｒ７）と、オフセット調整用のＣＭＯＳトランジスタ（Ｔｒ４、Ｔｒ６、Ｔｒ８）とを備えている。オフセット切り替え用スイッチのＣＭＯＳトランジスタ（Ｔｒ３、Ｔｒ５、Ｔｒ７）がオン状態とされると、対応するオフセット調整用のＣＭＯＳトランジスタ（Ｔｒ４、Ｔｒ６、Ｔｒ８）から差動トランジスタＴｒ１１へ電流が供給される。Ｔｒ１１へ供給される電流の経路が増えるので、Ｔｒ１１へ供給される電流量が増加する（図４参照）。ここで、オフセット制御回路１３４は、全オフセット切り替え用スイッチ（Ｔｒ３、Ｔｒ５、Ｔｒ７）がオフ状態の場合に、差動トランジスタＴｒ１１へ流れ込む電流量の方がＴｒ１２へ流れ込む電流量よりも少なくなるように設計されている（このとき、コンパレータからはハイレベルが出力される）。オン状態のオフセット切り替え用スイッチ（Ｔｒ３、Ｔｒ５、Ｔｒ７）の数を増やして、差動トランジスタＴｒ１１に流れ込む電流量を増やしていくと、オフセット値が変化し、ある段階でコンパレータ１３２の出力がローレベルに切り替わる。コンパレータ１３２の出力がハイレベルからローレベルに切り替わったとき、オフセット値が最大感度で設定されていることになる。なお、オフセット切り替え用スイッチであるＣＭＯＳトランジスタ（Ｔｒ３、Ｔｒ５、Ｔｒ７）は、マイクロコンピュータ１２０から供給されるオフセット切り替え信号（１、２、・・・ｎ）によって切り替えられる。

図５は、特許文献１におけるオフセット調整時の動作を示すフロー図である。マイクロコンピュータ１２０のＣＰＵ１２２が起動されると、コンパレータ１３２のオフセット調整を始める前に、マイクロコンピュータ１２０がスイッチＳＷをショートさせ、コンパレータ１３２の入力端子間を「低抵抗」にする。これにより、コンパレータ１３２の入力端子間の電位差が十分に小さくなる（Ｓ１０１）。そして、マイクロコンピュータ１２０は、「オフセット切替え信号１」をアクティブレベルであるローレベルにする（Ｓ１０２）。このとき、コンパレータ１３２の出力（ＯＵＴ）がハイレベルであることを確認する（Ｓ１０３）。次に、マイクロコンピュータ１２０は、「オフセット切替え信号２」をアクティブレベルであるローレベルにする（Ｓ１０４）。このとき、コンパレータ１３２の出力（ＯＵＴ）がハイレベルであることを確認する（Ｓ１０５）。次段の「オフセット切替え信号」をアクティブレベルであるローレベルにする。最終段までこのステップを繰り返す（Ｓ１０６）。最終的にコンパレータ１３２の出力（ＯＵＴ）がハイレベルからローレベルになることを確認する。このときが、オフセット値が最小となるような状態である（Ｓ１０７）。最終的なオフセットコントロール信号の値（Ｓ１０７でローレベルを確認したとき）がメモリ１２３に保存される。そして、マイクロコンピュータ１２０は、Ｓ１０１でコンパレータ１３２の入力端子間に取り付けた「低抵抗」が実動作時のダンピング抵抗値に戻るように、ＳＷを切り替える（Ｓ１０８）。

以上述べたように、特許文献１のような構成、動作により、コンパレータ１３２のオフセット値を最小にでき、感度の高い送信側モジュール１１１が提供される。

一方、ＴＭＰＳに対する別の要求として、送信側モジュール１１１の消費電力を低減することがあげられる。ＴＭＰＳの送信側モジュール１１１は、タイヤ内に取り付けられるので、長期にわたって電池の交換を行うことができない。従って、消費電力を抑え、長期にわたって電池を使用可能な状態にしておくことが望まれる。特許文献２には、間欠起動制御回路を設けて、ＬＦ受信回路を間欠動作させることが記載されている。

特開２００６−１０９１０５号公報 特開２００６−１０７１４６号公報

特許文献１に記載された技術では、起動制御回路からの起動信号に基づいてマイクロコンピュータ１２０が起動し、オフセット調整を開始する。オフセット調整は、アンテナが電波を受信中であるか否かにかかわらず、行われる。もし、アンテナ１４０が電波を受信している最中にオフセット調整が行われると、アンテナ１４０で発生した入力電圧の振幅分だけ、オフセット値がずれてしまうという問題がある。以下に、その理由を詳述する。

図６の左側には、ＬＦ電波を受信していない場合にオフセット調整を行なった場合、オフセット値がどのように調整されるかを説明するための説明図である。尚、一つのオフセット切替スイッチを切り替えると、オフセット値が１ｍＶ変化するものとする。また、オフセット値は、コンパレータにおいて、出力がハイレベルからローレベルに切り替わるときの、＋入力端電圧と−入力端電圧の差（プラス入力端電圧−マイナス入力端電圧）であるものとする。ＬＦ電波を受信していないとき、オン状態のオフセット調整切替スイッチの数が一つ増えると、オフセット値は１ｍＶ上昇する。ケース（１）は、オン状態のオフセット調整切替スイッチが２つであるときに、オフセット値が−１ｍＶである場合を示している。ケース（１）では、オン状態のオフセット調整切替スイッチの数を３個にすると、オフセット値がちょうど０となる。そして、オン状態のオフセット調整切替スイッチの数を４個にすると、オフセット値がちょうど１ｍＶになる。オン状態のオフセット調整切替スイッチの数を４個にしたときに、コンパレータの出力がハイレベルからローレベルに切り替わる。したがって、図５のステップＳ１０７では、このときのオフセット切替信号（１、２、３・・・ｎ）の状態が、最小のオフセット値を与えるような状態であると判断される。一方、ケース（２）、（３）は、オン状態のオフセット調整切替スイッチの数を調整してもオフセット値がちょうど０にはならない場合の、オフセット値の挙動を示している。ケース（２）、（３）では、オン状態のオフセット調整切替スイッチの数を一つづつ段階的に増やしても、オフセット値がちょうど０になることはない。但し、ある段階で、必ず０〜１ｍＶの範囲内にはオフセット値が収まることになる。そして、ステップＳ１０７では、０〜１ｍＶの範囲内に収まった状態が、最小オフセット値を与えるような状態であると識別される。

一方、図６の右側の図は、電波を受信しているときにオフセット値の調整を行ったときの様子を説明するための説明図である。尚、電波により発生するコンパレータ１３２の±入力端の電位差は、最大で２ｍＶであるものとする。図６の右側の図において、線（４）は、コンパレータの＋入力端に印加される電圧を示している。線（５）は、オフセット値が１ｍＶであるときの様子を説明するための線であり、コンパレータの−入力端に印加される電圧に１ｍＶを加えた値を示している。線（６）は、オフセット値が２ｍＶであるときの様子を説明するための線であり、コンパレータの−入力端に印加される電圧に２ｍＶを加えた値を示している。ここで、線（５）に注目すると、斜線領域において、線（４）を下回っている。すなわち、＋入力端に印加される電圧が、−入力端に印加される電圧に１ｍＶを加えた値を上回っている。このとき、コンパレータ１３２の出力はハイレベルとなる。従って、この斜線部分のタイミングでコンパレータ１３２の出力を判定してしまうと、オフセット値がプラスであるにもかかわらず、ハイレベルと判定されてしまうことになる。このとき、図５で示したステップＳ１０７において、オフセット値が＋１ｍＶのときを最小オフセット値として識別することができない。このように、本来はローレベルと判定されるべきところがハイレベルと判定されてしまう現象は、オフセット値が＋２ｍＶ（線（６））以下の範囲で起こりうる。従って、最大で約２ｍＶの調整誤差が発生する事になる。この事は電波による入力電位差の振幅が大きくなるともっと顕著に表れる事となる。これは同じ振幅の入力電圧を与える電波が入力されても検波出来ない事を意味し、より振幅の大きな電波の入力が必要となる。

特許文献１に記載された技術を用いて、正確にオフセット値を設定するためには、電波を受信していない状態でオフセット値の調整を行う必要がある。

従って、アンテナが電波を受信しているか否かに関わらず、オフセット調整を正確に行うことのできる技術が望まれる。

以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明のデータ受信装置は、電波が存在するハイレベル期間と電波の存在しないローレベル期間との組み合わせにより符号化されたコマンドデータを受信するためのデータ受信装置である。このデータ受信装置は、アンテナ（１）を介してそのコマンドデータを受信する差動増幅回路（３２）と、差動増幅回路（３２）の出力を受けてそのコマンドデータに基づいた再生信号を出力する検波器（３４）と、を有する受信回路（３０）と、受信回路（３０）がそのコマンドデータを受信しているときに、そのコマンドデータの前記ローレベル期間に対応するその再生信号の論理レベルを判定し、判定結果に基づいてオフセット切替信号を生成するオフセット切替回路と、を具備する。差動増幅回路（３２）は、そのオフセット切替信号に基づいてオフセット値の調整を行うオフセット制御部（３１）を有する。

上述のような構成によれば、オフセット調整切替回路（４０）が、コマンドデータのローレベル期間に対応する再生信号の論理レベルに基づいてオフセット切替信号を生成し、オフセット値が調整される。ローレベル期間では電波が発生していないので、再生信号の出力状態は、コマンドデータを受信していないときと同じ状態となる。従って、例えコマンドデータの受信中であったとしても、コマンドデータを受信していないときと同じようにオフセット値の調整を行うことができる。すなわち、コマンドデータの受信中であるか否かに関わらず、正確に受信回路（３０）のオフセット調整を行うことができる。

また、本発明の他の形態は、電波が存在するハイレベル期間と電波の存在しないローレベル期間との組み合わせにより符号化されたコマンドデータを受信し、そのコマンドデータを再生して再生信号を出力する受信回路のオフセット調整方法である。このオフセット調整方法は、（ａ）受信回路が、アンテナを介してコマンドデータを受信することと、（ｂ）受信回路が、受信したコマンドデータを再生して、再生信号を出力することと、（ｃ）受信回路のオフセット値を調整することと、を具備する。ここで、（ｃ）は、（ｃ−１）受信回路がコマンドデータを受信しているときに、コマンドデータのローレベル期間に対応する再生信号の論理レベルを判定することと、（ｃ−２）（ｃ−１）における判定結果に基づいて、オフセット値を決定することと、を含んでいる。

上述の方法によっても、コマンドデータのローレベル期間に対応する再生信号の（出力状態）論理レベルは、コマンドデータを受信していないときと同じ状態となるので、コマンドデータを受信していないときと同じようにオフセット値の調整を行うことができる。

本発明によれば、アンテナが電波を受信しているか否かに関わらずオフセット調整を正確に行うことのできる技術が提供される。

図面を参照しつつ、本発明の実施形態について説明する。本実施形態では、データ通信システムとして、図１で説明したような、ＴＭＰＳに用いられるデータ通信システムを例に挙げて説明する。ただし、本発明はＴＭＰＳに用いられるデータ通信システムに限定されるものではない。

図７は、本実施形態にかかるデータ通信システムの全体構成を示すブロック図である。このデータ通信システムは、車両の車体側（タイヤホイル外）に設けられる受信側モジュール１０（以下、データ送信装置）と、車両のタイヤホイル内に装着される送信側モジュール（以下、データ受信装置）とを備えている。データ受信装置は、アンテナ１と、間欠起動制御回路２０と、ＬＦ受信回路３０と、オフセット調整切替回路４０と、ＬＦ受信許可信号生成回路５０と、マイクロコンピュータ６０と、割り込み生成部７０とを備えている。

このデータ通信システムは、基本的には、次のように動作する。データ送信装置１０によってコマンドデータがＬＦ電波で送信される。データ受信装置は、アンテナ１によりコマンドデータを受信する。そして、アンテナを介して受信したコマンドデータを、ＬＦ受信回路３０が再生し、再生信号Ｓ４を生成する。再生信号Ｓ４は、割り込み生成部７０に供給される。割り込み生成部７０は、ＬＦ受信許可信号が供給されているときに（後述）、割り込み信号Ｓ６を生成してマイクロコンピュータ６０に供給する。このときの割り込み信号Ｓ６の論理レベルは、再生信号Ｓ４の論理レベルと同じである。したがって、実質的には、再生信号Ｓ４がマイクロコンピュータ６０に供給されることになる。マイクロコンピュータ６０は、割り込み信号Ｓ６に基づいて、コマンドデータ中に含まれていたコマンドを実行する。

また、このデータ通信システムは、間欠起動制御回路２０によって、間欠的に起動される。すなわち、間欠起動制御回路２０が、所定の間隔で間欠動作信号Ｓ１を生成し、ＬＦ受信回路３０、オフセット調整切替回路４０、及びＬＦ受信許可信号生成回路５０に供給する。ＬＦ受信回路３０は、間欠動作信号Ｓ１が供給されたときに起動する。また、オフセット調整切替回路４０は、間欠動作信号Ｓ１が供給されると、ＬＦ受信回路３０のオフセット値を調整する。オフセット調整切替回路４０がオフセット値の調整を終えると、ＬＦ受信許可信号生成回路５０がＬＦ受信許可信号Ｓ５を生成し、割り込み生成部７０に供給する。前述のように、割り込み生成部７０は、ＬＦ受信許可信号Ｓ５が供給され、且つ、ＬＦ受信回路３０からコマンドデータによる再生信号Ｓ４が供給されたときに、割り込み信号Ｓ６を生成してマイクロコンピュータ６０に供給する。マイクロコンピュータ６０は、割り込み信号Ｓ６が供給されると起動し、再生信号Ｓ４として再生されたコマンドデータのコマンドを実行する。マイクロコンピュータ６０が再生信号Ｓ４のコマンドを実行するのは、ＬＦ受信回路３０のオフセット値が調整された後となる。

以下に、本実施形態のデータ通信システムにおける各部の構成、動作について詳述する。

受信側モジュール１０は、温度測定指示や、タイヤの空気圧測定指示などのコマンドを含むコマンドデータを、ＬＦ（Ｌｏｗ Ｆｒｅｑｕｅｎｃｙ）電波によって送信する。コマンドデータの送信は、ドアオープン時や、ユーザの指示など、不定期に行われる。

受信側モジュール１０によって送信されるコマンドデータは、マンチェスタコードによって符号化されている。マンチェスタコードとは、Ｅｔｈｅｒｎｅｔ（登録商標）やＩＥＥＥ８０２．３で採用されているシリアル伝送時の符号化手法である。このようなコマンドデータは、データ送信装置において、例えばＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調によって生成され、電波として送られてくる。

図８を参照して、マンチェスタコードについて説明する。マンチェスタコードによる符号化は、「０」、「１」の２種類の組み合わせにより行われる。図８には、マンチェスタコードによって「０１１０１」を示すコマンドデータの例が挙げられている。図８に示したコマンドデータは、４（ＫＨｚ）であり、１周期の時間が２５０μｓｅｃである。ここで、コマンドデータの１周期とは、一つのコマンドデータ「０１１０１」を送信するのに必要な時間を示すのではなく、「０」又は「１」に対応するデータを送信するのに要する時間を示すものとする。マンチェスタコードでは、デューティ５０％のクロック信号が基本となる。マンチェスタコードでは、１周期中の前半がハイレベル期間で後半がローレベル期間の場合をデータ「０」（ＣＤ０）とし、１周期中の前半がローレベル期間で後半がハイレベル期間の場合をデータ「１」（ＣＤ１）とする。図８の下側のチャートに示されるように、ハイレベル期間とは、ＬＦ電波（例示；１２５ＫＨｚ、周期＝８μｓｅｃ）が発生している期間である。一方、ローレベル期間とは、ＬＦ電波が発生していない期間である。従って、マンチェスタコードで符号化されたコマンドデータは、１周期中の少なくとも１期間に、必ず電波の発生していないローレベル期間が含まれることとなる。また、コマンドデータは、コマンドデータ送信期間の間に、繰り返し送信される。

尚、本実施形態では、コマンドデータがマンチェスタコードによって符号化されている場合を例として説明するが、コマンドデータの１周期中に必ずローレベル期間が含まれるように符号化されていれば、マンチェスタコード以外の手法によって符号化されていてもかまわない。

再び図７を参照し、データ受信装置の構成を説明する。データ受信装置は、アンテナ１と、間欠起動制御回路２０と、ＬＦ受信回路３０と、フセット調整切替回路４０と、ＬＦ受信許可信号生成回路５０と、マイクロコンピュータ６０と、割り込み生成部７０とを備えている。

間欠起動制御回路２０は、データ受信装置を間欠起動させ、消費電力を抑えるために設けられている。間欠起動制御回路２０は、あらかじめ設定された所定の間隔で間欠動作信号Ｓ１を生成し、ＬＦ受信回路３０、オフセット調整切替回路４０、及びＬＦ受信許可信号生成回路５０に供給する。本実施形態のデータ受信装置は、間欠動作信号Ｓ１が生成されている間にのみ起動し、間欠動作信号Ｓ１が生成されていない間は電力を消費しない。データ受信装置が常時起動しているわけではなく、消費電力が抑制される。本実施形態のデータ受信装置で使用される電力は、全てデータ受信装置に接続される電池（図示せず）により供給される。本実施形態のように、タイヤホイル内に装着されて使用されるデータ受信装置は、タイヤの空気圧測定、信号処理、無線送信等を主に担うが、タイヤバランスに影響を与えないよう小型、軽量が要求される。このため、使用される電池としては、ボタン電池等がコスト的にも現実的である。また、使用される電池は、走行中の振動などにより簡単に接続が外れないように、データ受信装置の回路に対して接続される必要があり、通常はタイヤホイルの破棄時まで交換は行われない。このような使用条件から、特にＴＭＰＳにおけるデータ受信装置では、高感度であることに加え、低消費電力化も求められる。ＴＭＰＳなどの特に低電力化の求められる用途に対して、本実施形態のようにデータ受信装置を間欠動作させることは、特に有利である。

ここで、コマンドデータは不定期に送信されてくるので、間欠動作信号Ｓ１の生成間隔が長くなりすぎると、コマンドデータが送信されているのにデータ受信装置が起動しておらず、コマンドデータを受信できない可能性がある。既述のように、コマンドデータは、コマンドデータ送信期間の間に繰り返し送られてくる。データ受信装置は、コマンドデータ送信期間の間に繰り返し送られてくるコマンドデータを、一回でも受信できればよい。そこで、コマンドデータを必ず受信するために、コマンド送信期間の長さが、間欠動作信号Ｓ１の周期よりも長くされる。より具体的には、コマンド送信期間の長さは、間欠動作信号Ｓ１の周期と、一回の間欠動作信号Ｓ１の生成期間との合計よりも、長くすれば良い。

図９は、間欠起動動作信号Ｓ１が生成されるタイミングと、コマンドデータ送信期間との関係を示す例である。図９の例では、コマンドデータ送信期間の長さが６．４ｓｅｃであり、間欠動作信号Ｓ１の周期は３．２ｓｅｃである。また、一回の間欠動作信号Ｓ１は、５０ｍｓｅｃの間、生成される。ここで、コマンド送信期間（６．４ｓｅｃ）は、間欠動作信号Ｓ１の周期（３．２ｓｅｃ）と、間欠動作信号Ｓ１の生成される期間（５０ｍｓｅｃ）との合計（３．２ｓｅｃ＋５０ｍｓｅｃ）よりも長い。従って、どのようなタイミングでコマンドデータが送信されてきたとしても、コマンドデータ送信期間中に必ず一回は間欠動作信号Ｓ１が生成されることとなり、コマンドデータの受信を逃してしまうことはない。

このような間欠起動制御回路２０は、公知の技術により構成することが可能である（例えば、特開２００６−１０７１４６号公報、参照）。

続いて、アンテナ１とＬＦ受信回路３０の構成について説明する。図１０は、アンテナ１、及びＬＦ受信回路３０部分の構成を示す構成図である。ＬＦ受信回路３０は、コンパレータ３２（差動増幅回路）と、検波器３４と、基準電位発生回路３５と、ダンピング抵抗部３７とを備えている。

アンテナ１は、ＬＦ電波により送信されてくるコマンドデータを受信して、入力信号Ｓ３を生成するために設けられている。本実施形態において、アンテナ１は、コイルＬとコンデンサＣとが並列に接続されたＬＣ共振アンテナである。アンテナ１の両端は、それぞれ、コンパレータ３２の＋入力端と−入力端とに接続されている。ＬＦ電波によりコマンドデータが送られてくると、アンテナ１は自励共振により両端に電位差を発生させる。この電位差が、入力信号Ｓ３として、コンパレータ３２に供給される。

基準電位発生回路３５は、コンパレータ３２の±入力端に対して、基準電圧Ｖｒｅｆを供給するための回路である。基準電位発生回路３５は、コンパレータ３２とアンテナ１との間に接続されている。アンテナ１においてコマンドデータによる入力信号Ｓ３が生成されていないとき、コンパレータ３２の±入力端には、いずれもＶｒｅｆが供給される。

ダンピング抵抗部３７は、アンテナ１のダンピング値を調整するために設けられている。ダンピング抵抗部３７は、ダンピング抵抗Ｒ１と、スイッチＳＷ１とを備えている。ダンピング抵抗部３７は、コンパレータ３２とアンテナ１との間において、コンパレータ３２の＋入力端と−入力端を接続するように設けられている。スイッチＳＷ１がオフ状態とされたときには、アンテナ１のダンピング値が弱められる。一方、スイッチＳＷ１がオン状態の場合には、ＬＣ自励共振による入力信号Ｓ３の起電力発生が抑えられ、ダンピング値が強められる。また、コンパレータ３２の±入力端の間が低抵抗となり、短絡される。スイッチＳＷ１はＬＦ受信許可信号生成回路５０に接続されており、ＬＦ受信許可信号生成回路５０よりダンピング抵抗コントロール信号Ｓ７が供給されたときに、オフ状態とされる。また、ＬＦ受信回路３０が起動しており、ダンピング抵抗コントロール信号Ｓ７が供給されていないときには、オン状態とされる。

コンパレータ３２は、±入力端間における電位差を検出し、増幅信号を出力する回路である。コンパレータ３２は、±入力端間の電位差がオフセット値（閾値）以上であればハイレベルを出力し、オフセット値より小さければローレベルを出力する。尚、本実施形態において、オフセット値は、コンパレータ３２の出力がローレベルからハイレベル（ハイレベルからローレベル）に切り替わるときの、±入力端間の電位差「（＋入力端の電圧）−（−入力端の電圧）」であるものとする。

検波器３４は、コンパレータ３２に接続されている。検波器３４は、コンパレータ３２による増幅信号に基づいて、コマンドデータを再生する。そして、ＬＦ受信回路３０の出力（再生信号Ｓ４）として出力する。

図１１は、ＬＦ電波によるコマンドデータがアンテナ１で受信されてから、検波器３４により復調されるまでの動作を説明するための、タイミングチャートである。尚、図１１のタイミングチャートの右側には、説明をわかりやすくするため、ＬＦ電波の波形がどのように変化するかを示してある。

図１１に示されるように、マンチェスタコードで「００１１０」を示すコマンドデータが送信されてきたとする。各周期では、ハイレベル期間においてＬＦ電波が存在し、ローレベル期間においてはＬＦ電波は存在しない（図１１、送信出力、参照）。ハイレベル期間にＬＦ電波が送信されてくると、アンテナ１が自励共振により、入力信号Ｓ３を生成する。この際、ダンピング抵抗部３７におけるスイッチＳＷがオフ状態（ダンピング値が弱い）場合、入力信号Ｓ３の振幅が大きくなり、発振時間も長くなる。（図１１、入力信号−ダンピング弱、参照）。一方、スイッチＳＷ１がオン状態（ダンピング値が強い）場合、ダンピング値が弱い場合よりも、入力信号Ｓ３の振幅が小さくなり、発振時間も短くなる。（図１１、入力信号−ダンピング強、参照）。アンテナ１で生成された入力信号Ｓ３は、コンパレータ３２に入力される。コンパレータ３２では、入力信号Ｓ３が差動増幅され、矩形波が増幅信号として出力される。増幅信号は、検波器３４に供給される。検波器３４は、増幅信号に基づいて、コマンドデータにおけるハイレベル期間を識別（検波）し、再生する。そして、検波器３４は、再生信号Ｓ４を出力する。

次に、コンパレータ３２の構成について詳述する。コンパレータ３２は、電流制御回路３３と、オフセット制御回路３１と、一対の差動トランジスタ（Ｔｒ１１、Ｔｒ１２）とを備えている。

Ｔｒ１１及びＴｒ１２は、それぞれ、ＮＭＯＳトランジスタにより構成されている。Ｔｒ１１及びＴｒ１２のゲートは、それぞれ、コンパレータ３２の＋入力端と−入力端に対応している。Ｔｒ１１及びＴｒ１２のドレインは、オフセット制御回路３１を介して、電源ＶＤＤに接続されている。Ｔｒ１２のドレインの電圧が、増幅信号として検波器３４に供給される。

電流制御回路３３は、Ｔｒ１１及びＴｒ１２のソースに接続されている。また、電流制御回路３３は、間欠起動制御回路２０に接続されている。電流制御回路３３は、間欠起動制御回路２０より間欠動作信号Ｓ１が供給されたときに起動し、Ｔｒ１１及びＴｒ１２から接地側に向けて定電流が流れるように動作する。

オフセット制御回路３１は、コンパレータ３２のオフセット値を変更可能とするための回路である。オフセット制御回路３１は、Ｔｒ１１及びＴｒ１２のドレインに供給される電流量バランスを調整することにより、オフセット値を変更する。仮に、このオフセット制御回路３１を設けない場合、オフセット値を所望の値にするためには、製造時の段階でコンパレータを構成する差動トランジスタを、特性のばらつきなく作成しなければならない。コンパレータを小型化しようとすればするほど、差動トランジスタを特性のばらつき無く作成することは難しくなる。これに対して、本実施形態においては、オフセット制御回路３１によりオフセット値を変更することができるので、製造時に差動トランジスタ間の特性が多少ばらついていたとしても、問題ない。従って、差動トランジスタを小型化することが容易となり、小型化させることができる。

コンパレータ３２のオフセット値は、オフセット制御回路３１の状態によって決定される。従って、本実施形態では、このオフセット制御回路３１の状態を、オフセット状態というものとする。

オフセット制御回路３１の具体的構成について説明する。オフセット制御回路３１は、電源ＶＤＤと、（Ｔｒ１１、Ｔｒ１２）の各ドレインとの間に設けられている。オフセット制御回路３１は、１０個のトランジスタ（Ｔｒ１〜Ｔｒ１０）を有している。各トランジスタ（Ｔｒ１〜Ｔｒ１０）は、ＰＭＯＳトランジスタである。Ｔｒ１、Ｔｒ３、Ｔｒ５、Ｔｒ７、及びＴｒ９のソースには、電源ＶＤＤが接続されている。Ｔｒ２、Ｔｒ４、Ｔｒ６、Ｔｒ８、及びＴｒ１０は、ソース側で、それぞれ、Ｔｒ１、Ｔｒ３、Ｔｒ５、Ｔｒ７、及びＴｒ９のドレインに接続されている。Ｔｒ２、Ｔｒ４、Ｔｒ６、Ｔｒ８のドレインは、Ｔｒ１１のドレイン及びＴｒ１０のゲートに接続されている。一方、Ｔｒ１０のドレインは、差動トランジスタＴｒ１２のドレインに接続されている。

Ｔｒ１及びＴｒ９は、電源ＶＤＤと差動トランジスタ（Ｔｒ１１、Ｔｒ１２）との間に設けられるトランジスタ数を調整するためのものであり、いわばダミーのトランジスタである。Ｔｒ１及びＴｒ９のゲートは、それぞれ、接地されている。

Ｔｒ３、Ｔｒ５、Ｔｒ７は、Ｔｒ１１のドレインに流れ込む電流経路の数を切り替えるためのトランジスタ（以下、切替トランジスタ）である。切替トランジスタ（Ｔｒ３、Ｔｒ５、Ｔｒ７）のゲートは、それぞれ、オフセット調整切替回路４０に接続されている。各切替トランジスタ（Ｔｒ３、Ｔｒ５、Ｔｒ７）は、オフセット調整切替回路４０より供給されるオフセット切替信号（Ｓ２−ｎ）によって、切り替えられる。Ｔｒ３、Ｔｒ５、及びＴｒ７がオン状態となると、Ｔｒ１１のドレインに流れ込む電流の経路が増え、Ｔｒ１１のドレイン側に流れ込む電流量が増加する。

Ｔｒ４、Ｔｒ６、及びＴｒ８は、それぞれ、所定量の電流をＴｒ１１に供給するためのトランジスタ（以下、電流量調整用トランジスタ）である。各電流量調整用トランジスタ（Ｔｒ４、Ｔｒ６、Ｔｒ８）のゲートは、それぞれ、自身のドレイン側に接続されている。

オフセット制御回路３１において、全切替トランジスタ（Ｔｒ３、Ｔｒ５、Ｔｒ７）がオフ状態の場合、Ｔｒ１１のドレインには、電源ＶＤＤより、Ｔｒ１及びＴｒ２を介して電流が流れる。一方、Ｔｒ１２のドレインには、電源ＶＤＤより、Ｔｒ９及びＴｒ１０を介して電流が流れる。ここで、オフセット制御回路３１は、全切替トランジスタ（Ｔｒ３、Ｔｒ５、Ｔｒ７）がオフの場合に、Ｔｒ１１へ流れる電流量が、Ｔｒ１２に流れる電流量よりも少なくなるように、構成されている。これにより、コンパレータ３２の＋入力端と−入力端に印加される電圧が同じであった場合（以下、無入力状態という）、ハイレベルの増幅信号が出力される。すなわち、オフセット制御回路３１は、全切替トランジスタがオフ状態の場合に、オフセット値がマイナスとなるように設定されている。

オフセット切替信号Ｓ２−ｎにより、オン状態とされる切替トランジスタ（Ｔｒ３、Ｔｒ５、Ｔｒ７）の数が増えると、Ｔｒ１１に供給される電流量が増え、Ｔｒ１２に供給される電流量が減り、オフセット値が高くなる。オン状態の切替トランジスタの数がある数を超え、オフセット値がマイナス側からプラス側に変わると、無入力状態における増幅信号の論理レベルがハイレベルからローレベルに切り替わることになる。

尚、本実施形態では、オフセット制御回路３１において、切替トランジスタ（Ｔｒ３、Ｔｒ５、Ｔｒ７）及び電流量調整用トランジスタ（Ｔｒ４、Ｔｒ６、Ｔｒ８）が、それぞれ３個づつである場合について説明したが、これらの数はあくまで一例であり、３個づつに限定されるものではない。切替トランジスタ及び電流量調整用トランジスタの数を増やせば、一つの切替トランジスタを切り替えたときのオフセット値の変動量を小さく出来るので、より細かくオフセット調整を行うことができるようになる。

続いて、オフセット調整切替回路４０について説明する。オフセット調整切替回路４０は、オフセット制御回路３１の状態を制御するための回路である。すなわち、オフセット調整切替回路４０は、オフセット値を調整するための回路といえる。オフセット調整切替回路４０は、再生信号Ｓ４の論理レベルを判定し、その判定結果に基づいて実動作時におけるオフセット状態を決定する。オフセット調整切替回路４０は、間欠動作制御回路２０に接続されており、間欠動作制御回路２０か間欠動作信号Ｓ１が供給されると、その動作を開始する。

オフセット調整切替回路４０は、オフセット切替信号Ｓ２−ｎをＬＦ受信回路３０に供給する事で、オフセット制御回路３１の状態（オフセット状態）を調整する。ここで、既述のとおり、ＬＦ受信回路３０では、予め、オフセット値がマイナスとなるようなオフセット状態に設定されている。そこで、オフセット調整切替回路４０は、オフセット値が一段階づつ高くなるように、オフセット状態を切り替えていく。また、オフセット調整切替回路４０は、オフセット状態を切り替えるたびに、再生信号Ｓ４の論理レベルを判定する。再生信号Ｓ４の論理レベルがハイレベルからローレベルに切り替わったときのオフセット状態が、オフセット値がマイナスからプラスに切り替わったときの状態である。この状態で与えられるオフセット値は、最大感度を与えるオフセット値であるといえる。したがって、オフセット調整切替回路４０は、再生信号Ｓ４がハイレベルからローレベルに切り替わったときのオフセット状態を識別し、その識別結果に基づいて、実動作時におけるオフセット状態を決定する。尚、決定されるオフセット状態は、最大感度のオフセット値を与えるような状態であるとは限らない。最大感度の場合にはノイズなども検出してしまうことがあるため、最大感度よりも低い感度となるようなオフセット状態を、実動作時におけるオフセット状態として決定してもよい。

ここで、オフセット調整切替回路４０が判定を行う再生信号Ｓ４は、無入力状態における再生信号Ｓ４であることが前提となっている。コンパレータ３２の±入力端の間に、コマンドデータの受信に基づく電位差が発生している場合、再生信号Ｓ４の論理レベルが無入力状態における論理レベルとずれてしまうことがあるので、正しくオフセット調整を行うことができない。

そこで、本実施形態のオフセット調整切替回路４０は、オフセット状態を一定にした状態で、複数のタイミングで再生信号Ｓ４の論理レベルを判定する。その際、コマンドデータの受信中であっても少なくとも１回は、コマンドデータのローレベル期間に対応する再生信号Ｓ４が判定されるようなタイミングで、判定を行う。その結果、少なくとも一回は、無入力状態であるローレベル期間に対する再生信号Ｓ４の判定が行われることになる。複数のタイミングで判定を行った結果、全てがハイレベルと判定されたならば、無入力状態に対応する再生信号Ｓ４もハイレベルであることになる。一方、少なくとも一回、ローレベルと判定されたならば、無入力状態に対応する再生信号Ｓ４がローレベルであったということになる。すなわち、コマンドデータの受信中であっても、無入力状態に対する再生信号Ｓ４の論理レベルを判定し、その結果に基づいてオフセット値の調整を行うことができる。

図１２は、オフセット調整切替回路４０が再生信号Ｓ４の判定を行うタイミングを、具体的に説明するための説明図である。本実施の形態のように、コマンドデータがマンチェスタコードで符号化されている場合、「０」から「１」への変化点ではローレベル期間が１周期分続き、「１」から「０」への変化点ではハイレベル期間が１周期分続くことになる（図１２（ａ）参照）。ここで、再生信号Ｓ４におけるハイレベル期間の長さは、実質的に、コマンドデータにおけるハイレベル期間の長さと同じ長さであるとする。（実際には、アンテナ１のダンピング値によって、再生信号Ｓ４のハイレベル期間の長さは変動することもある。）この場合、コマンドデータ２周期分を等間隔で６分割以上するようなタイミングで判定を行えば、必ず一回はローレベル期間に対応する再生信号Ｓ４が判定されることになる（図１２（ｃ）参照）。尚、５分割の場合（図１２（ｂ）参照）には、立ち上がり／立ち下りエッジと重なる場合がある為、確実にローレベル期間に対する再生信号Ｓ４を判定するには、６分割以上が必要である。

尚、既述したように、ダンピング抵抗部３７によって、アンテナ１のダンピング値を強めておくことで、入力信号Ｓ３におけるローレベル期間を長くすることができる。その結果、再生信号Ｓ４においても、ローレベル期間に対応する期間が長くなる。再生信号Ｓ４の論理レベルを複数のタイミングで判定するにあたり、判定回数を少なくすることができるので、好ましい。

上述したオフセット調整切替回路４０は、例えば、次に示すような構成によって実現可能である。図１３Ａは、オフセット調整切替回路４０の構成例を示す概略構成図である。

オフセット調整切替回路４０は、クロック生成部４３と、オフセット判定部４２と、オフセット切替信号制御回路４１と、オフセット記憶部４４とを有している。

クロック生成部４３は、複数のサンプリングクロック（Ａ〜Ｆ）を生成する回路である。複数のサンプリングクロック（Ａ〜Ｆ）は、再生信号Ｓ４の論理レベルを判定するタイミングを示すためのクロック信号である。複数のサンプリングクロック（Ａ〜Ｆ）は、ハイレベル信号である。クロック生成部４３は、図１２（ｃ）で示した論理レベル判定のタイミングに対応するように、複数のサンプリングクロック（Ａ〜Ｆ）の各々を時間差で生成し、オフセット判定部４２に供給する。

また、クロック生成部４３は、所定の間隔でオフセット切替信号生成クロックＳ８を生成し、オフセット切替信号制御回路４１に供給する。オフセット切替信号生成クロックＳ８は、オフセット切替信号Ｓ２−ｎを切り替えるタイミングを示すためのクロック信号である。オフセット切替信号生成クロックＳ８は、複数のサンプリングクロック（Ａ〜Ｆ）が一通り生成される時間よりも長い間隔で、生成される。

尚、クロック生成部４３は、間欠動作信号Ｓ１に基づいて、複数のサンプリングクロック（Ａ〜Ｆ）及びオフセット切替信号生成クロックＳ８の生成を開始する。ここで、クロック生成部４３は、間欠動作信号Ｓ１が供給されてから、ＬＦ受信回路３０の動作が安定する時間が経過した後に、複数のサンプリングクロック（Ａ〜Ｆ）及びオフセット切替信号生成クロックＳ８の生成を開始する。ＬＦ受信回路３０が安定するまでの時間は、例えば、クロック生成部４３のローカルクロックにより、識別される。

オフセット判定部４２は、クロック生成部４３から供給される複数のサンプリングクロック（Ａ〜Ｆ）に基づいて、再生信号Ｓ４の論理レベルを判定する。オフセット判定部４２は、複数のＤラッチ４２−１（Ａ〜Ｆ）と、ＮＡＮＤ回路４２−２とを備えている。

複数のＤラッチ４２−１（Ａ〜Ｆ）の各々は、データ入力端（Ｄ）と、データ出力端（Ｑ）と、クロック入力端（Ｃ）とを備えている。各Ｄラッチ４２−１（Ａ〜Ｆ）は、クロック入力端（Ｃ）にハイレベルが供給されているときに、データ入力端（Ｄ）へ入力される信号と同じ論理レベルの出力信号を、データ出力端（Ｑ）から出力する。一方、クロック入力端（Ｃ）がローレベルのときには、データの流れが遮断され、データ出力端（Ｑ）からの出力は、クロック入力端（Ｃ）がハイレベルからローレベルに切り替わったときに出力していた論理レベルに保持される。従って、各Ｄラッチ（４２−１Ａ〜４２−１Ｆ）のデータ出力は、クロック入力端子（Ｃ）にハイレベルが供給されているときにしか、変化しない。

各Ｄラッチ４２−１（Ａ〜Ｆ）のデータ入力端（Ｄ）は、ＬＦ受信回路３０に接続されており、ＬＦ受信回路３０からの再生信号Ｓ４が入力される。また、各Ｄラッチ４２−１（Ａ〜Ｅ）のクロック入力端子（Ｃ）は、各サンプリングクロック（Ａ〜Ｆ）が供給されるように、クロック生成部４３に接続されている。また、各Ｄラッチ４２−１（Ａ〜Ｆ）のデータ出力端子（Ｑ）は、ＮＡＮＤ回路４２−２の入力端に接続されている。従って、各Ｄラッチ４２−１（Ａ〜Ｆ）は、各サンプリングクロック（Ａ〜Ｆ）が供給され終わった段階で再生信号Ｓ４の論理レベルを保持し、ＮＡＮＤ回路４２−２に供給することになる。すなわち、各サンプリングクロック（Ａ〜Ｆ）の供給が終了するタイミングが、再生信号の論理レベルが判定されるタイミングである。

ＮＡＮＤ回路４２−２の出力端は、オフセット切替信号制御回路４１に接続されている。ＮＡＮＤ回路４２−２は、複数のＤラッチ４２−１（Ａ〜Ｆ）から供給される信号に基づいて、オフセット判定信号を生成し、オフセット切替信号制御回路４１に供給する。ＮＡＮＤ回路４２−２は、全ての入力端にハイレベルが供給されているときに、ローレベルのオフセット判定信号を出力する。また、入力端の少なくとも一つにローレベルが供給されているときには、ハイレベルのオフセット判定信号を出力する。

このようなオフセット判定部４２は、ロジック回路で構成されており、比較的小面積で作成することができる。

オフセット判定部４２は、上述のような構成により、次のように動作する。各Ｄラッチ４２−１（Ａ〜Ｆ）は、各サンプリングクロック（Ａ〜Ｆ）の供給が終了したタイミングで、再生信号Ｓ４の論理レベルをラッチして、ＮＡＮＤ回路４２−２に供給する。複数のサンプリングクロック（Ａ〜Ｆ）は時間差で供給されるので、複数のＤラッチ（Ａ〜Ｆ）は異なるタイミングで再生信号Ｓ４の論理レベルをラッチ（判定）することになる。全てのＤラッチ４２−１（Ａ〜Ｆ）がハイレベルの再生信号Ｓ４をラッチした場合、ＮＡＮＤ回路４２−２は、オフセット判定信号としてローレベルを出力する。一方、少なくとも一つのＤラッチ４２−１がローレベルの再生信号Ｓ４をラッチした場合、ＮＡＮＤ回路４２−２は、オフセット判定信号としてハイレベルを出力する。

オフセット切替信号制御回路４１は、オフセット切替信号Ｓ２−ｎの切替を行う回路である。オフセット切替信号制御回路４１は、クロック生成部４３から供給されるオフセット切替信号生成クロックＳ８に基づいて、オフセット制御回路３１に供給するオフセット切替信号Ｓ２−ｎの論理レベルを切り替える。すなわち、オフセット状態を切り替える。具体的には、アクティブレベル（ローレベル）のオフセット切替信号Ｓ２−ｎの数を一つづつ増やして、オフセット制御回路３１におけるオン状態の切替トランジスタ（Ｔｒ３、Ｔｒ５、Ｔｒ７）の数を一つづつ増やしていく。すなわち、オフセット切替信号生成クロックＳ８が供給されるたびに、オフセット値が一段階づつあがるように、オフセット状態を切り替える。

また、オフセット切替信号制御回路４１は、オフセット切替信号生成クロックＳ８が供給されると、オフセット判定信号の論理レベルを判定し、判定結果をそのときのオフセット状態を示す情報と対応付けてオフセット記憶部４４に格納する。

また、オフセット切替信号制御回路４１は、全てのオフセット切替信号Ｓ２−ｎについて論理レベルを切り替え、オフセット判定信号を判定すると、オフセット記憶部４４に格納された情報に基づいて、実動作時におけるオフセット状態を決定する。具体的には、オフセット判定信号の論理レベルがローレベルからハイレベルになったときのオフセット状態を識別する。そして、識別したオフセット状態に基づいて、実動作時のオフセット状態を決定する。そして、決定した実動作時のオフセット状態となるように、オフセット切替信号Ｓ２−ｎをオフセット制御回路３１に供給する。

図１３Ｂは、オフセット記憶部４４に格納される情報の例を示した概念図である。図１３Ｂの例では、オフセット状態を示す情報として、ローレベル（アクティブレベル）のオフセット切替信号Ｓ２−ｎの番号が示されている。この図１３Ｂの例では、オフセット切替信号２−１をローレベルにしても、オフセット判定信号はローレベルであることを示している。オフセット判定信号がローレベルであることは、そのときのオフセット状態において、無入力状態に対する再生信号Ｓ４の論理レベルがハイレベルであったことを示している。すなわち、オフセット値がマイナスであることを示している。一方、図１３Ｂにおいて、オフセット切替信号Ｓ２−２までをローレベルにすると、オフセット判定信号がハイレベルに切り替わったことが示されている。オフセット判定信号がハイレベルであることは、そのときのオフセット状態において、無入力状態に対応する再生信号Ｓ４の論理レベルが、ローレベルであったことを示している。すなわち、オフセット値がプラスになったことを示している。この図１３Ｂの例では、オフセット切替信号Ｓ２−２までがアクティブレベルとなった状態が、オフセット判定信号の論理レベルがローレベルからハイレベルになったときのオフセット状態であると識別されることになる。

また、本実施形態で説明したオフセット調整切替回路４０は、あくまで一例であり、同様の機能を実現できれば他の回路によって構成されていてもよい。例えば、ＬＦ受信回路の再生信号Ｓ４がローレベルになったら、その論理レベルをラッチするような構成としてもよい。

続いて、ＬＦ受信許可信号生成回路５０（図７参照）について説明する。ＬＦ受信許可信号生成回路５０は、ＬＦ受信許可信号Ｓ５を生成するための回路である。ＬＦ受信許可信号Ｓ５は、オフセット値の調整にかかる動作が終了したことを示す信号である。ＬＦ受信許可信号生成回路５０は、オフセット調整切替回路４０によるコンパレータ３２のオフセット調整が終了した時刻以降に、ＬＦ受信許可信号Ｓ５を生成し、割り込み生成部７０に供給する。ＬＦ受信許可信号生成回路５０は、例えば、間欠動作信号Ｓ１に基づいて、間欠動作信号Ｓ１が供給されてから予め設定された所定時間が経過すると、ＬＦ受信許可信号Ｓ５を生成するように構成することができる。この場合、ＬＦ受信許可信号生成回路５０は、間欠起動制御回路２０に内臓されるか、間欠起動制御回路２０に接続されていればよい。また、ＬＦ受信許可信号生成回路５０は、オフセット調整切替回路４０からオフセット値の調整に係る動作が終了ことを示す信号を受信し、これに基づいてＬＦ受信許可信号Ｓ５を生成するように構成されていてもよい。この場合、オフセット調整切替回路４０が、オフセット調整を終了した時刻以降にオフセット調整が完了したことを示す信号をＬＦ受信許可信号生成回路５０に供給するように構成しておけばよい。

また、ＬＦ受信許可信号生成回路５０は、ＬＦ受信許可信号Ｓ５と生成するのと同時に、ダンピング抵抗コントロール信号Ｓ７を生成し、ＬＦ受信回路３０に供給する。これにより、ＬＦ受信回路３０のスイッチＳＷ１（図１０参照）がオフ状態とされ、アンテナ１のダンピング値が弱められる。

続いて、割り込み生成部７０（図７参照）について説明する。割り込み生成部７０は、ＬＦ受信回路３０のオフセット値の調整が終了し、且つ、コマンドデータが送信されてきたときにのみ、マイクロコンピュータ６０を起動させるための回路である。割り込み生成部７０は、ＬＦ受信許可信号生成回路５０、ＬＦ受信回路３０、及びマイクロコンピュータ６０に接続されている。割り込み生成部７０は、ＬＦ受信許可信号Ｓ５が供給されているときにのみ、再生信号Ｓ４と同じ論理レベルで割り込み信号Ｓ６を生成し、マイクロコンピュータ６０に供給する。尚、ＬＦ受信許可信号Ｓ５が供給されていても、コマンドデータの受信中で無ければ、ＬＦ受信回路３０の再生信号Ｓ４がローレベルであるので、割り込み信号Ｓ６はローレベルである。

続いて、マイクロコンピュータ６０（図７参照）について説明する。マイクロコンピュータは、互いにバスラインで接続されたＣＰＵ（図示せず）、メモリ（図示せず）を備えている。マイクロコンピュータ６０は、ハイレベルの割り込み信号Ｓ６が供給されたときに起動する。そして、割り込み信号Ｓ６に基づいて、再生されたコマンドを実行する。ここで、コマンドデータの受信中ではない場合、割り込み信号Ｓ６がローレベルであり続けるので、マイクロコンピュータ６０は起動しない。したがって、マイクロコンピュータ６０は、ＬＦ受信許可信号Ｓ５が生成され、且つ、コマンドデータの受信中である場合にのみ、起動することになる。

続いて、本実施形態に係るデータ通信システムの動作について、図１４を参照して説明する。図１４は、データ通信システムの動作の全体の流れを説明するためのフローチャートである。以下に、データ通信システムの全体の動作を、概略的に説明する。

ステップＳ１０；間欠動作信号Ｓ１の生成
あるタイミングで、間欠動作制御回路２０が間欠動作信号Ｓ１を生成し、ＬＦ受信回路３０及びオフセット調整切替回路４０に供給する。

ステップＳ２０；ＬＦ受信回路３０の起動
間欠動作信号Ｓ１の供給を受けて、ＬＦ受信回路３０が起動する。ＬＦ受信回路３０が起動するとともに、ダンピング抵抗部３７のスイッチＳＷ１がオン状態とされる。これにより、アンテナ１のダンピング値は、オフセット調整時の値（ダンピング強）に設定される。

ステップＳ３０；再生信号Ｓ４の判定
一方、オフセット調整切替回路４０も、間欠動作信号Ｓ１の供給を受けて起動する。オフセット調整切替回路４０は、ＬＦ受信回路３０の安定時間待ちが終了した時刻に、再生信号Ｓ４の論理レベルを判定する。その際、ＬＦ受信回路３０のオフセット状態を切り替えながら、再生信号Ｓ４の論理レベルを判定する。

ステップＳ４０；実動作時のオフセット値の決定
オフセット調整切替回路４０は、Ｓ３０における再生信号Ｓ４の判定結果に基づいて、実動作時のオフセット状態を決定する。そして、決定したオフセット状態となるように、オフセット切替信号Ｓ２−ｎをＬＦ受信回路３０に供給する。

ステップＳ５０、６０；ＬＦ受信許可信号Ｓ５の生成、ダンピング抵抗コントロール信号Ｓ７の生成
ステップＳ４０の後に、ＬＦ受信許可信号生成回路５０がＬＦ受信許可信号Ｓ５を生成し、割り込み生成部７０に供給する（ステップＳ５０）。また、ＬＦ受信許可信号生成回路５０は、ダンピング抵抗コントロール信号Ｓ７を生成し、ＬＦ受信回路３０に供給する。これにより、スイッチＳＷ１がオフ状態とされ、ダンピング値が初期値（ダンピング弱）とされる。

ステップＳ７０；ＬＦ電波の受信
ステップＳ６０以降に、アンテナ１がコマンドデータのＬＦ電波を受信したとする。すると、アンテナ１によって入力信号Ｓ３が生成され、ＬＦ受信回路３０に供給される。ＬＦ受信回路３０では、コンパレータ３２によって入力信号Ｓ３が差動増幅され増幅信号が出力される。また、増幅信号は検波器３４によって検波（再生）され、再生信号Ｓ４が出力される。ＬＦ受信回路３０から再生信号Ｓ４が、割り込み生成部７０に供給される。

ステップＳ８０；割り込み信号Ｓ６の生成
続いて、割り込み生成部７０が割り込み信号Ｓ６を生成し、マイクロコンピュータ６０に供給する。

ステップＳ９０；マイクロコンピュータの起動
マイクロコンピュータ６０は、割り込み信号Ｓ６がハイレベルで供給されると、起動する。

ステップＳ１００；コマンドの実行
更に、マイクロコンピュータ６０は、割り込み信号Ｓ６に基づいて、コマンドを実行する。割り込み信号Ｓ６は、再生信号Ｓ４と同じ論理レベルで供給されるので、実質的には再生信号Ｓ４に基づいて、コマンドを実行する。

以上のステップＳ１０〜１００までの処理により、間欠動作時における一連の動作が終了する。すなわち、間欠動作時には、まずステップＳ１０〜４０までの処理によりオフセット値の調整が行われ、その後、ステップＳ７０〜１００において、コマンドデータが送信されてきたときのみ、マイクロコンピュータ６０が起動しコマンドを実行することになる。

ここで、マイクロコンピュータ６０が起動しているのは、オフセット値の調整が終了し、且つ、コマンドデータが送信されてきたときのみである。従って、マイクロコンピュータ６０の起動している時間を必要最低限とすることができる。また、オフセット値の調整時において、マイクロコンピュータ６０は起動していない。従来例として説明した特許文献１では、マイクロコンピュータを起動させ、マイクロコンピュータのプラグロムによって、オフセット値の調整を行っている。これに対して、本実施形態によれば、マイクロコンピュータがオフセット調整を行う場合に比べて、マイクロコンピュータを動作させるのに必要な消費電力を低減させることができる。

また、本実施形態においては、間欠動作毎に、オフセット値の調整が行われることになる。特許文献１に記載された技術のように、電波の受信中にオフセット値の調整を行うとオフセット値がずれてしまう場合、正確にオフセット値を設定するためには確実に電波の無い状態で調整を行わなければならない。データ通信システムを使用している最中は、コマンドデータが不定期で送られている可能性があるので、確実に電波の無い状態であるとはいえない。従って、データ通信システムを使用する前に、前もってオフセット値を調整しておく必要がある。しかしながら、使用条件（温度、電源電圧）の変化によっても、オフセット値は変動してしまうことがある。そのため、このような使用条件の変化によるオフセット値の変動をも考慮し、コンパレータの感度を落とさなければならない。これに対して、本実施形態によれば、間欠動作毎にオフセット値の調整が行われるので、使用条件の変化に関係なく、オフセット値を常に最良の値に保つことができる。

続いて、上述のステップＳ３０〜４０の動作について、より詳細に説明する。図１５は、オフセット調整切替回路４０の動作を説明するためのタイミングチャートである。また、図１６は、ステップＳ３０及び４０の動作を詳細に説明するための、フローチャートである。

図１５に示されるように、時刻ｔ０において、間欠動作制御回路２０によって間欠動作信号Ｓ１が供給されるとする。間欠動作信号Ｓ１の供給により、オフセット調整切替回路４０では、クロック生成部４３が、ＬＦ受信回路３０の安定待ち時間をカウントする。ＬＦ受信回路３０の安定時間待ちが終了する時刻をｔ１とする。尚、ＬＦ受信回路３０は、予め、ハイレベルが出力されるように、オフセット値が設定されている。従って、ＬＦ受信回路３０は、時刻ｔ１において、ハイレベルの再生信号Ｓ４を出力する。

ステップＳ３１；オフセット切替信号Ｓ２−１の切替
時刻ｔ１において、オフセット切替信号生成クロック（図１５における図示は省略されている）に基づき、オフセット切替信号制御回路４１が、オフセット切替信号Ｓ２−１をローレベル（アクティブレベル）に切り替える。その結果、ＬＦ受信回路３０のコンパレータ３２においては、差動トランジスタＴｒ１１のドレインに供給される電流量が、一段階、増加することになる。すなわち、オフセット値が一段階上がるように、オフセット状態が切り替わる。ただし、この段階では、未だに、Ｔｒ１１への電流量よりもＴｒ１２への電流量の方が多く、オフセット値はマイナスであるものとする。

ステップＳ３２；オフセット判定信号の判定
時刻ｔ１以降、クロック生成部４３がサンプリングクロック（Ａ〜Ｅ）の生成を開始する。クロック生成部４３は、時間差でサンプリングクロック（Ａ〜Ｅ）を生成し、オフセット判定部４２に供給する。オフセット判定部４２では、サンプリングクロックの供給が終了するタイミングにあわせて、再生信号Ｓ４の論理レベルを判定する。

ここで、マンチェスタコード「００００・・」を示すコマンドデータが送信されているものとする（電波有り、参照）。このとき、ＬＦ受信回路３０では、無入力状態ですでにハイレベルが出力されているので、コマンドデータのローレベル期間に対応する再生信号Ｓ４も、ハイレベルとなる。すなわち、再生信号Ｓ４は、ハイレベルであり続ける。従って、オフセット判定部４２では、全てのＤラッチ４２−１（Ａ〜Ｅ）がハイレベルをＮＡＮＤ回路４２−２に供給する。これにより、ローレベルのオフセット判定信号が、オフセット切替信号制御回路４１に供給され続ける。

尚、ＬＦ受信回路３０が無入力状態であった場合（電波なし、参照）でも、再生信号Ｓ４はハイレベルのままである。従って、ローレベルのオフセット判定信号が、オフセット切替信号制御回路４１に供給され続ける。

オフセット切替信号制御回路４１は、全てのサンプリングクロック（Ａ〜Ｅ）が一通り供給され終わった段階で、オフセット判定信号の論理レベルを判定する。そして、その結果をオフセット記憶部４４に格納する。

ステップＳ３３；オフセット切替信号Ｓ２−２の切替
Ｓ３２の動作が終了すると、再びオフセット切替信号生成クロックＳ８（図示省略）が生成され、オフセット切替信号制御回路４１は、オフセット切替信号Ｓ２−２をローレベルに切り替える。オフセット切替信号Ｓ２−２がローレベルに切り替えられる時刻を、ｔ２とする。オフセット切替信号Ｓ２−２がローレベルとされることで、差動トランジスタＴｒ１１に供給される電流量が、更に一段階、増加する。すなわち、オフセット値が更に一段階高くなるように、オフセット状態が切り替えられる。その結果、オフセット値がプラスになったとする。このとき、無入力状態では、ＬＦ受信回路３０の再生信号Ｓ４がローレベルになる。

ステップＳ３４；オフセット判定信号を判定
時刻ｔ２になると、再び、クロック生成部４３は、複数のサンプリングクロック（Ａ〜Ｅ）をオフセット判定部４２に供給する。

コマンドデータの受信中である場合（電波有り、参照）、再生信号Ｓ４は、ハイレベルとローレベルの繰り返しとなる。ここで、複数のサンプリングクロック（Ａ〜Ｅ）は、必ず、コマンドデータのローレベル期間に対応する再生信号Ｓ４が検出されるようなタイミングでオフセット判定部４２（Ｄラッチ４２−１（Ａ〜Ｅ））に供給される。従って、複数のＤラッチ４２−１（Ａ〜Ｅ）のうち、少なくとも一つは、ローレベルの再生信号Ｓ４をラッチすることになる。図１５に示す例では、サンプリングクロックＢの供給が終了した時刻（時刻ｔ３）において、再生信号Ｓ４がローレベルとなっている。従って、Ｄラッチ４３−１Ｂは、ローレベルの再生信号Ｓ４をラッチし、ＮＡＮＤ回路４２−２に供給する。その結果、オフセット判定信号は、時刻ｔ３において、ローレベルからハイレベルに切り替わる。

なお、コマンドデータを受信していない場合（電波なし、参照）には、一つ目のサンプリングクロック（Ａ）の供給が終了した段階で、Ｄラッチ４２−１Ａがローレベルをラッチする。その結果、コマンドデータの受信中である場合と同様、オフセット判定信号はハイレベルに切り替わる。

オフセット切替信号制御回路４１は、全てのサンプリングクロック（Ａ〜Ｅ）が一通り供給され終わった段階で、オフセット判定信号の論理レベルを判定する。そして、その結果をオフセット記憶部４４に格納する。

オフセット切替信号Ｓ２−２における再生信号Ｓ４の判定が終了すると、時刻ｔ４において、オフセット切替信号制御回路４１は、オフセット切替信号Ｓ２−３を更にローレベルとする。そして、オフセット判定部４２は、時刻ｔ１〜ｔ２、時刻ｔ２〜ｔ４と同様にして、再生信号Ｓ４の論理レベルを判定する。

ステップＳ４１；判定結果の参照
オフセット切替信号制御回路４１は、全てのオフセット切替信号Ｓ２−ｎを切り替えて、そのときのオフセット判定信号の判定を行う。そして、オフセット記憶部４４を参照し、どのオフセット切替信号Ｓ２−ｎを切り替えた段階で、オフセット判定信号がローレベルからハイレベルに切り替わったかを、識別する。

ステップＳ４２；感度の調整
オフセット切替信号制御回路４１は、Ｓ４１における識別結果に基づいて、実動作時におけるオフセット状態を決定する。具体的には、Ｓ４１で識別したオフセット状態よりも、オフセット値が感度調整値α分だけ高くなるように、実動作時のオフセット状態を決定する。そして、決定したオフセット状態となるように、オフセット切替信号Ｓ２−ｎをＬＦ受信回路３０に供給する。尚、感度調整値αは、予め設定された値である。感度調整値αがゼロのときに、最大感度であるということになる。感度調整値αは、ノイズの除去など、目的や用途に合わせて、適宜設定されることが好ましい。

オフセット切替信号制御回路４１によるオフセット調整が終了した時刻より後の時刻ｔ５において、ＬＦ受信許可信号生成回路５０が、ＬＦ受信許可信号Ｓ５を生成し、割り込み生成部７０に供給される。また、ＬＦ受信許可信号５０は、ダンピング抵抗コントロール信号Ｓ７を生成してＬＦ受信回路に供給し、ダンピング値を弱くする。ＬＦ受信許可信号Ｓ５は、間欠動作信号Ｓ１の供給が終了する時刻ｔ６まで、供給される。時刻ｔ５から時刻ｔ６までの期間に、コマンドデータを受信した場合には、既述のようにマイクロコンピュータ６０が起動し、コマンドデータがＬＦ受信回路３０によって再生され、マイクロコンピュータ６０によってコマンドが実行される。時刻ｔ５〜ｔ６までの期間にコマンドデータの受信が無かった場合には、マイクロコンピュータ６０が起動されることも無く、処理を終了する。

以上説明したように、本実施形態によれば、オフセット調整切替回路４０が、オフセット状態を一定として、複数のタイミングでＬＦ受信回路３０の再生信号Ｓ４の論理レベルを判定する。その結果、コマンドデータの受信中であっても、少なくとも一回はコマンドデータのローレベル期間に対する再生信号Ｓ４の論理レベルが判定される。従って、無入力状態における再生信号Ｓ４の論理レベルに基づいて、オフセット値を決定することができる。コマンドデータ受信中にオフセット調整を行っても、電波による入力信号Ｓ３の振幅によってオフセット値がずれてしまうことがなく、正確にオフセット調整を行うことができる。

尚、本実施形態では、ステップＳ３０において、オフセット切替信号制御回路４１が、全てのオフセット切替信号Ｓ２−ｎを切替、オフセット判定信号の判定を行う場合について説明したが、必ずしも全てのオフセット切替信号Ｓ２−ｎを切り替える必要は無い。例えば、オフセット切替信号制御回路は、図１７に示されるように動作してもよい。図１７に示される例では、ステップＳ３５において、ｎ番目のオフセット切替信号Ｓ２−ｎをアクティブレベル「Ｌ」に切り替える。そして、無入力状態に対応する再生信号Ｓ４の論理レベルを判定する（ステップＳ３６）。一度もローレベルが認識されなかった場合には、次のｎ＋１番目のオフセット切替信号をアクティブレベル「Ｌ」に切り替える。一方、一度でもローレベルと判定された場合にはオフセット切り替え動作を終了する（ステップＳ３７）。このように動作しても、無入力状態に対応する再生信号Ｓ４の論理レベルが、ハイレベルからローレベルに切り替わる段階を識別できる。

従来のＴＰＭＳの構成を示す概略構成図である。 従来の送信側モジュールの構成を示す概略構成図である。 従来の送信側モジュールの構成を示す概略構成図である。 従来のＴＰＭＳにおける、Ｔｒ１１への入力電流量と、オン状態にされるトランジスタの数との関係を示すグラフである。 従来のコンパレータの動作方法を示すフローチャートである。 従来の送信側モジュールを用いて電波の受信中にオフセット調整を行ったときの様子を説明するための説明図である。 データ通信システムの構成を示す概略構成図である。 コマンドデータを説明するためのタイミングチャートである。 コマンドデータと間欠動作信号との関係を示すタイミングチャートである。 ＬＦ受信回路の構成を示す概略構成図である。 ＬＦ受信回路における信号の流れを説明するためのタイミングチャートである。 再生信号を判定するタイミングを説明するためのタイミングチャートである。 オフセット調整切替回路の構成を示す概略構成図である。 オフセット記憶部に格納される情報を示す概念図である。 データ受信装置の動作を示すフローチャートである。 データ受信装置の動作を示すタイミングチャートである。 オフセット調整切替回路の動作を示すフローチャートである。 オフセット調整切替回路の動作の変形例を示すフローチャートである。

符号の説明

１ アンテナ
１０ データ送信装置
２０ 間欠起動制御回路
３０ ＬＦ受信回路
３１ オフセット制御回路
３２ コンパレータ
３３ 電流制御回路
３４ 検波器
３５ 基準電位発生回路
３７ ダンピング抵抗部
４０ オフセット調整切替回路
４１ オフセット切り替え信号制御回路
４２ オフセット判定部
４２−１ Ｄラッチ
４２−２ ＮＡＮＤ回路
４３ クロック生成部
４４ オフセット記憶部
５０ ＬＦ受信許可信号生成回路
６０ マイクロコンピュータ
７０ 割り込み生成部

Claims (19)

1. 電波が存在するハイレベル期間と電波の存在しないローレベル期間との組み合わせにより符号化されたコマンドデータを受信するためのデータ受信装置であって、
   アンテナを介して前記コマンドデータを受信する差動増幅回路と、前記差動増幅回路の出力を受けて前記コマンドデータに基づいた再生信号を出力する検波器と、を有する受信回路と、
   前記受信回路が前記コマンドデータを受信しているときに、前記コマンドデータの前記ローレベル期間に対応する前記再生信号の論理レベルを判定し、判定結果に基づいてオフセット切替信号を生成するオフセット切替回路と、を具備し、
   前記差動増幅回路は、前記オフセット切替信号に基づいてオフセット値の調整を行うオフセット制御部を有する
   データ受信装置。
2. 請求項１に記載されたデータ受信装置であって、
   前記コマンドデータは、１周期中の少なくとも１期間に必ず前記ローレベル期間が含まれるように符号化されており、
   前記オフセット調整切替回路は、
   前記オフセット値を一定とした状態で、前記コマンドデータの受信中であっても少なくとも１回は前記ローレベル期間に対応する前記再生信号が判定されるように、複数のタイミングで前記再生信号の論理レベルを判定する
   データ受信装置。
3. 請求項１又は２に記載されたデータ受信装置であって、
   前記受信回路の前記オフセット値は、予め、前記ローレベル期間に対応する前記再生信号がハイレベルとなるように設定されており、
   前記オフセット調整切替回路は、
   前記オフセット値が段階的に切り替わるように、前記オフセット切替信号を生成し、
   前記ローレベル期間に対応する前記再生信号がハイレベルからローレベルに切り替わった段階を識別し、識別結果に基づいて実動作時に生成する前記オフセット切替信号を決定する
   データ受信装置。
4. 請求項１乃至３のいずれかに記載されたデータ受信装置であって、
   更に、
   間欠動作信号を生成し、前記受信回路に供給する間欠起動制御回路、
   を具備し、
   前記コマンドデータは、コマンドデータ送信期間の間に繰り返し送信され、
   前記間欠起動制御回路は、前記コマンドデータ送信期間よりも短い周期で、前記間欠動作信号を生成し、
   前記受信回路は、前記間欠動作信号に基づいて、起動する
   データ受信装置。
5. 請求項４に記載されたデータ受信装置であって、
   前記間欠動作信号は、前記オフセット調整切替回路にも供給され、
   前記オフセット調整切替回路は、前記間欠動作信号が供給される度に動作する
   データ受信装置。
6. 請求項１乃至５のいずれかに記載されたデータ受信装置であって、
   更に、
   前記オフセット値が実動作時の値に設定された時刻以降に、受信許可信号を生成する受信許可信号生成回路と、
   前記受信許可信号と、前記再生信号とが供給される割り込み生成部と、
   前記再生信号に基づいて、前記再生信号に含まれるコマンドを実行するマイクロコンピュータと、
   を具備し、
   前記割り込み生成部は、前記受信許可信号が供給され、かつ、ハイレベルの前記再生信号が供給されたときに、割り込み信号を生成して前記マイクロコンピュータに供給し、
   前記マイクロコンピュータは、前記割り込み信号が供給されたときに、起動する
   データ受信装置。
7. 請求項１乃至６のいずれかに記載されたデータ受信装置であって、
   前記アンテナは、コイルとコンデンサとを含むＬＣ共振アンテナであり、
   前記受信回路は、コンパレータを含み、
   前記コンパレータの２つの入力端のそれぞれは、前記ＬＣ共振アンテナの両端のそれぞれに接続されている
   データ受信装置。
8. 請求項７に記載されたデータ受信装置であって、
   前記受信回路は、更に、前記アンテナのダンピング値を調整するダンピング抵抗部を備え、
   前記ダンピング値は、前記オフセット値の調整中の方が、実動作時よりも大きくなるように設定される
   データ受信装置。
9. 請求項１乃至８のいずれかに記載されたデータ受信装置と、
   前記コマンドデータを送信するデータ送信装置と、
   を具備する
   データ通信システム。
10. 請求項９に記載されたデータ通信システムであって、
    前記データ受信装置は、車両のタイヤホイル内に装着され、
    前記データ送信装置は、前記車両中における前記タイヤホイル外に装着される
    データ通信システム。
11. 電波が存在するハイレベル期間と電波の存在しないローレベル期間との組み合わせにより符号化されたコマンドデータを受信し、前記コマンドデータを再生して再生信号を出力する受信回路のオフセット調整方法であって、
    （ａ）前記受信回路が、アンテナを介して前記コマンドデータを受信するし、
    （ｂ）前記受信回路が、受信した前記コマンドデータを再生して、再生信号を出力し、
    （ｃ）前記受信回路のオフセット値を調整するし、
    前記（ｃ）の調整ステップは、
    （ｃ−１）前記受信回路が前記コマンドデータを受信しているときに、前記コマンドデータの前記ローレベル期間に対応する前記再生信号の論理レベルを判定し、
    （ｃ−２）前記（ｃ−１）における判定結果に基づいて、前記オフセット値を決定する、ことを含む
    受信回路のオフセット調整方法。
12. 請求項１１に記載された受信回路のオフセット調整方法であって、
    前記受信回路は、
    前記アンテナに接続された差動増幅回路と、
    前記差動増幅回路のオフセット値を変更可能とするように設けられた、オフセット制御回路と、を備え、
    前記（ｃ）の調整ステップは、前記オフセット制御回路の状態を調整することで、前記オフセット値を調整する
    受信回路のオフセット調整方法。
13. 請求項１１又は１２に記載された受信回路のオフセット調整方法であって、
    前記コマンドデータは、１周期中の少なくとも１期間に必ず前記ローレベル期間が含まれるように符号化されており、
    前記（ｃ−１）の判定ステップは、前記オフセット値を一定にした状態で複数のタイミングで前記再生信号の論理レベルを判定することで、前記ローレベル期間に対応する前記再生信号の論理レベルを判定する
    受信回路のオフセット調整方法。
14. 請求項１３に記載された受信回路のオフセット調整方法であって、
    更に、
    （ｄ）予め、前記受信回路の前記オフセット値を、前記電波を受信していない時にハイレベルが出力されるように設定しておき、
    前記（ｃ−１）の判定ステップは、更に、前記オフセット値を切り替え、
    前記（ｃ−１）の判定ステップは、前記オフセット値が切り替えられるたびに、前記コマンドデータの前記ローレベル期間に対応する前記再生信号の論理レベルを判定し、
    前記（ｃ−２）の決定ステップは、前記ローレベル期間に対応する前記再生信号がハイレベルからローレベルに切り替わったときの前記オフセット値を識別し、識別した前記オフセット値に基づいて、実動作時の前記オフセット値を決定する
    受信回路のオフセット調整方法。
15. 請求項１１乃至１４のいずれか記載された受信回路のオフセット調整方法であって、
    更に、
    （ｅ）前記コマンドデータを、コマンドデータ送信期間の間に繰り返して送信し、
    （ｆ）間欠動作信号を生成し、
    （ｇ）前記間欠動作信号に基づいて、前記受信回路を起動させ、
    前記（ｆ）の生成ステップにおいて、前記コマンドデータ送信期間よりも短い周期で、前記間欠動作信号を生成する
    差動増幅回路のオフセット調整方法。
16. 請求項１５に記載された受信回路のオフセット調整方法であって、
    前記（ｃ）の調整ステップは、前記間欠動作信号が生成される度に、実行される
    受信回路のオフセット調整方法。
17. 請求項１１乃至１６のいずれかに記載された受信回路のオフセット調整方法であって、
    更に、
    （ｈ）前記（ｃ）の調整ステップが終了した時刻以降に、受信許可信号を生成し、
    （ｉ）前記受信許可信号が生成され、かつ、前記再生信号がハイレベルとなった時刻以降に、前記再生信号に基づいて、コマンドを実行する
    受信回路のオフセット調整方法。
18. 請求項１１乃至１７のいずれかに記載された受信回路のオフセット調整方法であって、
    前記（ｃ）の調整ステップは、更に、
    （ｃ−３）前記アンテナのダンピング値を実動作時の値よりも強くする、ことを備え、
    前記（ｃ−１）の切り替えステップは、前記（ｃ−３）の強くするステップの後に実行される
    受信回路のオフセット調整方法。
19. 請求項１８に記載された受信回路のオフセット調整方法であって、
    更に、
    （ｊ）前記（ｃ）の調整ステップの後に実行され、前記アンテナのダンピング値を前記実動作時の値に変更する、
    ことを具備する
    受信回路のオフセット調整方法。

Images