JP2007201793A - Ask復調回路 - Google Patents
Ask復調回路 Download PDFInfo
- Publication number
- JP2007201793A JP2007201793A JP2006017664A JP2006017664A JP2007201793A JP 2007201793 A JP2007201793 A JP 2007201793A JP 2006017664 A JP2006017664 A JP 2006017664A JP 2006017664 A JP2006017664 A JP 2006017664A JP 2007201793 A JP2007201793 A JP 2007201793A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ask
- signal
- period
- duty ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【課題】復調された信号のデューティ比が基準のデューティ比に整定するまでの時間を短縮する。
【解決手段】コンパレータ14は、スイッチ回路21が平均化回路20側に切り替えられた状態で、検波回路15により検波された信号Sdと平均化回路20の平均値電圧Vavgとを比較し、復調された信号Soを出力する。カウンタ25は、信号SoがHとLの各期間におけるクロック数N1とN2を計数する。調整器27は、クロック数N1とN2に基づいて信号Soのデューティ比を演算し、このデューティ比が基準のデューティ比(50%)に近づくように基準指令値Drを設定する。その後、スイッチ回路21を調整回路26側に切り替え、シーケンシャルサーチ法またはバイナリサーチ法により調整処理を繰り返す。
【選択図】図1
【解決手段】コンパレータ14は、スイッチ回路21が平均化回路20側に切り替えられた状態で、検波回路15により検波された信号Sdと平均化回路20の平均値電圧Vavgとを比較し、復調された信号Soを出力する。カウンタ25は、信号SoがHとLの各期間におけるクロック数N1とN2を計数する。調整器27は、クロック数N1とN2に基づいて信号Soのデューティ比を演算し、このデューティ比が基準のデューティ比(50%)に近づくように基準指令値Drを設定する。その後、スイッチ回路21を調整回路26側に切り替え、シーケンシャルサーチ法またはバイナリサーチ法により調整処理を繰り返す。
【選択図】図1
Description
本発明は、マンチェスタ符号により符号化されASK方式で変調された信号を復調するASK復調回路に関する。
特許文献1には、マンチェスタ符号により符号化されASK方式で変調された入力信号を受信し、その入力信号を包絡線検波して出力するASK受信回路が記載されている。図6は、その電気的構成を示している。このASK受信回路1において、対数アンプ2は、入力端子3から低域通過フィルタ4を介して与えられるASK変調された信号を包絡線検波し、比較回路5は、この検波された信号と基準電圧制御回路6の出力信号(基準信号Vr1)とを比較することにより復調された信号を出力端子7から出力する。ここで、基準電圧制御回路6は、オペアンプ6a、コンデンサ6bおよび抵抗6cから構成された積分回路である。ASK受信回路1は、基準電圧制御回路6によるフィードバック制御により、復調された出力信号のデューティ比を50%に制御している。
特開2001−211214号公報
上記ASK受信回路1の基準電圧制御回路6では、抵抗6cを介したコンデンサ6bの充放電が行われるので、復調された出力信号のデューティ比が50%に安定(整定)するまでの時間が長くなる。例えばETC(Electronic Toll Collection System)における路車間通信では、1回の通信時間が限られており且つ車両が通過する短時間の間に複数回の通信が行われる。
従って、毎回の通信開始時に上記長い安定時間を確保する必要があると、その分だけ実際に通信を行うことのできる時間が短くなり、1回の通信のデータ量が減少してしまう。また、DSRC(Dedicated Short Range Communication:狭域通信)規格で規定されるようなASK波形の歪みが大きい場合には、基準電圧Vr1の変化幅が大きくなり、さらに整定時間が長くなる。
本発明は上記事情に鑑みてなされたもので、その目的は、復調された信号のデューティ比が基準のデューティ比に整定するまでの時間を短縮できるASK復調回路を提供することにある。
請求項1に記載した手段によれば、マンチェスタ符号により符号化されASK変調された信号を検波し、その検波された信号と基準電圧とを比較して第1レベルと第2レベルとから構成される復調された信号を出力する。この場合、復調された信号が第1レベルにある第1期間の幅と第2レベルにある第2期間の幅をそれぞれ計測し、これら第1期間の幅と第2期間の幅により定まる復調された信号のデューティ比と基準のデューティ比とに基づいて基準電圧のレベルを調整する。
この構成によれば、基準電圧のレベルを1回の計測・調整処理ごとに任意の値に設定変更できるので、復調された信号のデューティ比を基準のデューティ比に追い込むための種々のサーチ法と組み合わせることにより、復調された信号のデューティ比が安定(整定)するまでの時間を大幅に短縮することができる。また、基準のデューティ比を50%に限らず任意の値に設定することにより、復調された信号のデューティ比を任意の値に調整することができる。
請求項2に記載した手段によれば、計測回路は、クロックを生成し、そのクロックを計数することにより第1期間と第2期間の幅を計測するので、復調された信号の周波数とクロックの周波数とから定まる分解能(精度)で、期間幅の計測およびデューティ比の調整が可能となる。従って、クロックの周波数を復調された信号の周波数よりも十分に高くすれば、復調された信号のデューティ比が基準のデューティ比と等しくなるように高精度に制御することができる。
請求項3に記載した手段によれば、マンチェスタ符号による符号化信号の1ビット期間(当該期間の中央でレベルが反転する)ごとに、第1期間の幅と第2期間の幅をそれぞれ計測する。この計測手段によれば、符号化信号のデータが0または1のまま連続する場合のみならず0から1、1から0に変化する場合でも、マンチェスタ符号のデューティ比を常に50%(またはその他の目標値)に制御することができる。
請求項4に記載した手段によれば、復調された信号のデューティ比と基準のデューティ比とにずれがある場合、復調された信号のデューティ比が基準のデューティ比に近づくように、シーケンシャル(順次)サーチ法に従って基準電圧のレベルを所定周期ごとに一定値ずつ増加または減少させる。これにより、上記デューティ比のずれが比較的小さい場合において、復調された信号のデューティ比を基準のデューティ比に正しく整定させることができる。
請求項5に記載した手段によれば、復調された信号のデューティ比と基準のデューティ比とにずれがある場合、復調された信号のデューティ比が基準のデューティ比に近づくように、検波回路の出力信号の最大値と最小値の範囲内でバイナリ(二分)サーチ法に従って基準電圧のレベルを所定周期ごとに変更する。これにより、上記デューティ比のずれが比較的大きい場合において、復調された信号のデューティ比が整定するまでの時間をより短縮することができる。
請求項6に記載した手段によれば、整定された(または整定途中の)基準電圧が存在しない復調動作の開始時に、比較回路に対し、調整回路から出力される不定の基準電圧に替えて初期基準電圧を印加するので、その初期基準電圧を最終的な整定値付近に設定することにより、復調された信号のデューティ比が整定するまでの時間をより短縮することができる。
請求項7に記載した手段によれば、検波回路の出力信号の平均電圧を初期基準電圧として用いるので、基準電圧の最終的な整定値が不明である場合またはその都度変化する場合であっても、最終的な整定値に近い初期基準電圧(上記平均電圧)を用いて復調動作を開始できる。
(第1の実施形態)
以下、本発明の第1の実施形態について図1ないし図4を参照しながら説明する。
図1は、マンチェスタ符号により符号化されASK方式で変調された信号を復調するASK復調回路の構成を示している。このASK復調回路11は、ETC車載器などで用いられるもので、図示しない受信回路から端子12に入力されるASK変調された信号Siを復調し、その復調した信号Soを端子13から出力するようになっている。図2は、(a)ASK変調された入力信号Si、(b)検波された信号Sd、(c)復調された出力信号Soの各波形を示しており、以下この波形を参照しながらASK復調回路11の構成を説明する。
以下、本発明の第1の実施形態について図1ないし図4を参照しながら説明する。
図1は、マンチェスタ符号により符号化されASK方式で変調された信号を復調するASK復調回路の構成を示している。このASK復調回路11は、ETC車載器などで用いられるもので、図示しない受信回路から端子12に入力されるASK変調された信号Siを復調し、その復調した信号Soを端子13から出力するようになっている。図2は、(a)ASK変調された入力信号Si、(b)検波された信号Sd、(c)復調された出力信号Soの各波形を示しており、以下この波形を参照しながらASK復調回路11の構成を説明する。
端子12とコンパレータ14(比較回路に相当)の反転入力端子との間に設けられた検波回路15は、ASK変調された入力信号Si(図2(a)参照)を包絡線検波した信号Sd(図2(b)参照)を出力するもので、AGC(Automatic Gain Control)アンプを用いて全波整流または半波整流を行う整流回路16と、コンデンサと抵抗を用いた積分回路17とから構成されている。整流回路16は、AGCアンプに替えて対数アンプなどにより構成してもよい。無線通信におけるASK変調された信号はダイナミックレンジが広いため、これらAGCアンプや対数アンプが必要となる。
コンパレータ14の反転入力端子とグランドとの間には、抵抗18とコンデンサ19の直列回路からなる平均化回路20(平均値回路に相当)が接続されている。抵抗18とコンデンサ19の共通接続点には信号Sdの平均値電圧Vavgが生成され、この平均値電圧Vavg(初期基準電圧に相当)は、アナログスイッチなどから構成されるスイッチ回路21(切替回路に相当)を介して、基準電圧Vrefとしてコンパレータ14の非反転入力端子に入力可能となっている。コンパレータ14の出力端子とASK復調回路11の出力端子13との間にはインバータ22が介在している。
計測回路23は、クロックCkを生成する発振回路24と、復調された出力信号So(図2(c)参照)のHレベルとLレベルの各期間ごとに当該クロックCkを計数するカウンタ25(計数回路に相当)とから構成されている。
調整回路26は、調整器27とD/Aコンバータ28とから構成されている。調整器27は、カウンタ25のカウント値から定まる復調された出力信号Soのデューティ比と基準のデューティ比とを比較または差分演算し、両デューティ比を一致させるようにデジタル値からなる基準指令値Drを出力するようになっている。D/Aコンバータ28は、この基準指令値Drをアナログの基準電圧Vrに変換し、その基準電圧Vrは上記スイッチ回路21を介して基準電圧Vrefとしてコンパレータ14の非反転入力端子に入力可能となっている。
次に、本実施形態の作用について図3および図4も参照しながら説明する。
図3は、マンチェスタ符号により符号化された信号の例を示している。(a)はデータ「1111」の場合、(b)はデータ「1010」の場合、(c)はデータ「1100」の場合を示している。また、図中に示すTは1ビット期間の幅を表している。マンチェスタ符号により符号化された信号は、通常の50%デューティの場合、1ビット期間の中央でレベル反転する。ASK変調方式による通信では、通常その初期に所定ビットパターン(例えば「1111…」や「1010…」)を持つプリアンブルが送信されるので、ASK復調回路11は、このプリアンブルを利用して基準電圧Vrefを安定化(整定)させる。
図3は、マンチェスタ符号により符号化された信号の例を示している。(a)はデータ「1111」の場合、(b)はデータ「1010」の場合、(c)はデータ「1100」の場合を示している。また、図中に示すTは1ビット期間の幅を表している。マンチェスタ符号により符号化された信号は、通常の50%デューティの場合、1ビット期間の中央でレベル反転する。ASK変調方式による通信では、通常その初期に所定ビットパターン(例えば「1111…」や「1010…」)を持つプリアンブルが送信されるので、ASK復調回路11は、このプリアンブルを利用して基準電圧Vrefを安定化(整定)させる。
図4は、復調動作を説明するための波形図で、(a)検波された信号Sd、(b)復調された出力信号So、(c)クロックCkの各波形を示している。端子12に入力されるASK変調された信号Siは、検波回路15により包絡線検波され、平均化回路20はその検波された信号Sdの平均値電圧Vavgを生成する。ASK復調回路11は、ASK変調された信号Siが端子12に入力されると、復調動作に先立ってスイッチ回路21を平均化回路20側に切り替える。
これは、調整回路26から出力される基準電圧Vrが不定となる復調初期において、後述する調整動作を収束方向に正常に開始させるために必要となる。従って、調整動作により基準電圧Vrが不定状態から脱すると、ASK復調回路11は、スイッチ回路21を調整回路26側に切り替える。本実施形態では、このときの切り替えタイミングを、調整動作を開始して所定の制御周期(例えば周期T)が経過したときとしているが、これに替えて、基準電圧Vrが予測される整定値に対し所定の電圧範囲内に入ったとき、基準電圧Vrが平均値電圧Vavgに対し所定の電圧範囲内に入ったときなどであってもよい。
続いて、基準電圧Vrefの調整動作について説明する。
コンパレータ14は、スイッチ回路21が平均化回路20側に切り替えられた状態で、検波された信号Sdと基準電圧Vref(平均値電圧Vavg)とを比較し、インバータ22を介してHレベルとLレベルとからなる復調された信号Soを出力する。
コンパレータ14は、スイッチ回路21が平均化回路20側に切り替えられた状態で、検波された信号Sdと基準電圧Vref(平均値電圧Vavg)とを比較し、インバータ22を介してHレベルとLレベルとからなる復調された信号Soを出力する。
カウンタ25は、出力信号SoがHレベル(第1レベル)にある第1期間とLレベル(第2レベル)にある第2期間におけるクロックCkの数N1とN2を計数することにより、第1期間と第2期間の幅を計測する。この場合、クロックCkの周波数は、少なくとも出力信号Soの周波数よりも高くする必要があり、両周波数の比が大きいほど後述するデューティ比の調整精度を高められる。
また、図3(a)ないし(c)に示す何れの符号化信号の場合にもクロック数N1、N2を正しく計測するためには、符号化信号の1ビット期間Tごとに、第1期間、第2期間におけるクロックCkの数N1、N2を計数することが好ましい。この計数方法によれば、プリアンブルが終了した後のように、HレベルとLレベルに着目するとデューティ比が50%にならない場合でも、各ビット期間に対応した正しいデューティ比が得られる。1ビット期間Tは、プリアンブル期間において検出してもよいし、予め定まっている通信レートから求めてもよい。
調整器27は、第1期間のクロック数N1と第2期間のクロック数N2に基づいて、復調された出力信号Soのデューティ比を演算する。マンチェスタ符号により符号化された信号の理想的なデューティ比は50%なので、本実施形態ではこの50%を基準のデューティ比として設定している。図4に示した例では、一点差線で示す現在の基準電圧Vref(平均値電圧Vavg)を用いて復調すると、クロック数N1が15、クロック数N2が5となり、デューティ比は15/(15+5)×100=75%(>50%)となる。
そこで、調整器27は、デューティ比を下げるために、現在の基準電圧Vref(平均値電圧Vavg)よりも高い基準電圧Vrに対応した基準指令値Drを設定する。D/Aコンバータ28は、この基準指令値Drに従って基準電圧Vrを出力する。その後、ASK復調回路11は、スイッチ回路21を調整回路26側に切り替える。これ以後も、カウンタ25は、第1期間、第2期間の各クロック数N1、N2を計数し続け、調整回路26は、復調された出力信号Soのデューティ比が基準のデューティ比(50%)に近づくように基準指令値Drひいては基準電圧Vref(基準電圧Vr)を調整する。
調整器27は、この調整をCPUなどを用いてデジタル処理により実行する。この調整処理には、シーケンシャル(順次)サーチ法とバイナリ(二分)サーチ法の少なくとも一方を用いる。検波された信号Sdは、各ビット期間T(制御周期T)ごとの最大値と最小値がそれぞれほぼ一定となるように制御されている。シーケンシャルサーチ法では、復調された出力信号Soのデューティ比が基準のデューティ比(50%)に近づくように、基準指令値Drすなわち基準電圧Vrefのレベルを制御周期Tごとに一定値ずつ増加または減少させる。この方法は、デューティ比のずれが比較的小さい場合に有効である。
一方、バイナリサーチ法では、復調された出力信号Soのデューティ比が基準のデューティ比(50%)に近づくように、検波された信号Sdの最大値と最小値の範囲内で基準指令値Drすなわち基準電圧Vrefのレベルを制御周期Tごとにサーチ範囲を半減しながら変更する。この方法は、デューティ比のずれが比較的大きい場合に特に有効であり、出力信号Soのデューティ比を50%に安定させるのに必要な整定時間を短縮することができる。なお、デューティ比のずれが比較的大きい場合にはバイナリサーチ法により調整し、デューティ比のずれが小さくなった後にシーケンシャルサーチ法による調整に切り替えてもよい。
以上説明したように、本実施形態のASK復調回路11は、包絡線検波を行う検波回路15と、その検波された信号Sdと基準電圧Vrefとを比較するコンパレータ14とを備えており、マンチェスタ符号により符号化されASK変調された信号Siを復調することができる。この場合、計測回路23は、復調された出力信号SoがHレベルにある第1期間の幅とLレベルにある第2期間の幅をそれぞれデジタル値として計測し、調整回路26は、これらの測定幅に基づく出力信号Soのデューティ比が基準のデューティ比(50%)に近づくように、デジタル処理によるシーケンシャルサーチ法とバイナリサーチ法の少なくとも一方を用いて基準電圧Vrefのレベルを調整する。
これにより、出力信号Soのデューティ比が基準のデューティ比(50%)に整定するまでの時間を大幅に短縮することができ、比較的短いプリアンブル(例えば16ビット)の期間に、基準電圧Vrefを適正レベルに安定化させることができる。その結果、ETCにおける路車間通信のように限られた時間内に複数回の通信を行うシステムであっても、各回の通信のデータ量の減少を極力防止することができる。
計測回路23は、発振回路24で生成したクロックCkをカウンタ25で計数する構成であるので、クロックCkの周波数精度を高めるとともにクロックCkと出力信号Soの周波数比を十分に大きく設定することにより、第1期間の幅と第2期間の幅を高精度に計測することができる。また、符号化信号の1ビット期間Tごとに、第1期間、第2期間におけるクロック数N1、N2を計数すれば、データ列によらず常に正しい計測が可能となる。
復調動作の開始時には、スイッチ回路21を平均化回路20側に切り替え、検波された信号Sdの平均値電圧Vavgを基準電圧Vrefとして用いるので、コンパレータ14の比較動作を正常に開始でき、整定時間を短縮することができる。また、検波された信号Sdの振幅、最大値、最小値などがばらつく場合であっても、最終的な整定値に近い基準電圧Vref(平均値電圧Vavg)を用いて復調動作を開始できる。
(第2の実施形態)
次に、本発明の第2の実施形態について図5を参照しながら説明する。
この図5に示すASK復調回路31は、マンチェスタ符号により符号化されASK方式で変調された信号Siを相異なる2つのデューティ比50%、25%となるように復調し、その復調した信号SoA、SoBをそれぞれマイコン32、33に出力するものである。マイコン32は、50%のデューティ比を持つデータ信号を受信可能に構成されており、マイコン33は、25%のデューティ比を持つデータ信号を受信可能に構成されている。
次に、本発明の第2の実施形態について図5を参照しながら説明する。
この図5に示すASK復調回路31は、マンチェスタ符号により符号化されASK方式で変調された信号Siを相異なる2つのデューティ比50%、25%となるように復調し、その復調した信号SoA、SoBをそれぞれマイコン32、33に出力するものである。マイコン32は、50%のデューティ比を持つデータ信号を受信可能に構成されており、マイコン33は、25%のデューティ比を持つデータ信号を受信可能に構成されている。
デューティ比50%の出力信号SoAを生成する復調回路は図1と同一構成であり、デューティ比25%の出力信号SoBに係る復調回路も図1と同様の構成である。このうち検波回路15と平均化回路20は共通化されている。なお、図5において、平均化回路20よりも後段の構成部分には、図1で対応する構成部分に用いた符号の最後に「a」(デューティ比50%に係る復調回路)または「b」(デューティ比25%に係る復調回路)を付して示している。
この構成において、デューティ比25%の出力信号SoBに係る復調回路における調整回路26bは、25%のデューティ比を基準として調整動作を実行する。それ以外の動作は、第1の実施形態と同様である。このように、ASK復調回路31は、マイコン32、33の構成に適した任意のデューティ比(本実施形態では50%、25%)を持つように復調することができるので、各種マイコンとの組み合わせが可能となり設計の自由度が向上するという効果が得られる。
(その他の実施形態)
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第1の実施形態において、スイッチ回路21を平均化回路20側から調整回路26側に切り替えるのは、復調動作を開始して基準指令値Drを最初に設定した後に限られない。例えば、所定回数(2、3、…)だけ繰り返し基準指令値Drの調整を行った時点で切り替えてもよい。
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第1の実施形態において、スイッチ回路21を平均化回路20側から調整回路26側に切り替えるのは、復調動作を開始して基準指令値Drを最初に設定した後に限られない。例えば、所定回数(2、3、…)だけ繰り返し基準指令値Drの調整を行った時点で切り替えてもよい。
調整器27の調整処理は、シーケンシャルサーチ法、バイナリサーチ法に限られない。例えば、復調された出力信号Soのデューティ比と基準のデューティ比との差分を演算し、その差分に応じた値だけ基準指令値Drを変更してもよい。また、差分と変更量との関係を示すテーブルを備え、差分に基づいてテーブルを参照することにより基準指令値Drを変更してもよい。さらに、この差分を用いた調整法と上述のサーチ法とを併用してもよい。
初期基準電圧として、平均値電圧Vavgに替えて一定の電圧値を用いてもよい。また、調整回路26において基準指令値Drに初期値を与えてもよい。これらの場合には、平均化回路20とスイッチ回路21は不要となる。
発振回路が出力するクロックCkに替えて、外部から与えられるクロックを用いてもよい。また、図5において、発振回路24aと24bは共通化してもよい。
発振回路が出力するクロックCkに替えて、外部から与えられるクロックを用いてもよい。また、図5において、発振回路24aと24bは共通化してもよい。
図面中、11、31はASK復調回路、14、14a、14bはコンパレータ(比較回路)、15は検波回路、20は平均化回路(平均値回路)、21、21a、21bはスイッチ回路(切替回路)、23、23a、23bは計測回路、24、24a、24bは発振回路、25、25a、25bはカウンタ(計数回路)、26、26a、26bは調整回路である。
Claims (7)
- マンチェスタ符号により符号化されASK方式で変調された信号を復調するASK復調回路において、
前記ASK変調された信号を検波する検波回路と、
この検波回路の出力信号と基準電圧とを比較して第1レベルと第2レベルとから構成される復調された信号を出力する比較回路と、
前記復調された信号が前記第1レベルにある第1期間の幅と前記第2レベルにある第2期間の幅をそれぞれ計測する計測回路と、
この計測回路により計測された第1期間の幅と第2期間の幅により定まる前記復調された信号のデューティ比と基準のデューティ比とに基づいて前記基準電圧のレベルを調整する調整回路とを備えて構成されていることを特徴とするASK復調回路。 - 前記計測回路は、
前記復調された信号の周波数よりも高い周波数のクロックを生成する発振回路と、
前記第1期間におけるクロックの数と前記第2期間におけるクロックの数をそれぞれ計数する計数回路とから構成されていることを特徴とする請求項1記載のASK復調回路。 - 前記計測回路は、前記マンチェスタ符号による符号化信号の1ビット期間ごとに、前記第1期間の幅と前記第2期間の幅をそれぞれ計測することを特徴とする請求項1または2記載のASK復調回路。
- 前記調整回路は、前記復調された信号のデューティ比が前記基準のデューティ比に近づくように、シーケンシャルサーチ法に従って前記基準電圧のレベルを所定周期ごとに一定値ずつ増加または減少させることを特徴とする請求項1ないし3の何れかに記載のASK復調回路。
- 前記調整回路は、前記復調された信号のデューティ比が前記基準のデューティ比に近づくように、バイナリサーチ法に従って前記基準電圧のレベルを所定周期ごとに変更することを特徴とする請求項1ないし3の何れかに記載のASK復調回路。
- 復調動作の開始時において、前記比較回路に対し、前記調整回路から出力される基準電圧に替えて初期基準電圧を印加する切替回路を備えていることを特徴とする請求項1ないし5の何れかに記載のASK復調回路。
- 前記検波回路の出力信号の平均電圧を前記初期基準電圧として出力する平均値回路を備えていることを特徴とする請求項6記載のASK復調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006017664A JP2007201793A (ja) | 2006-01-26 | 2006-01-26 | Ask復調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006017664A JP2007201793A (ja) | 2006-01-26 | 2006-01-26 | Ask復調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007201793A true JP2007201793A (ja) | 2007-08-09 |
Family
ID=38455932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006017664A Withdrawn JP2007201793A (ja) | 2006-01-26 | 2006-01-26 | Ask復調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007201793A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009055385A (ja) * | 2007-08-28 | 2009-03-12 | Nec Electronics Corp | データ通信システム、および受信回路のオフセット調整方法 |
US7907006B2 (en) | 2008-06-10 | 2011-03-15 | Kabushiki Kaisha Toshiba | Demodulator |
-
2006
- 2006-01-26 JP JP2006017664A patent/JP2007201793A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009055385A (ja) * | 2007-08-28 | 2009-03-12 | Nec Electronics Corp | データ通信システム、および受信回路のオフセット調整方法 |
US7907006B2 (en) | 2008-06-10 | 2011-03-15 | Kabushiki Kaisha Toshiba | Demodulator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10992188B2 (en) | Wireless power transmitter | |
JPH10163877A (ja) | 復調回路における多値コンパレータのしきい値制御回路 | |
US6862327B2 (en) | AGC circuit | |
US11070091B2 (en) | Wireless power transfer based on transmitter coil voltage sensing | |
JPH1093641A (ja) | 多値fsk復調ウィンドウコンパレータ | |
US20160190818A1 (en) | Power receiver control circuit, control method of wireless power receiver, and electronic apparatus | |
KR100956667B1 (ko) | 트랜스시버 디바이스에 대한 디지털 자동 이득 제어 | |
JPH06167517A (ja) | コンパレータ回路 | |
JP2007201793A (ja) | Ask復調回路 | |
JP2000307665A (ja) | 無線受信装置の復調回路及び復調方法 | |
JP4297182B2 (ja) | 受信装置 | |
US20040017861A1 (en) | Slice circuit capable of accurate conversion of an analog signal to a digital signal | |
JP4766002B2 (ja) | Ask受信回路 | |
US20090068958A1 (en) | Filter frequency characteristic detection device and filter frequency characteristic testing device | |
US7271675B2 (en) | Automatic gain control circuit and method and super-regenerative RF receiver | |
US7092435B2 (en) | Line quality monitoring apparatus and method | |
JP2009188818A (ja) | Ask復調回路および受信機 | |
JP4588585B2 (ja) | 無線通信機の受信電界強度信号測定回路。 | |
JP4950957B2 (ja) | Nrz信号増幅装置 | |
JP4055327B2 (ja) | パケット信号受信回路 | |
JP2965593B2 (ja) | 復調装置およびデータ伝送システム | |
JP2012049802A (ja) | 2値化回路、復調回路、及び車載チューナ | |
JP2001273582A (ja) | 信号伝送装置 | |
KR100631877B1 (ko) | 스위칭 잡음특성을 개선한 자동 이득 검출기 | |
JP2007124852A (ja) | 分散型電源システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080303 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090622 |