JP5792645B2 - 半導体装置およびその制御方法 - Google Patents

半導体装置およびその制御方法 Download PDF

Info

Publication number
JP5792645B2
JP5792645B2 JP2012005579A JP2012005579A JP5792645B2 JP 5792645 B2 JP5792645 B2 JP 5792645B2 JP 2012005579 A JP2012005579 A JP 2012005579A JP 2012005579 A JP2012005579 A JP 2012005579A JP 5792645 B2 JP5792645 B2 JP 5792645B2
Authority
JP
Japan
Prior art keywords
signal
detection circuit
input signal
circuit
intermittent operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012005579A
Other languages
English (en)
Other versions
JP2013145469A (ja
Inventor
謙蔵 丹
謙蔵 丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012005579A priority Critical patent/JP5792645B2/ja
Priority to US13/737,803 priority patent/US9009510B2/en
Priority to CN201710659763.0A priority patent/CN107526427B/zh
Priority to CN201310010103.1A priority patent/CN103207661B/zh
Publication of JP2013145469A publication Critical patent/JP2013145469A/ja
Priority to US14/683,370 priority patent/US9342130B2/en
Application granted granted Critical
Publication of JP5792645B2 publication Critical patent/JP5792645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Selective Calling Equipment (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)

Description

本発明は、半導体装置およびその制御方法に関し、特に、シリアルデータ通信インターフェースの物理層ブロックのスタンバイ時の電力低減、および、ＵＳＢ３．０規格の物理層ブロックのスタンバイ状態における低電力化に関する。
ポータブル機器を中心とする製品の低電力化への要求は増々高まっており、シリアルデータ通信インターフェースの物理層の開発においても、通常動作時／スタンバイ時における消費電力を削減することが重要になってきている。
図１は、ＵＳＢ３．０におけるリンク状態（Ｕ０モード〜Ｕ３モード）の特性を示す図である。図１を参照すると、ＵＳＢ３．０規格では、リンク状態は通常状態（Ｕ０モード）と複数のスタンバイ状態（Ｕ１モード〜Ｕ３モード）に分類され、状態ごとに細かい電力制御が規定されている。特に、Ｕ３モードにおけるスタンバイ時の電力は、装置として２．５ｍＡ以下の平均電流とする必要がある。
ＵＳＢ３．０での電力制御では、各スタンバイ状態に応じて不要な回路ブロックを停止させておくことにより、スタンバイ時の低消費電力を実現する。
各スタンバイ状態（Ｕ１モード〜Ｕ３モード）から通常状態（Ｕ０モード）への復帰制御には、図２に示すように、１対１で接続されたＵＳＢ３．０Ａ（ホスト）１００とＵＳＢ３．０Ｂ（デバイス）２００との間で、ＬＦＰＳ（Ｌｏｗ Ｆｒｅｑｕｅｎｃｙ Ｐｅｒｉｏｄｉｃ Ｓｉｇｎａｌｉｎｇ）信号が使用される。
図３は、スタンバイ状態からの復帰時にホスト１００とデバイス２００間で行われる信号のやりとりの模式図である。ＬＦＰＳ信号はスタンバイモード時にも相手から送信される。したがって、ＬＦＰＳ検出回路は、スタンバイ状態においても、動作状態とし、相手方から送られてくるＬＦＰＳ信号を常にモニタする必要がある。
ここで、ＬＦＰＳ信号の周波数は１０−５０ＭＨｚと、通常動作時のＵＳＢ３．０のデータ転送速度５Ｇｂｐｓよりも低い周波数である。したがって、ＬＦＰＳ信号の受信回路は、比較的低消費電力で実現可能である。しかし、ＬＦＰＳ信号の振幅検出閾値の規格である１００−３００ｍＶの精度を実現するには、図４に示す回路例のように、ＬＦＰＳ信号を検出するＬＦＰＳ検出回路を電流モードロジック（ＣＭＬ：Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ）形式の回路で構成する必要がある。したがって、検出回路における消費電流をゼロとすることは困難である。
さらに、複数のＵＳＢ３レーンを持つ場合には、装置レベルで、Ｕ３モードのスタンバイ時平均電流を２．５ｍＡ以下にするには、ＬＦＰＳ検出回路を含む物理層ブロックの消費電力を極力削減する必要がある。また、ＵＳＢ３．０規格準拠の装置において、スタンバイ状態の消費電力を低減させる際には、ＬＦＰＳ回路の検出閾値精度を保ちつつ、低消費電力を実現する必要がある。
なお、少ない消費電力で信号をモニタする技術として、例えば、特許文献１において、赤外線通信モジュールを有するＵＳＢ装置であって、スタンバイ時において、マイコンにより赤外線モジュールを一定周期で間欠動作させることにより、少ない消費電力で赤外線信号をモニタし、赤外線信号を検出した場合に、赤外線モジュールを常時アクティブ状態に戻す技術が記載されている。
特開２０００−２８４８６７号公報
以下の分析は、本発明者によってなされたものである。
図５は、従来の半導体装置の構成を一例として示すブロック図である。図５を参照すると、半導体装置は、物理層において、データ受信回路１０１、ＬＦＰＳ検出回路１０２、発振器１０４、および、送信回路１０５を備えている。
通常動作時に５Ｇｂｐｓ信号を受信するデータ受信回路１０１とは別に、ＬＦＰＳ信号受信専用の低消費電力で設計したＬＦＰＳ検出回路１０２が設けられている。スタンバイ時にはＬＦＰＳ検出回路１０２の他、スタンバイ時動作に必要なブロック（リンク層へ低速クロックを供給する発振器１０４）のみを動作させることにより、低消費電力を実現する。ＬＦＰＳの信号周波数は１０−５０ＭＨｚであり、通常動作時のＵＳＢ３．０のデータ転送速度５Ｇｂｐｓよりも周波数が低いため、ＬＦＰＳ専用の受信回路であるＬＦＰＳ検出回路１０２の消費電力を小さくすることができる。
しかし、ＬＦＰＳ検出回路１０２を低消費電力設計しても、検出閾値規格１００−３００ｍＶの精度を実現するためには、ＬＦＰＳ検出回路１０２は定常電流を必要とし、電流ゼロで回路を実現することは困難である。例えば、ＨＵＢのように複数のＵＳＢ３レーンを持つ装置では、Ｕ３モードにおける平均電流を、装置として２．５ｍＡ以下を満たすことが困難であるため、ＬＦＰＳ検出回路１０２の検出閾値の精度を保ちつつ、消費電力を削減する必要がある。
そこで、特許文献１に記載されているように、ＬＦＰＳ検出回路１０２を間欠動作させることが考えられる。しかしながら、ＵＳＢ３．０では、スタンバイ状態において入力されるＬＦＰＳ信号の特性が変動する。したがって、特許文献１と同様に、単に一定周期でＬＦＰＳ検出回路を間欠動作させた場合には、ＬＦＰＳ回路をオン状態とする期間をＬＦＰＳ信号の特性に応じて好適化することができない。例えば、ＬＦＰＳ信号の特性に対して、ＬＦＰＳ検出回路をオン状態とする期間の間隔が短すぎる場合には、ＬＦＰＳ検出回路において無駄に電力が消費され、逆に、ＬＦＰＳ検出回路をオン状態とする期間の間隔が長すぎる場合には、ＬＦＰＳ信号を検出し損なうという問題がある。
そこで、スタンバイ状態においてモニタすべき信号の特性がスタンバイ状態のモードごとに変動する場合において、当該信号を少ない消費電力で検出できるようにすることが課題となる。
本発明の第１の視点に係る半導体装置は、
スタンバイ状態のモードに応じて特性が変動する入力信号を受信し、該入力信号の振幅と所定の閾値振幅とを比較し、該入力信号の振幅が該所定の閾値振幅以上であるか否かを示す検出信号を出力する検出回路と、
前記検出信号を受信するとともに、スタンバイ状態が複数のモードのうちのいずれであるかを示す第１の信号とを受信し、前記入力信号が前記所定の閾値振幅以上である場合には前記検出回路を常時オン状態とし、それ以外の場合には、該第１の信号が示すモードにおける前記入力信号の特性に応じて前記検出回路を間欠動作させる間欠動作制御回路と、を備える。
本発明の第２の視点に係る半導体装置の制御方法は、
スタンバイ状態のモードに応じて特性が変動する入力信号の振幅と所定の閾値振幅とを比較し、該入力信号の振幅が該所定の閾値振幅以上であるか否かを検出回路により判定する工程と、
スタンバイ状態が複数のモードのうちのいずれであるかを示す第１の信号を受信する工程と、
前記入力信号が前記所定の閾値振幅以上である場合には、前記検出回路を常時オン状態とし、それ以外の場合には、前記第１の信号が示すモードにおける前記入力信号の特性に応じて前記検出回路を間欠動作させる工程と、を含む。
本発明の第３の視点に係る半導体装置は、
スタンバイ状態のモードに応じて特性が変動する入力信号を受信し、該入力信号の振幅と所定の閾値振幅とを比較し、該入力信号の振幅が該所定の閾値振幅以上であるか否かを示す検出信号を出力する検出回路と、
前記検出信号を受信するとともに、スタンバイ状態が複数のモードのうちのいずれであるかを示す第１の信号とを受信し、前記入力信号が前記所定の閾値振幅以上である場合には前記検出回路を常時オン状態とし、それ以外の場合には、該第１の信号が示すモードにおける前記入力信号の特性に応じて前記検出回路を間欠動作させる間欠動作制御回路と、を備え、
前記間欠動作制御回路は、前記第１の信号が示すモードにおける前記入力信号の最大バースト長に応じた周期で所定の期間に亘って前記検出回路をオン状態とし、それ以外の期間に亘って前記検出回路をオフ状態とし、
前記間欠動作制御回路は、前記第１の信号が示すモードにおける前記入力信号の最大バースト長の半分から該最大バースト長までの周期で所定の期間に亘って前記検出回路をオン状態とし、それ以外の期間に亘って前記検出回路をオフ状態とする。
本発明の第４の視点に係る半導体装置は、
スタンバイ状態のモードに応じて特性が変動する入力信号を受信し、該入力信号の振幅と所定の閾値振幅とを比較し、該入力信号の振幅が該所定の閾値振幅以上であるか否かを示す検出信号を出力する検出回路と、
前記検出信号を受信するとともに、スタンバイ状態が複数のモードのうちのいずれであるかを示す第１の信号とを受信し、前記入力信号が前記所定の閾値振幅以上である場合には前記検出回路を常時オン状態とし、それ以外の場合には、該第１の信号が示すモードにおける前記入力信号の特性に応じて前記検出回路を間欠動作させる間欠動作制御回路と、
クロック信号を供給する発振器と、を備え、
前記間欠動作制御回路は、前記クロック信号を分周して複数の分周クロック信号を生成するとともに、該複数の分周クロック信号の論理積を求めることにより、前記検出回路を間欠動作させるための信号を生成する。
本発明の第５の視点に係る半導体装置は、
スタンバイ状態のモードに応じて特性が変動する入力信号を受信し、該入力信号の振幅と所定の閾値振幅とを比較し、該入力信号の振幅が該所定の閾値振幅以上であるか否かを示す検出信号を出力する検出回路と、
前記検出信号を受信するとともに、スタンバイ状態が複数のモードのうちのいずれであるかを示す第１の信号とを受信し、前記入力信号が前記所定の閾値振幅以上である場合には前記検出回路を常時オン状態とし、それ以外の場合には、該第１の信号が示すモードにおける前記入力信号の特性に応じて前記検出回路を間欠動作させる間欠動作制御回路と、を備え、
前記入力信号は、ＵＳＢ（Universal Serial Bus）装置から送出されたＬＦＰＳ（Low Frequency Periodic Signaling）信号であり、
スタンバイ状態が複数のモードのうちのいずれであるかを示す情報を保持するレジスタをさらに備え、
前記間欠動作制御回路は、前記レジスタから前記第１の信号を受信する。
本発明の第６の視点に係る半導体装置は、
スタンバイ状態のモードに応じて特性が変動する入力信号を受信し、該入力信号の振幅と所定の閾値振幅とを比較し、該入力信号の振幅が該所定の閾値振幅以上であるか否かを示す検出信号を出力する検出回路と、
前記検出信号を受信するとともに、スタンバイ状態が複数のモードのうちのいずれであるかを示す第１の信号とを受信し、前記入力信号が前記所定の閾値振幅以上である場合には前記検出回路を常時オン状態とし、それ以外の場合には、該第１の信号が示すモードにおける前記入力信号の特性に応じて前記検出回路を間欠動作させる間欠動作制御回路と、を備え、
前記入力信号は、ＵＳＢ（Universal Serial Bus）装置から送出されたＬＦＰＳ（Low Frequency Periodic Signaling）信号であり、
前記検出回路は物理層に設けられ、
前記間欠動作制御回路はリンク層に設けられる。
本発明の第７の視点に係る半導体装置は、
スタンバイ状態のモードに応じて特性が変動する入力信号を受信し、該入力信号の振幅と所定の閾値振幅とを比較し、該入力信号の振幅が該所定の閾値振幅以上であるか否かを示す検出信号を出力する検出回路と、
前記検出信号を受信するとともに、スタンバイ状態が複数のモードのうちのいずれであるかを示す第１の信号とを受信し、前記入力信号が前記所定の閾値振幅以上である場合には前記検出回路を常時オン状態とし、それ以外の場合には、該第１の信号が示すモードにおける前記入力信号の特性に応じて前記検出回路を間欠動作させる間欠動作制御回路と、を備え、
前記間欠動作制御回路は、前記検出回路を通常動作させるべきか、または間欠動作させるべきか否かを示す第２の信号を受信し、前記入力信号が前記所定の閾値振幅以上であるか、または、該第２の信号が前記検出回路を通常動作させるべきことを示す場合には、前記検出回路を常時稼動状態とし、それ以外の場合には、前記検出回路を間欠動作させる。
本発明の第８の視点に係る半導体装置の制御方法は、
スタンバイ状態のモードに応じて特性が変動する入力信号の振幅と所定の閾値振幅とを比較し、該入力信号の振幅が該所定の閾値振幅以上であるか否かを検出回路により判定する工程と、
スタンバイ状態が複数のモードのうちのいずれであるかを示す第１の信号を受信する工程と、
前記入力信号が前記所定の閾値振幅以上である場合には、前記検出回路を常時オン状態とし、それ以外の場合には、前記第１の信号が示すモードにおける前記入力信号の特性に応じて前記検出回路を間欠動作させる工程と、
前記第１の信号が示すモードにおける前記入力信号の最大バースト長に応じた周期で所定の期間に亘って前記検出回路をオン状態とし、それ以外の期間に亘って前記検出回路をオフ状態とする工程と、
前記第１の信号が示すモードにおける前記入力信号の最大バースト長の半分から該最大バースト長までの周期で所定の期間に亘って前記検出回路をオン状態とし、それ以外の期間に亘って前記検出回路をオフ状態とする工程と、を含む。
本発明に係る半導体装置およびその制御方法によると、スタンバイ状態においてモニタすべき信号の特性がスタンバイ状態のモードごとに変動する場合において、当該信号を少ない消費電力で検出することができる。
ＵＳＢ３．０におけるリンク状態（Ｕ０モード〜Ｕ３モード）の特性を示す図である。 ＵＳＢ３．０に準拠したホスト−デバイス間の接続を示す図である。 スタンバイ状態からの復帰動作を示す図である。 ＬＦＰＳ検出回路に設けられた検出アンプの構成を示す回路図である。 従来の半導体装置の構成を示すブロック図である。 第１の実施形態に係る半導体装置の構成を示すブロック図である。 第１の実施形態に係る半導体装置における間欠動作制御回路の構成を示すブロック図である。 第１の実施形態に係る半導体装置におけるＬＦＰＳ検出回路の構成を示すブロック図である。 第１の実施形態に係る半導体装置のＬＦＰＳ検出回路における検出部の構成を示す回路図である。 第１の実施形態に係る半導体装置の間欠動作制御回路におけるカウンタ回路の構成を示す回路図である。 第１の実施形態に係る半導体装置における間欠動作制御回路の動作を示す真理値表である。 第１の実施形態に係る半導体装置における間欠動作制御回路の動作を示すフローチャートである。 第１の実施形態に係る半導体装置の間欠動作制御回路におけるカウンタ回路の動作を示すタイミングチャートである。 第１の実施形態に係る半導体装置のＬＦＰＳ検出回路の動作を示すタイミングチャートである。 第１の実施形態に係る半導体装置の全体の動作を示すタイミングチャートである。 第１の実施形態に係る半導体装置の間欠動作時におけるイネーブル制御信号、ＬＦＰＳ検出回路の動作／停止状態を示すタイミングチャートである。 第１の実施形態に係る半導体装置の間欠動作時における回路電流量を模式的に示す図である。 第２の実施形態に係る半導体装置の構成を示すブロック図である。 第２の実施形態に係る半導体装置における間欠動作制御回路の構成を示すブロック図である。 ＵＳＢ３．０に規定されたＬＦＰＳ信号の送信タイミングを示す図である。 第２の実施形態に係る半導体装置において、各スタンバイ状態毎に設定された間欠動作周期を示す図である。 第３の実施形態に係る半導体装置の構成を示すブロック図である。 第４の実施形態に係る半導体装置の構成を示すブロック図である。 第５の実施形態に係る半導体装置の構成を示すブロック図である。 第６の実施形態に係る半導体装置の構成を示すブロック図である。 第７の実施形態に係る半導体装置の構成を示すブロック図である。
はじめに、本発明の概要について説明する。なお、この概要に付記する図面参照符号は、専ら理解を助けるための例示であり、本発明を図示の態様に限定することを意図するものではない。
図１８を参照すると、半導体装置は、スタンバイ状態のモード（例えば、図２０のＵ１モード〜Ｕ３モード）に応じて特性（例えば、図２０のＬＦＰＳ信号のバースト長）が変動する入力信号（例えば、ＬＦＰＳ信号）を受信し、該入力信号の振幅と所定の閾値振幅とを比較し、該入力信号の振幅が該所定の閾値振幅以上であるか否かを示す検出信号（ＬＦＰＳ検出信号）を出力する検出回路（ＬＦＰＳ検出回路１２）と、前記検出信号を受信するとともに、スタンバイ状態が複数のモード（Ｕ１モード〜Ｕ３モード）のうちのいずれであるかを示す第１の信号（スタンバイモード設定信号）とを受信し、前記入力信号が前記所定の閾値振幅以上である場合には検出回路（１２）を常時オン状態とし、それ以外の場合には、第１の信号が示すモードにおける前記入力信号の特性に応じて検出回路（１２）を間欠動作させる間欠動作制御回路（２３）と、を備える。
また、図２０および図２１を参照すると、間欠動作制御回路（２３）は、第１の信号（スタンバイモード設定信号）が示すモードにおける入力信号（ＬＦＰＳ信号）の最大バースト長（図２０におけるｔＢｕｒｓｔのＭａｘ）に応じた周期で所定の期間に亘って検出回路（１２）をオン状態とし、それ以外の期間に亘って検出回路（１２）をオフ状態とすることが好ましい。
間欠動作制御回路（２３）は、第１の信号（スタンバイモード設定信号）が示すモードにおける入力信号（ＬＦＰＳ信号）の最大バースト長の半分から最大バースト長までの周期で、所定の期間に亘って検出回路（１２）をオン状態とし、それ以外の期間に亘って検出回路（１２）をオフ状態としてもよい。
また、図７、図１０、図１３を参照すると、半導体装置は、クロック信号（低速クロック信号）を供給する発振器（１４）をさらに備え、間欠動作制御回路（１３）は、該クロック信号を分周して複数の分周クロック信号（ＢＩＴ１〜ＢＩＴ５）を生成するとともに、該複数の分周クロック信号の論理積を求めることにより、検出回路（１２）を間欠動作させるための信号（間欠動作信号）を生成するようにしてもよい。
さらに、上記入力信号は、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）装置から送出されたＬＦＰＳ（Ｌｏｗ Ｆｒｅｑｕｅｎｃｙ Ｐｅｒｉｏｄｉｃ Ｓｉｇｎａｌｉｎｇ）信号であってもよい。
図１８を参照すると、検出回路（１２）および間欠動作制御回路（２３）は、いずれも物理層に設けられていてもよい。
図１８を参照すると、半導体装置は、スタンバイ状態が複数のモードのうちのいずれであるかを示す情報を保持するレジスタ（２６）をさらに備え、間欠動作制御回路（２３）は、レジスタ（２６）から第１の信号（スタンバイモード設定信号）を受信するようにしてもよい。
図２２を参照すると、検出回路（１２）は物理層に設けられ、間欠動作制御回路（３３）はリンク層に設けられていてもよい。
図１８および図１９を参照すると、間欠動作制御回路（２３）は、検出回路（１２）を通常動作させるべきか、または間欠動作させるべきか否かを示す第２の信号（間欠動作設定信号）を受信し、前記入力信号が前記所定の閾値振幅以上であるか（ＬＦＰＳ検出信号＝“１”）、または、第２の信号が検出回路（１２）を通常動作させるべきことを示す（間欠動作設定信号＝“１”）場合には、検出回路（１２）を常時稼動状態とし、それ以外の場合には、検出回路（１２）を間欠動作させるようにしてもよい。
図２３を参照すると、間欠動作制御回路（４３）は、前記第１の信号および前記第２の信号を用いる代わりに、リンク層から出力された、ＰＬＬ回路に対するイネーブル信号（ＰＬＬイネーブル信号）に基づいて、スタンバイ状態のモードを識別するとともに、検出回路（１２）を通常動作させるべきか、または間欠動作させるべきか否かを決定するようにしてもよい。
図２４を参照すると、間欠動作制御回路（５３）は、前記第１の信号を用いる代わりに、リンク層から出力された、ＰＬＬ回路に対するイネーブル信号（ＰＬＬイネーブル信号）に基づいて、スタンバイ状態のモードを識別するようにしてもよい。
図２５を参照すると、間欠動作制御回路（６３）は、前記第１の信号および前記第２の信号を用いる代わりに、リンク層から出力された、ＰＬＬ回路に対するイネーブル信号（ＰＬＬイネーブル信号）に基づいて、スタンバイ状態のモードを識別するとともに、送受信回路に対するイネーブル信号（送受信回路イネーブル信号）に基づいて、検出回路（１２）を通常動作させるべきか、または間欠動作させるべきか否かを決定するようにしてもよい。
図２６を参照すると、間欠動作制御回路（７３）は、前記第１の信号を用いる代わりに、リンク層から出力された、ＰＬＬ回路に対するイネーブル信号（ＰＬＬイネーブル信号）と、送受信回路に対するイネーブル信号（送受信回路イネーブル信号）とに基づいて、スタンバイ状態のモードを識別するようにしてもよい。
本発明では、ＬＦＰＳ検出回路（１２）の検出閾値の精度を保ったまま、スタンバイモード時の消費電力を削減するために、スタンバイモード時にＬＦＰＳ検出回路（１２）を間欠的に動作させることにより、時間平均でＬＦＰＳ検出回路（１２）の消費電力を低減させる。このとき、高い検出閾値精度を有するＬＦＰＳ検出回路（１２）をそのまま利用することができるため、高い検出閾値精度と低消費電力とを両立させることが可能となる。
また、物理層には、スタンバイモード時にリンク層に低速クロックを供給するための発振器（リングオシレータ）（１４）が内蔵されており、スタンバイモード時に発振器（１４）も動作状態にある。間欠動作制御回路（２３、３３、４３、５３、６３、７３）は、発振器からの低速クロック信号を用いて、周期的に一定の期間だけＬＦＰＳ検出回路（１２）を動作状態にし、残りの期間は停止状態にさせるイネーブル制御信号を生成する。ＬＦＰＳ検出回路（１２）の間欠動作は、イネーブル制御信号でＬＦＰＳ検出回路（１２）を周期的に動作／停止させることで実現しうる。
（実施形態１）
第１の実施形態に係る半導体装置について、図面を参照して説明する。図６は、本実施形態の半導体装置の構成を一例として示すブロック図である。図６において、シリアルインタフェースにおける、データ送受信を行う物理層と、データ送受信するための方法や手順を管理するリンク層が示されている。図６を参照すると、半導体装置は、物理層において、高速信号を受信するデータ受信回路１１と、高速信号を出力する送信回路１５と、上位層に低速クロック信号を提供する発振器１４と、低速クロック信号をもとにＬＦＰＳの間欠動作制御信号を生成する間欠動作制御回路１３と、低速のＬＦＰＳ信号を受信するＬＦＰＳ検出回路１２とを有する。
図７は、間欠動作制御回路１３の構成を一例として示すブロック図である。図７を参照すると、間欠動作制御回路１３は、間欠動作信号を低速クロック信号から生成するカウンタ回路１３３と、ＬＦＰＳ検出回路１２から出力されたＬＦＰＳ検出信号を入力とするラッチ回路１３１と、ラッチ出力と間欠動作設定信号とを入力とするＯＲ回路１３２と、ＯＲ回路出力をセレクト信号とし、カウンタ回路１３３から出力された間欠動作信号とイネーブル信号とを入力とするセレクタ回路１３４とを有する。
図８は、ＬＦＰＳ検出回路１２の構成を一例として示すブロック図である。図８を参照すると、ＬＦＰＳ検出回路１２は、レシーバ入力信号と閾値振幅とを入力とする検出部１２１と、検出部出力を入力とする波形整形部１２３と、閾値振幅を生成する閾値生成部１２２とを有する。
図９は、ＬＦＰＳ検出回路内１２の検出部１２１の構成を一例として示す回路図である。図９を参照すると、検出部１２１は、２対の差動入力を有する検出アンプ１２１１、１２１２と、検出アンプ１２１１および検出アンプ１２１２の出力を入力するＯＲ回路１２１３とを有する。検出アンプ１２１１は、差動入力１の正側入力にレシーバ入力信号の正側を入力し、負側入力にレシーバ入力信号の負側を入力し、差動入力２の正側入力に閾値振幅の正側を入力し、負側入力に閾値振幅の負側を入力する。一方、検出アンプ１２１２は、差動入力１の正側入力にレシーバ入力信号の負側を入力し、負側入力にレシーバ入力信号の正側を入力し、差動入力２の正側入力に閾値振幅の正側を入力し、負側入力に閾値振幅の負側を入力する。ＯＲ回路１２１３は、検出アンプ１２１１、１２１２からの出力を受けて、ＯＲ演算した結果を検出部出力として出力する。
図４は、ＬＦＰＳ検出回路１２の検出部１２１における検出アンプ１２１１、１２１２の構成を一例として示す回路図である。図４を参照すると、検出アンプは、Ｎチャネル（Ｎｃｈ）ＭＯＳトランジスタＮ１、Ｎ２で構成された能動負荷を有するとともに、Ｐチャネル（Ｐｃｈ）ＭＯＳトランジスタＰ１〜Ｐ４で構成された差動対を２対有するＣＭＬタイプのアンプ回路である。検出アンプは、差動入力１にはレシーバ入力信号、差動入力２には閾値振幅を差動で入力し、差動入力２に入力する入力閾値振幅に応じた閾値で、差動入力１に入力するレシーバ入力信号を判定し、判定結果を出力する。図４に示した検出アンプはＣＭＬタイプのアンプであるため、動作時に各差動対部に接続された電流源ＣＳ１、ＣＳ２から常に一定の電流が供給される。
図１０は、間欠動作制御回路１３のカウンタ回路１３３の構成を一例として示す回路図である。図１０を参照すると、カウンタ回路１３３は、カウンタ部１３３１と、ＡＮＤ回路１３３２、１３３４と、インバータ回路１３３３とを有する。カウンタ回路１３３は、低速クロック信号とリセット信号ＲＳＴを入力とし、間欠動作信号を出力する。カウンタ１３３１は、低速クロック信号ＣＬＫを受けて、２分周、４分周、８分周、１６分周および３２分周したクロック信号を、それぞれ、分周信号ＢＩＴ１〜ＢＩＴ５として出力する。ＡＮＤ回路１３３２は、分周信号ＢＩＴ１〜ＢＩＴ５を受けて、ＡＮＤ演算をした結果をフラグ信号ＦＬＧとして出力する。ＡＮＤ回路１３３４は、フラグ信号ＦＬＧと、インバータ回路１３３３を経由した低速クロック信号ＣＬＫとの間で、ＡＮＤ演算をした結果を間欠動作信号として出力する。
次に、本実施形態の半導体装置の動作について説明する。図６に示す半導体装置において、スタンバイ状態では、発振器１４、間欠動作制御回路１３、および、ＬＦＰＳ検出回路１２のみが動作状態にある。
ＬＦＰＳ検出回路１２は、間欠動作制御回路１３からのイネーブル制御信号に基づいて、間欠動作モード、通常動作（常時ＯＮ）モード、停止（Ｄｉｓａｂｌｅ）モードに制御される。
間欠動作モードでは、間欠動作制御回路１３は発振器１４から出力された低速クロック信号を元に、周期的に一定の時間だけＬＦＰＳ検出回路１２を動作状態とし、残りの時間は停止状態とするイネーブル制御信号を生成する。イネーブル制御信号をＬＦＰＳ検出回路１２のイネーブル制御端子に入力することで、ＬＦＰＳ検出回路１２は周期的に動作／停止を繰り返す間欠動作を行う。通常動作（常時ＯＮ）モードでは、ＬＦＰＳ検出回路１２を常時動作状態にし、停止（Ｄｉｓａｂｌｅ）モードでは、ＬＦＰＳ検出回路１２を常時停止状態にする制御を行う。
間欠動作制御回路１３は、図６に示すように、間欠動作設定信号を、通常モード／スタンバイモードを管理するリンク層から与えられる。
図１１は、間欠動作制御回路１３の動作を示す真理値表である。図１１を参照すると、間欠動作制御回路１３は、間欠動作設定信号＝“０”（間欠動作）、かつ、ＬＦＰＳ検出信号＝“０”（未検出状態）の場合には、間欠動作モードとなる。このとき、ＯＲ回路１３２は“０”を出力し、セレクタ１３４はカウンタ回路１３３からの出力を選択し、カウンタ回路１３３で生成された間欠動作信号をＥｎａｂｅｌｅ制御信号として出力する。一方、間欠動作設定信号＝“１”（通常動作）、または、ＬＦＰＳ検出信号＝“１”（検出状態）の場合には、間欠動作制御回路１３は、常時ＯＮの通常動作モードとなる。このとき、ＯＲ回路１３２は“１”を出力し、セレクタ１３４はハイ＝“１”入力を選択し、ＬＦＰＳ検出回路１２をイネーブル状態にする信号をイネーブル制御信号として出力する。
図１２は、間欠動作制御回路１３の動作を示すフローチャートである。図１２を参照すると、間欠動作制御回路１３は、間欠動作モードのとき（ステップＳ２のＹＥＳ）、ＬＦＰＳ信号入力を検出しない間は（ステップＳ３のＹＥＳ）、間欠動作モード（ステップＳ４）を継続する。しかし、ＬＦＰＳ検出回路１２がＬＦＰＳ信号を検出すると、図７に示す間欠動作制御回路１３は、ラッチ回路１３１がＬＦＰＳ検出回路の出力＝“１”を保持し（ステップＳ３のＮＯ）、セレクタ１３４の出力をカウンタ回路１３３から出力された間欠動作信号からハイ＝“１”固定へと切り替える。これにより、間欠動作（ステップＳ４）から抜けて常時動作モード（ステップＳ１）となり、ＬＦＰＳ検出回路１２は間欠動作を終了する。
図１３は、図１０に示したカウンタ回路１３３の動作を示すタイミングチャートである。図１３を参照すると、カウンタ１３３１は、低速クロック信号ＣＬＫを元に、２〜３２分周までの５種類の分周信号ＢＩＴ１〜ＢＩＴ５を生成し、分周信号ＢＩＴ１〜ＢＩＴ５のすべてが“１”になる条件で、フラグ信号ＦＬＧとして“１”を出力する。ＡＮＤ回路１３３４は、フラグ信号ＦＬＧと低速クロック信号ＣＬＫの反転との論理積（ＡＮＤ）をとることで、低速クロック信号ＣＬＫの周期の１／６４の期間だけ出力が“１”になる信号を生成し、カウンタ回路１３３から間欠動作信号として出力する。
図１４は、図８に示したＬＦＰＳ検出回路１２の動作を示すタイムチャートである。図１４を参照すると、イネーブル制御信号がロウの状態では、ＬＦＰＳ検出回路１２は停止しており、レシーバ入力信号に閾値以上の振幅の信号が入力されても、検出部１２１は信号を出力しない。
一方、イネーブル制御信号がハイの状態では、ＬＦＰＳ検出回路１２はイネーブル状態になる。このとき、レシーバ入力信号に閾値以上の振幅の信号が入力されると、検出部１２１は入力されるＬＦＰＳ信号をハイ−ロウの中心で電圧方向に折り返した形の信号を出力する。図９に示した検出部１２１は、レシーバ入力信号の両極性（ハイ／ロウ）の検出を行えるように、２個の検出アンプ１２１１、１２１２を有しており、ＯＲ回路１２１３からの出力波形は、入力されるＬＦＰＳ信号を、入力されるＬＦＰＳ信号のハイ−ロウの中心で電圧方向にハイ−ロウを折り返した波形となる。波形整形部１２３は、連続したパルスの形をしている検出部１２１からの出力波形を１つのパルス波形に整形して、ＬＦＰＳ検出信号として出力する。
図１５は、本実施形態に係る半導体装置の間欠動作に関する一連の動作を示すタイミングチャートである。
図１５を参照すると、Ａの期間において、間欠動作設定信号がハイのとき、ＬＦＰＳ検出回路１２は通常動作（常時ＯＮ）状態にある。一方、間欠動作設定信号がロウになると同時に、ＬＦＰＳ検出回路１２は間欠動作モードに移行する。すると、間欠動作制御回路１３のカウンタ回路１３３が動作し、周期的にロウとハイを繰り返すイネーブル間欠動作信号を出力し始める。
Ｂの期間において、間欠動作モードでは、イネーブル制御信号が周期的にロウ−ハイを繰り返しており、ＬＦＰＳ検出回路１２がＬＦＰＳ信号を検出しない間は、間欠動作を継続する。
Ｃの期間において、間欠動作モード時に、ＬＦＰＳ検出回路１２がレシーバ入力信号からＬＦＰＳ信号を検出した場合、間欠動作制御回路１３の動作により、間欠動作モードを終了し、通常動作モードになる。間欠動作制御回路１３のカウンタ回路１３３は停止し、出力はロウ固定となる。
Ｄの期間において、ＬＦＰＳ受信回路１２は通常状態（常時ＯＮ）であり、レシーバ入力信号として入力されるＬＦＰＳ信号のバースト幅と同じ幅のＬＦＰＳ検出信号を出力する。
図１６は、間欠動作時における、間欠動作制御回路１３の出力信号、および、ＬＦＰＳ検出回路１２のＯＮ／ＯＦＦ状態を示す。一方、図１７は、回路電流の時間分布を示している。図１６および１７に示した例では、間欠動作時のＬＦＰＳ検出回路１２は、低速クロック信号ＣＬＫの３２周期毎に１回だけ、低速クロック信号ＣＬＫがハイの期間だけ動作状態になる。
かかる間欠動作によると、ＬＦＰＳ検出回路１２の回路電流を時間平均で１／６４に低減することができる。例えば、ＬＦＰＳ検出回路１２の消費電流が１ｍＡである場合、間欠動作制御回路１３からの周期的な信号により、１／６４の時間だけ動作するように間欠動作を行うことで、消費電流の時間平均を約１６ｕＡまで低減することができる。実際には、この消費電流に間欠動作制御回路１３の消費電流が加算されるが、間欠動作制御回路１３は例えばＣＭＯＳ回路で簡単に構成でき、定常電流を必要とするＬＦＰＳ検出回路１２と比較して無視できるほどの低消費電力である。したがって、ＬＦＰＳ検出回路１２を間欠動作させることによる、消費電流の削減効果は大きい。なお、時間平均の消費電流は、ＬＦＰＳ検出回路１２が動作状態にある時間の割合を増減させることで調整可能である。また、ＬＦＰＳ検出回路１２の検出精度は、間欠動作モードにおいても通常動作モードと全く同じであり、高い検出精度を維持することができる。
（実施形態２）
第２の実施形態に係る半導体装置について、図面を参照して説明する。図１８は、本実施形態の半導体装置の構成を示すブロック図である。図１８を参照すると、本実施形態の半導体装置は、第１の実施形態の半導体装置の構成に加え、リンク層内にスタンバイ状態を保持するレジスタ２６を有する。
図１９は、本実施形態の半導体装置における間欠動作制御回路２３の構成を一例として示すブロック図である。図１９を参照すると、間欠動作制御回路２３は、スタンバイ状態のモード（Ｕ１モード〜Ｕ３モード）ごとに異なる間欠動作周期を設定するカウンタ回路２３３を有する。
リンク層内に設けられた、スタンバイ状態のモードに関する情報を保持するレジスタ２６からの出力を、間欠動作制御回路２３に入力する。間欠動作制御回路２３は、レジスタ出力信号の状態により、現在のシステムの状態が、スタンバイ状態の複数のモードのうちのいずれのモードにあるのかを識別し、カウンタ回路２３３で各スタンバイ状態に最適な間欠動作周期を設定し、ＬＦＰＳ検出回路１２を間欠動作させる。
図２０は、ＵＳＢ３．０規格からの抜粋であり、モード毎のＬＦＰＳ送信タイミングを示している。図２０を参照すると、スタンバイ状態（Ｕ１モード〜Ｕ３モード）からの復帰の際に、接続先から送信されるＬＦＰＳ信号のバースト幅が記載されている。
図２１は、図２０に記載されているタイミング規定を元に、各スタンバイ状態での間欠動作周期を設定した例である。間欠動作制御回路２３は、例えば、図２０に示したＬＦＰＳ信号の最大バースト長の半分から最大バースト長の範囲内の周期で所定の期間に亘ってＬＦＰＳ検出回路１２をオン状態とし、それ以外の期間においてＬＦＰＳ検出回路１２をオフ状態としてもよい。
図２１を参照すると、Ｕ１モードについては、最大バースト長と同一の周期で０．４ｕｓの期間に亘ってＬＦＰＳ検出回路１２をオン状態とし、それ以外の期間についてＬＦＰＳ検出回路１２をオフ状態としている。一方、Ｕ２モードおよびＵ３モードについては、最大バースト長の半分の周期で０．４ｕｓの期間に亘ってＬＦＰＳ検出回路１２をオン状態とし、それ以外の期間についてＬＦＰＳ検出回路１２をオフ状態としている。
ＵＳＢ３．０では、Ｕ１モード〜Ｕ３モードの各スタンバイ状態によって、入力されるＬＦＰＳ信号の最小バースト幅やタイムアウト時間が異なるため、各スタンバイ状態に応じて、最適な間欠動作周期に設定することで、間欠動作による消費電力削減を効果的に行うことができる。
（実施形態３）
第３の実施形態に係る半導体装置について、図面を参照して説明する。図２２は、本実施形態の半導体装置の構成を示すブロック図である。図２２を参照すると、半導体装置は、間欠動作制御回路３３を物理層ではなくリンク層内に有する。
本実施形態では、間欠動作制御をリンク層内に有する間欠動作制御回路３３からの信号によって行う点で、図６に示した第１の実施形態に係る半導体装置、および、図１８に示した第２の実施形態に係る半導体装置と相違する。
リンク層は、Ｕ１モード〜Ｕ３モードのスタンバイ状態のときにＬＦＰＳ信号をモニタする機能を有しており、Ｕ１モード〜Ｕ３モードのときにも、モニタ回路は動作している。ここで、動作クロックは、物理層内の発振器１４からの低速クロック信号ＣＬＫである。また、物理層の状態を制御するのもリンク層であるため、リンク層は、現在、Ｕ０モード〜Ｕ３モードのいずれの状態にあるかに関する情報を保持している。
したがって、間欠動作制御回路３３をリンク層内に設けることにより、リンク層と物理層との間で、Ｕ０モード〜Ｕ３モードの状態を知らせる制御信号のやりとりが不要になる。ゆえに、本実施形態によると、第１の実施形態および第２の実施形態と比較して、簡潔な回路構成に基づいて、間欠動作を実現することができる。
（実施形態４）
第４の実施形態に係る半導体装置について、図面を参照して説明する。図２３は、本実施形態の半導体装置の構成を示すブロック図である。図２３を参照すると、本実施形態では、リンク層からの制御信号である間欠動作設定信号を必要としない点で、第１の実施形態の構成（図６、図７）と相違する。
本実施形態では、間欠動作制御回路４３は、図７における間欠動作設定信号の代わりに、既存の信号であるＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に対するイネーブル信号（ＰＬＬイネーブル信号）を用いる。
Ｕ３スタンバイ状態では、ＰＬＬが停止することから、Ｕ３モードを検知する信号として、既存の信号であるＰＬＬイネーブル信号を用いる。一方、Ｕ０モード、Ｕ１モード、または、Ｕ２モードのときは、ＰＬＬイネーブル信号＝ハイであり、このとき、ＬＦＰＳ検出回路１２は間欠動作を行わない。
Ｕ３モードのときには、ＰＬＬイネーブル信号＝ロウとなるので、この信号を参照することにより、物理層に設けられた間欠動作制御回路４３は、Ｕ３モードのスタンバイ状態になったことを認識し、ＬＦＰＳ検出回路１２に間欠動作を行わせる。
本実施形態によると、既存の信号であるＰＬＬイネーブル信号を間欠動作モード設定に用いることで、間欠動作のために新規端子を追加することなく、Ｕ３モードのスタンバイ状態時に、ＬＦＰＳ検出回路１２に間欠動作をさせて、消費電流を低減することができる。
（実施形態５）
第５の実施形態に係る半導体装置について、図面を参照して説明する。図２４は、本実施形態の半導体装置の構成を示すブロック図である。図２４を参照すると、本実施形態では、第４の実施形態の半導体装置に対して、さらに、間欠動作設定信号が追加されている。
本実施形態では、間欠動作設定信号を追加することにより、Ｕ３モードのときに間欠動作をするか、しないかを選択することが可能となる。図２４を参照すると、間欠動作制御回路５３は、ＰＬＬイネーブル信号とともに、間欠動作設定信号を受信する。
間欠動作制御回路５３は、ＰＬＬイネーブル信号＝ロウ、かつ、間欠動作設定信号＝ハイの場合に、ＬＦＰＳ検出回路１２に間欠動作を行わせ、それ以外の場合には、ＬＦＰＳ検出回路１２に通常動作を行わせる。
第４の実施形態では、ＰＬＬイネーブル信号がロウのときに、必ず、検出回路１２の間欠動作が行われる。一方、本実施形態では、間欠動作設定信号によって外部から設定することにより、Ｕ３モードのときにＬＦＰＳ検出回路１２の間欠動作を行うか否かを選択することができる。
（実施形態６）
第６の実施形態に係る半導体装置について、図面を参照して説明する。図２５は、本実施形態の半導体装置の構成を示すブロック図である。図２５を参照すると、本実施形態では、間欠動作制御回路６３への制御信号として、既存の制御信号である送受信回路イネーブル信号を用いている点において、第４の実施形態の半導体装置と相違する。すなわち、本実施形態では、間欠動作制御回路６３は、第２の実施形態（図１８、図１９）における間欠動作設定信号およびスタンバイモード設定信号の代わりに、既存の信号であるＰＬＬのイネーブル信号と送受信回路イネーブル信号を用いる。
Ｕ３モードのスタンバイ状態ではＰＬＬが停止することから、Ｕ３モードを検知する信号として、既存の信号であるＰＬＬのイネーブル信号を用いる。
また、Ｕ１モード、Ｕ２モード、または、Ｕ３モードのときは、送信受信回路が停止することから、Ｕ１モード、Ｕ２モード、または、Ｕ３モードを検知する信号として、既存の送受信回路イネーブル信号を用いる。
Ｕ０モードのときには、ＰＬＬイネーブル信号＝ハイ、かつ、送受信回路イネーブル信号＝ハイであるため、間欠動作制御回路６３は、ＬＦＰＳ検出回路１２に通常動作を行わせる。
一方、Ｕ１モードまたはＵ２モードのときには、ＰＬＬイネーブル信号＝ハイ、かつ、送受信回路イネーブル信号＝ロウであるため、間欠動作制御回路６３は、ＬＦＰＳ検出回路１２に、Ｕ１モードに最適な周期で間欠動作を行わせる。
また、Ｕ３モードのときには、ＰＬＬイネーブル信号＝ロウであるため、間欠動作制御回路６３は、ＬＦＰＳ検出回路１２に、Ｕ３モードに最適な周期で間欠動作を行わせる。
本実施形態では、既存の信号であるＰＬＬのイネーブル信号と送受信回路イネーブル信号を間欠動作モード設定に用いる。これにより、間欠動作のために新規端子を追加することなく、Ｕ１モード〜Ｕ３モードのスタンバイ状態のときに、各モードに最適な間欠動作周期に設定して、間欠動作による消費電力削減を効果的に行うことができる。
（実施形態７）
第７の実施形態に係る半導体装置について、図面を参照して説明する。図２６は、本実施形態の半導体装置の構成を示すブロック図である。図２６を参照すると、本実施形態では、第６の実施形態の半導体装置に対して、さらに、間欠動作設定信号が追加されている。
本実施形態では、間欠動作設定信号を追加することにより、Ｕ１モード〜Ｕ３モードのときに間欠動作をするか否かを選択することができる。図２６を参照すると、間欠動作制御回路７３は、ＰＬＬイネーブル信号および送受信回路イネーブル信号とともに、間欠動作設定信号を受信する。
間欠動作設定信号＝ハイ、ＰＬＬイネーブル信号＝ハイ、かつ、送受信回路イネーブル信号＝ロウのとき、間欠動作制御回路７３は、ＬＦＰＳ検出回路１２に、Ｕ１モードに最適な周期で間欠動作を行わせる。
間欠動作設定信号＝ハイ、ＰＬＬイネーブル信号＝ロウのとき、間欠動作制御回路７３は、ＬＦＰＳ検出回路１２に、Ｕ３モードに最適な周期で間欠動作を行わせる。
それ以外の場合には、間欠動作制御回路７３は、ＬＦＰＳ検出回路１２に通常動作を行わせる。
本実施形態では、間欠動作設定信号を外部から設定することにより、Ｕ１モード〜Ｕ３モードのときに、ＬＦＰＳ検出回路１２の間欠動作を行うか否かを選択することができる。
なお、上記の特許文献等の先行技術文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施形態の各要素、各図面の各要素等を含む）の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
１１、１０１ データ受信回路
１２、１０２ ＬＦＰＳ検出回路
１３、２３、３３、４３、５３、６３、７３ 間欠動作制御回路
１４、１０４ 発振器
１５、１０５ 送信回路
２６ レジスタ
１００ ＵＳＢ３．０Ａ（ホスト）
１３１ ラッチ
１３２、１２１３ ＯＲ回路
１３３、２３３、 カウンタ回路
１３４ セレクタ
１２１ 検出部
１２２ 閾値生成部
１２３ 波形整形部
２００ ＵＳＢ３．０Ｂ（デバイス）
１２１１、１２１２ 検出アンプ
１３３１ カウンタ
１３３２、１３３４ ＡＮＤ回路
１３３３ インバータ回路
ＢＩＴ１〜ＢＩＴ５ 分周信号
ＣＳ１、ＣＳ２ 電流源
ＦＬＧ フラグ信号
Ｎ１、Ｎ２ Ｎチャネルトランジスタ
Ｐ１〜Ｐ４ Ｐチャネルトランジスタ

Claims (12)

  1. スタンバイ状態のモードに応じて特性が変動する入力信号を受信し、該入力信号の振幅と所定の閾値振幅とを比較し、該入力信号の振幅が該所定の閾値振幅以上であるか否かを示す検出信号を出力する検出回路と、
    前記検出信号を受信するとともに、スタンバイ状態が複数のモードのうちのいずれであるかを示す第１の信号とを受信し、前記入力信号が前記所定の閾値振幅以上である場合には前記検出回路を常時オン状態とし、それ以外の場合には、該第１の信号が示すモードにおける前記入力信号の特性に応じて前記検出回路を間欠動作させる間欠動作制御回路と、を備え、
    前記間欠動作制御回路は、前記第１の信号が示すモードにおける前記入力信号の最大バースト長に応じた周期で所定の期間に亘って前記検出回路をオン状態とし、それ以外の期間に亘って前記検出回路をオフ状態とし、
    前記間欠動作制御回路は、前記第１の信号が示すモードにおける前記入力信号の最大バースト長の半分から該最大バースト長までの周期で所定の期間に亘って前記検出回路をオン状態とし、それ以外の期間に亘って前記検出回路をオフ状態とすることを特徴とする、半導体装置。
  2. スタンバイ状態のモードに応じて特性が変動する入力信号を受信し、該入力信号の振幅と所定の閾値振幅とを比較し、該入力信号の振幅が該所定の閾値振幅以上であるか否かを示す検出信号を出力する検出回路と、
    前記検出信号を受信するとともに、スタンバイ状態が複数のモードのうちのいずれであるかを示す第１の信号とを受信し、前記入力信号が前記所定の閾値振幅以上である場合には前記検出回路を常時オン状態とし、それ以外の場合には、該第１の信号が示すモードにおける前記入力信号の特性に応じて前記検出回路を間欠動作させる間欠動作制御回路と、
    クロック信号を供給する発振器と、を備え、
    前記間欠動作制御回路は、前記クロック信号を分周して複数の分周クロック信号を生成するとともに、該複数の分周クロック信号の論理積を求めることにより、前記検出回路を間欠動作させるための信号を生成することを特徴とする、半導体装置。
  3. 前記入力信号は、ＵＳＢ（Universal Serial Bus）装置から送出されたＬＦＰＳ（Low Frequency Periodic Signaling）信号であることを特徴とする、請求項１または２に記載の半導体装置。
  4. 前記検出回路および前記間欠動作制御回路は、いずれも物理層に設けられていることを特徴とする、請求項３に記載の半導体装置。
  5. スタンバイ状態のモードに応じて特性が変動する入力信号を受信し、該入力信号の振幅と所定の閾値振幅とを比較し、該入力信号の振幅が該所定の閾値振幅以上であるか否かを示す検出信号を出力する検出回路と、
    前記検出信号を受信するとともに、スタンバイ状態が複数のモードのうちのいずれであるかを示す第１の信号とを受信し、前記入力信号が前記所定の閾値振幅以上である場合には前記検出回路を常時オン状態とし、それ以外の場合には、該第１の信号が示すモードにおける前記入力信号の特性に応じて前記検出回路を間欠動作させる間欠動作制御回路と、を備え、
    前記入力信号は、ＵＳＢ（Universal Serial Bus）装置から送出されたＬＦＰＳ（Low Frequency Periodic Signaling）信号であり、
    スタンバイ状態が複数のモードのうちのいずれであるかを示す情報を保持するレジスタをさらに備え、
    前記間欠動作制御回路は、前記レジスタから前記第１の信号を受信することを特徴とする、半導体装置。
  6. スタンバイ状態のモードに応じて特性が変動する入力信号を受信し、該入力信号の振幅と所定の閾値振幅とを比較し、該入力信号の振幅が該所定の閾値振幅以上であるか否かを示す検出信号を出力する検出回路と、
    前記検出信号を受信するとともに、スタンバイ状態が複数のモードのうちのいずれであるかを示す第１の信号とを受信し、前記入力信号が前記所定の閾値振幅以上である場合には前記検出回路を常時オン状態とし、それ以外の場合には、該第１の信号が示すモードにおける前記入力信号の特性に応じて前記検出回路を間欠動作させる間欠動作制御回路と、を備え、
    前記入力信号は、ＵＳＢ（Universal Serial Bus）装置から送出されたＬＦＰＳ（Low Frequency Periodic Signaling）信号であり、
    前記検出回路は物理層に設けられ、
    前記間欠動作制御回路はリンク層に設けられることを特徴とする、半導体装置。
  7. スタンバイ状態のモードに応じて特性が変動する入力信号を受信し、該入力信号の振幅と所定の閾値振幅とを比較し、該入力信号の振幅が該所定の閾値振幅以上であるか否かを示す検出信号を出力する検出回路と、
    前記検出信号を受信するとともに、スタンバイ状態が複数のモードのうちのいずれであるかを示す第１の信号とを受信し、前記入力信号が前記所定の閾値振幅以上である場合には前記検出回路を常時オン状態とし、それ以外の場合には、該第１の信号が示すモードにおける前記入力信号の特性に応じて前記検出回路を間欠動作させる間欠動作制御回路と、を備え、
    前記間欠動作制御回路は、前記検出回路を通常動作させるべきか、または間欠動作させるべきか否かを示す第２の信号を受信し、前記入力信号が前記所定の閾値振幅以上であるか、または、該第２の信号が前記検出回路を通常動作させるべきことを示す場合には、前記検出回路を常時稼動状態とし、それ以外の場合には、前記検出回路を間欠動作させることを特徴とする、半導体装置。
  8. 前記間欠動作制御回路は、前記第１の信号および前記第２の信号を用いる代わりに、リンク層から出力された、ＰＬＬ回路に対するイネーブル信号に基づいて、スタンバイ状態のモードを識別するとともに、前記検出回路を通常動作させるべきか、または間欠動作させるべきか否かを決定することを特徴とする、請求項７に記載の半導体装置。
  9. 前記間欠動作制御回路は、前記第１の信号を用いる代わりに、リンク層から出力された、ＰＬＬ回路に対するイネーブル信号に基づいて、スタンバイ状態のモードを識別することを特徴とする、請求項７に記載の半導体装置。
  10. 前記間欠動作制御回路は、前記第１の信号および前記第２の信号を用いる代わりに、リンク層から出力された、ＰＬＬ回路に対するイネーブル信号に基づいて、スタンバイ状態のモードを識別するとともに、送受信回路に対するイネーブル信号に基づいて、前記検出回路を通常動作させるべきか、または間欠動作させるべきか否かを決定することを特徴とする、請求項７に記載の半導体装置。
  11. 前記間欠動作制御回路は、前記第１の信号を用いる代わりに、リンク層から出力された、ＰＬＬ回路に対するイネーブル信号と、送受信回路に対するイネーブル信号とに基づいて、スタンバイ状態のモードを識別することを特徴とする、請求項７に記載の半導体装置。
  12. スタンバイ状態のモードに応じて特性が変動する入力信号の振幅と所定の閾値振幅とを比較し、該入力信号の振幅が該所定の閾値振幅以上であるか否かを検出回路により判定する工程と、
    スタンバイ状態が複数のモードのうちのいずれであるかを示す第１の信号を受信する工程と、
    前記入力信号が前記所定の閾値振幅以上である場合には、前記検出回路を常時オン状態とし、それ以外の場合には、前記第１の信号が示すモードにおける前記入力信号の特性に応じて前記検出回路を間欠動作させる工程と、
    前記第１の信号が示すモードにおける前記入力信号の最大バースト長に応じた周期で所定の期間に亘って前記検出回路をオン状態とし、それ以外の期間に亘って前記検出回路をオフ状態とする工程と、
    前記第１の信号が示すモードにおける前記入力信号の最大バースト長の半分から該最大バースト長までの周期で所定の期間に亘って前記検出回路をオン状態とし、それ以外の期間に亘って前記検出回路をオフ状態とする工程と、を含むことを特徴とする、半導体装置の制御方法。
JP2012005579A 2012-01-13 2012-01-13 半導体装置およびその制御方法 Active JP5792645B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012005579A JP5792645B2 (ja) 2012-01-13 2012-01-13 半導体装置およびその制御方法
US13/737,803 US9009510B2 (en) 2012-01-13 2013-01-09 Method for power saving during standby mode in the physical layer block for the serial data communication interface
CN201710659763.0A CN107526427B (zh) 2012-01-13 2013-01-11 半导体设备、检测器和间歇操作控制电路
CN201310010103.1A CN103207661B (zh) 2012-01-13 2013-01-11 半导体设备和控制方法
US14/683,370 US9342130B2 (en) 2012-01-13 2015-04-10 Setting the detector to the continuously on mode or intermittently operating based on the amplitude of an input signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012005579A JP5792645B2 (ja) 2012-01-13 2012-01-13 半導体装置およびその制御方法

Publications (2)

Publication Number Publication Date
JP2013145469A JP2013145469A (ja) 2013-07-25
JP5792645B2 true JP5792645B2 (ja) 2015-10-14

Family

ID=48754913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012005579A Active JP5792645B2 (ja) 2012-01-13 2012-01-13 半導体装置およびその制御方法

Country Status (3)

Country Link
US (2) US9009510B2 (ja)
JP (1) JP5792645B2 (ja)
CN (2) CN103207661B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5792645B2 (ja) * 2012-01-13 2015-10-14 ルネサスエレクトロニクス株式会社 半導体装置およびその制御方法
TWI594113B (zh) * 2013-03-29 2017-08-01 慧榮科技股份有限公司 狀態切換方法
US9713090B2 (en) * 2014-03-24 2017-07-18 Silicon Laboratories Inc. Low-power communication apparatus and associated methods
JP6681840B2 (ja) * 2014-04-01 2020-04-15 シリコン・ライン・ゲー・エム・ベー・ハー 回路構成および対応する方法
US20150378418A1 (en) * 2014-06-26 2015-12-31 Qualcomm Incorporated Systems and methods for conserving power in a universal serial bus (usb)
JP2016072790A (ja) 2014-09-30 2016-05-09 ソニー株式会社 伝送装置、伝送方法、及び、フィルタ回路
US9829958B1 (en) * 2016-05-10 2017-11-28 Qualcomm Incorporated Power saving systems and methods for Universal Serial Bus (USB) systems
CN107800512A (zh) * 2017-11-03 2018-03-13 英特格灵芯片(天津)有限公司 一种信号检测装置与方法
US10425124B1 (en) * 2018-03-14 2019-09-24 Pericom Semiconductor Corporation Repeaters with fast transitions from low-power standby to low-frequency signal transmission
US11688981B2 (en) * 2019-03-06 2023-06-27 Nxp B.V. Redriver to autonomously detect cable orientation
US11137819B2 (en) 2019-07-01 2021-10-05 Western Digital Technologies, Inc. PHY calibration for active-idle power reduction
KR20210121910A (ko) * 2020-03-31 2021-10-08 삼성전자주식회사 전자 장치 및 그 제어 방법
FR3109487B1 (fr) * 2020-04-15 2022-03-25 St Microelectronics Rousset Détection d’un dispositif NFC

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792066B2 (ja) 1999-03-31 2006-06-28 シャープ株式会社 低消費電力周辺機器
JP3582703B2 (ja) * 1999-09-14 2004-10-27 日本ビクター株式会社 情報処理装置
TWI225200B (en) * 2003-06-24 2004-12-11 Lite On Technology Corp Fast wake-up wireless signal receiving device
JP3769555B2 (ja) * 2003-07-10 2006-04-26 Ｎｅｃアクセステクニカ株式会社 携帯型受像装置及び携帯端末装置
US20050076254A1 (en) * 2003-10-01 2005-04-07 Robinson Michael A. Sleep recovery circuit and method
JP4762520B2 (ja) * 2004-09-28 2011-08-31 富士通セミコンダクター株式会社 半導体集積回路
US20070260905A1 (en) * 2006-05-01 2007-11-08 Integration Associates Inc. Wireless controlled wake up
CN100465651C (zh) * 2007-02-07 2009-03-04 北京航空航天大学 采用间歇工作方式的谐振式传感器控制系统
US8255708B1 (en) * 2007-08-10 2012-08-28 Marvell International Ltd. Apparatuses and methods for power saving in USB devices
JP4824651B2 (ja) * 2007-08-28 2011-11-30 ルネサスエレクトロニクス株式会社 データ通信システム、および受信回路のオフセット調整方法
WO2009064439A2 (en) * 2007-11-12 2009-05-22 Solarflare Communications, Inc. Active idle communication system
JP3143140U (ja) 2008-04-28 2008-07-10 ホーチキ株式会社 警報器
EP2284815B1 (en) 2008-04-28 2013-06-19 Hochiki Corporation Alarm device
CN101458538A (zh) * 2008-12-17 2009-06-17 炬力集成电路设计有限公司 一种降低电源系统待机功耗的方法及电源系统
JP5034122B2 (ja) * 2009-03-23 2012-09-26 Ｎｅｃインフロンティア株式会社 イーサネット通信装置およびイーサネット通信方法
JP4877347B2 (ja) * 2009-03-25 2012-02-15 ブラザー工業株式会社 ネットワーク装置
CN101881994A (zh) * 2009-05-06 2010-11-10 鸿富锦精密工业（深圳）有限公司 节能控制系统及控制方法
JP5558925B2 (ja) * 2009-07-09 2014-07-23 キヤノン株式会社 情報処理装置、情報処理装置の制御方法及び制御プログラム
JP2011086179A (ja) * 2009-10-16 2011-04-28 Sony Corp 情報入力装置、情報入力方法、情報入出力装置、情報入力プログラムおよび電子機器
US8432981B1 (en) * 2010-03-10 2013-04-30 Smsc Holdings S.A.R.L. High frequency and idle communication signal state detection
JP5134037B2 (ja) * 2010-04-27 2013-01-30 レノボ・シンガポール・プライベート・リミテッド 待機電力の低減が可能な情報機器および電力の制御方法
US8713338B2 (en) * 2010-05-28 2014-04-29 Lsi Corporation Methods and apparatus for low power out-of-band communications
US8255582B2 (en) * 2010-07-09 2012-08-28 Sae Magnetics (H.K.) Ltd. Optical communication module, universal serial bus cable with the same and processing method of data transfer thereof
JP5296032B2 (ja) * 2010-10-25 2013-09-25 ホーチキ株式会社 警報器
TW201324175A (zh) * 2011-12-05 2013-06-16 Asix Electronics Corp 具有省電管理功能之通用序列匯流排裝置以及省電管理方法
US9066295B2 (en) * 2011-12-16 2015-06-23 Qualcomm Incorporated Power conservation techniques for use in devices with selectable power modes
JP5792645B2 (ja) * 2012-01-13 2015-10-14 ルネサスエレクトロニクス株式会社 半導体装置およびその制御方法
US9223385B2 (en) * 2012-12-19 2015-12-29 Intel Corporation Re-driver power management

Also Published As

Publication number Publication date
US20130185578A1 (en) 2013-07-18
CN107526427A (zh) 2017-12-29
CN107526427B (zh) 2021-11-30
US9342130B2 (en) 2016-05-17
US20150212568A1 (en) 2015-07-30
US9009510B2 (en) 2015-04-14
CN103207661A (zh) 2013-07-17
CN103207661B (zh) 2017-08-22
JP2013145469A (ja) 2013-07-25

Similar Documents

Publication Publication Date Title
JP5792645B2 (ja) 半導体装置およびその制御方法
KR102328014B1 (ko) 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템
KR102108831B1 (ko) 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
TWI781134B (zh) 電路裝置、電子機器及束線器
CN106294244B (zh) 一种USB Type-C接口电路
JP5321841B2 (ja) 半導体集積回路
US9958884B1 (en) Universal adaptive voltage scaling system
US10708093B2 (en) Supply voltage adaptation via decision feedback equalizer
US7863938B2 (en) Address decoder and method for setting an address
US20170108917A1 (en) Power control method and apparatus for low power system of electronic device
CN102024408A (zh) 显示装置的源极驱动器及其控制方法
JP5986026B2 (ja) ホスト装置、ホスト装置の制御方法及び半導体装置
US9804987B2 (en) Semiconductor device for reducing power consumption in low power mode and system including same
US20120280721A1 (en) Squelch detection circuit
US8513981B2 (en) Squelch detection method and circuit using rectifying circuit for detecting out-of-band signal
JP5109717B2 (ja) 送信回路
CN107436856B (zh) 具有直接控制的通信装置及相关方法
KR101367682B1 (ko) 오실레이터
US6941526B2 (en) Low power buffer implementation
JP6488710B2 (ja) 通信用スレーブ
US9075590B2 (en) Voltage identification definition reference voltage generation circuit and boot voltage generating method thereof
JP2015176214A (ja) 通信装置
US11907008B2 (en) Communication apparatus and control method thereof
KR20090104160A (ko) 반도체 소자의 입력회로
JP2008136085A (ja) トグル検知回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150806

R150 Certificate of patent or registration of utility model

Ref document number: 5792645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150