JP6681840B2 - 回路構成および対応する方法 - Google Patents
回路構成および対応する方法 Download PDFInfo
- Publication number
- JP6681840B2 JP6681840B2 JP2016560671A JP2016560671A JP6681840B2 JP 6681840 B2 JP6681840 B2 JP 6681840B2 JP 2016560671 A JP2016560671 A JP 2016560671A JP 2016560671 A JP2016560671 A JP 2016560671A JP 6681840 B2 JP6681840 B2 JP 6681840B2
- Authority
- JP
- Japan
- Prior art keywords
- lfps
- time delay
- circuit
- signal
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 28
- 230000003287 optical effect Effects 0.000 claims description 82
- 230000011664 signaling Effects 0.000 claims description 32
- 230000005540 biological transmission Effects 0.000 claims description 29
- 230000001960 triggered effect Effects 0.000 claims description 13
- 230000000737 periodic effect Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 6
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 claims description 2
- 238000011144 upstream manufacturing Methods 0.000 claims description 2
- 230000009466 transformation Effects 0.000 claims 1
- 238000004891 communication Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000009365 direct transmission Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 101000941170 Homo sapiens U6 snRNA phosphodiesterase 1 Proteins 0.000 description 1
- 102100031314 U6 snRNA phosphodiesterase 1 Human genes 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/25—Arrangements specific to fibre transmission
- H04B10/2589—Bidirectional transmission
- H04B10/25891—Transmission components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/25—Arrangements specific to fibre transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/501—Structural aspects
- H04B10/502—LED transmitters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/501—Structural aspects
- H04B10/503—Laser transmitters
Description
電気アイドル状態の存在の場合に、少なくとも一つの差動入力(IN+,IN−)を監視する少なくとも一つのIDLE検出器(ID)と、
差動入力(IN+,IN−)におけるEI状態が中断または再開される場合に、IDLE検出器(ID)によってトリガされる少なくとも一つの時間遅延ブロック(TD)と、
差動入力(IN+,IN−)が、LFPS(Low Frequency Periodic Signalling)によって駆動されるか、または、SS(Super Speed)/eSS(enhanced Super Speed)シグナリングによって駆動されるかを検出する少なくとも一つの信号種別検出器(SD)であって、前記信号種別検出器(SD)が、時間遅延ブロック(TD)によってもたらされる時間遅延よりも小さい判断待ち時間を有する、少なくとも一つの信号種別検出器と、
LFPSまたはSS/essシグナリングが送信されるべきか否かの判断を実行する少なくとも一つの判断回路(DT)であって、前記判断は、IDLE検出器(ID)および/または信号種別検出器(SD)からの情報に基づいている、少なくとも一つの判断回路と、
判断回路(DT)に接続されている少なくとも一つの入力段(IS)と、
発光構成要素(LD)を駆動するために設けられている少なくとも一つの出力段(OS)であって、前記出力段(OS)が、判断回路(DT)によってターンオンまたはターンオフされる、少なくとも一つの出力段と、
を備えている。
時間遅延機能を含む少なくとも一つの判断回路(DR)であって、前記判断回路(DR)が光信号(SI)によってトリガされる、少なくとも一つの判断回路と、
判断回路(DR)からの少なくとも一つのイネーブル信号(EN_LFPS,EN_SS)によってゲートで制御され、またはオンに切り替えられる少なくとも一つの発振段(OC)と、
光信号(SI)がLFPSに基づいている場合に作動される少なくとも一つのLFPS出力ドライバ(LO)と、
光信号(SI)がSS/eSSシグナリングに基づいている場合に作動される少なくとも一つのSS/eSS出力ドライバ(SO)と、
を備えている。
電気アイドル状態の存在の場合に、少なくとも一つの差動入力(IN+,IN−)を少なくとも一つのIDLE検出器(ID)によって監視するステップと、
差動入力(IN+,IN−)におけるEI状態が中断または再開される場合に、IDLE検出器(ID)によって、少なくとも一つの時間遅延ブロック(TD)をトリガするステップと、
少なくとも一つの信号種別検出器(SD)を用いて、差動入力(IN+,IN−)が、LFPS(Low Frequency Periodic Signalling)によって駆動されるか、または、SS(Super Speed)/eSS(enhanced Super Speed)シグナリングによって駆動されるかを検出するステップであって、前記信号種別検出器(SD)が、時間遅延ブロック(TD)によってもたらされる時間遅延よりも小さい判断待ち時間を有するステップと、
少なくとも一つの判断回路(DT)を用いて、LFPSまたはSS/essシグナリングが送信されるべきか否かの判断を実行するステップであって、前記判断は、IDLE検出器(ID)および/または信号種別検出器(SD)からの情報に基づいているステップと、
少なくとも一つの入力段(IS)が判断回路(DT)に接続されるステップと、
少なくとも一つの出力段(OS)によって、発光構成要素(LD)を駆動するステップであって、前記出力段(OS)が、少なくとも一つの入力段(IS)の下流に接続され、および判断回路(DT)によってターンオンまたはターンオフされるステップと、
を含む。
光信号(SI)を用いて、時間遅延機能を含む少なくとも一つの判断回路(DR)をトリガするステップと、
判断回路(DR)からの少なくとも一つのイネーブル信号により、少なくとも一つの発振段(OC)をゲートで制御し、またはオンに切り替えるステップと、
光信号(SI)がLFPSに基づいている場合に、少なくとも一つのLFPS出力ドライバ(LO)を作動させるステップと、
光信号(SI)がSS/eSSシグナリングに基づいている場合に、少なくとも一つのSS/eSS出力ドライバ(SO)を作動させるステップと、
を含む。
・電子光間トランスミッタおよび光電子間レシーバのための適切なデータフォーマットへのUSB規格ベースのLFPSの単純化した変換
・プロトコルレベルでのデータの分析を必要としない、USB3プロトコルの物理層内での本発明の実施
・特に、受動電流ケーブル(相互)接続と比較して、USBホスト装置間相互接続長の拡張を可能にする、光リンクを通じたUSB3.0またはUSB3.1規格準拠のデータの伝送の使用可能性
・IDLE検出器ID
・信号種別検出器SD
・エッジトリガ型の350nsの時間遅延TD
・判断回路DT
・入力段ISおよび出力段OS
・増幅器AM、具体的には、インピーダンス変換増幅器TIAおよび制限増幅器LA
・350nsの時間遅延を含む判断回路DR
・30MHzの発振器OC
・LFPS出力ドライバSO
・SS/eSS出力ドライバSO
DR 回路構成RCにおける判断回路
DT 回路構成TCにおける判断回路
EN_LFPS LFPSの場合の判断回路DRからのイネーブル信号
EN_SS SS/eSSシグナリングの場合の判断回路DRからのイネーブル信号
ID IDLE検出器
IN 回路構成RCの入力
IN+ 回路構成TCの差動入力IN+,IN−の第一の、具体的には正の端子
IN− 回路構成TCの差動入力IN+,IN−の第二の、具体的には負の端子
IS 入力段
LD 発光構成要素
LO LFPS出力ドライバ
OC 発振段
OS 出力段
OUT 回路構成TCの出力
OUT+ 回路構成RCの差動出力OUT+,OUT−の第一の、具体的には正の端子
OUT− 回路構成RCの差動出力OUT+,OUT−の第二の、具体的には負の端子
PD 受光構成要素
RC 回路構成、具体的には光レシーバ(の受信部または受信側)
SD 信号種別検出器
SI 光信号、具体的には光
SO SS/eSSシグナリング出力ドライバ
TC 回路構成、具体的には光トランスミッタ(の送信部または送信側)
TD 時間遅延ブロック
Vindiff 差動入力IN+,IN−における電圧
Voutdiff 差動出力OUT+,OUT−における電圧
Claims (20)
- 少なくとも一つの発光構成要素(LD)を制御する回路構成(TC)であって、
電気アイドル状態の存在の場合に、少なくとも一つの差動入力(IN+,IN−)を監視する少なくとも一つのIDLE検出器(ID)と、
前記差動入力(IN+,IN−)におけるEI状態が中断または再開される場合に、IDLE検出器(ID)によってトリガされる少なくとも一つの時間遅延ブロック(TD)と、
前記差動入力(IN+,IN−)が、LFPS(Low Frequency Periodic Signalling)によって駆動されるか、または、SS(Super
Speed)/eSS(enhanced Super Speed)シグナリングによって駆動されるかを検出する少なくとも一つの信号種別検出器(SD)であって、前記信号種別検出器(SD)が、前記時間遅延ブロック(TD)によってもたらされる時間遅延よりも小さい判断待ち時間を有する、少なくとも一つの信号種別検出器と、
LFPSまたはSS/essシグナリングが送信されるべきか否かの判断を実行する少なくとも一つの判断回路(DT)であって、前記判断は、前記IDLE検出器(ID)、前記信号種別検出器(SD)、および前記時間遅延ブロック(TD)からの情報に基づいている、少なくとも一つの判断回路と、
前記判断回路(DT)に接続されている少なくとも一つの入力段(IS)と、
前記発光構成要素(LD)を駆動するために設けられている少なくとも一つの出力段(OS)であって、前記出力段(OS)が、前記判断回路(DT)によってターンオンまたはターンオフされる、少なくとも一つの出力段と、を備え、
前記時間遅延は、約200nsよりも長くないLFPSバーストを表すLFPS pingシーケンスと、少なくとも約500nsのLFPSバーストによって表されるLBPS論理「0」の区別に関して選択される回路構成。 - 前記時間遅延ブロック(TD)は、約350nsの時間遅延をもたらす少なくとも一つのエッジトリガ型の時間遅延ユニットである、請求項1に記載の回路構成。
- 前記発光構成要素(LD)は、少なくとも一つの電気光変換器である、請求項1または2に記載の回路構成。
- 前記LFPSまたはSS/eSSシグナリングは、USB3に基づいている、請求項1から請求項3のいずれか一項に記載の回路構成。
- 少なくとも一つの受光構成要素(PD)から受け取った光信号(SI)を処理する回路構成(RC)であって、
少なくとも一つの判断回路(DR)であって、前記判断回路(DR)が光信号(SI)によってトリガされ、前記判断回路(DR)がトリガされた後、所定の時間遅延を超え、且つ光入力信号SIが当該遅延時間内で一定のままである場合は、LFPSイネーブル信号(EN_LFPS)を出力し、前記判断回路(DR)がトリガされた後、所定の時間遅延中に、前記所定の時間遅延より短いパルス持続時間を有する3つの連続パルスを検出した場合は、三番目のパルスが検出された直後に、SS/eSSイネーブル信号(EN_SS)を出力する、少なくとも一つの判断回路(DR)と、
前記判断回路(DR)からの前記LFPSイネーブル信号(EN_LFPS)によってゲートで制御され、またはオンに切り替えられる少なくとも一つの発振段(OC)と、
前記判断回路(DR)が出力した前記LFPSイネーブル信号(EN_LFPS)によって作動される少なくとも一つのLFPS出力ドライバ(LO)と、
前記判断回路(DR)が出力した前記SS/eSSイネーブル信号(EN_SS)によって作動される少なくとも一つのSS/eSS出力ドライバ(SO)と、を備え、
前記所定の時間遅延は、約350nsの時間遅延である回路構成。 - 少なくとも一つの増幅器(AM)が、前記判断回路(DR)の上流に接続される、請求項5に記載の回路構成。
- 前記増幅器(AM)は、少なくとも一つのインピーダンス変換増幅器(TIA)および/または少なくとも一つの制限増幅器(LA)である、請求項6に記載の回路構成。
- 前記発振段(OC)は、約30MHzの周波数を含む、請求項5から請求項7のいずれか一項に記載の回路構成。
- 受光構成要素(PD)は、少なくとも一つのフォトダイオードである、請求項5から請求項8のいずれか一項に記載の回路構成。
- 前記LFPS出力ドライバ(LO)からのLFPS出力または前記SS/eSS出力ドライバ(SO)からのSS/eSS出力は、USB3に基づいている、請求項5から請求項9のいずれか一項に記載の回路構成。
- 少なくとも一つの回路構成(TC)を用いて、少なくとも一つの発光構成要素(LD)を制御する方法であって、
電気アイドル状態の存在の場合に、少なくとも一つの差動入力(IN+,IN−)を少なくとも一つのIDLE検出器(ID)によって監視するステップと、
前記差動入力(IN+,IN−)におけるEI状態が中断または再開される場合に、前記IDLE検出器(ID)によって、少なくとも一つの時間遅延ブロック(TD)をトリガするステップと、
少なくとも一つの信号種別検出器(SD)を用いて、前記差動入力(IN+,IN−)が、LFPS(Low Frequency Periodic Signalling)によって駆動されるか、または、SS(Super Speed)/eSS(enhanced Super Speed)シグナリングによって駆動されるかを検出するステップであって、前記信号種別検出器(SD)が、前記時間遅延ブロック(TD)によってもたらされる時間遅延よりも小さい判断待ち時間を有するステップと、
少なくとも一つの判断回路(DT)を用いて、LFPSまたはSS/essシグナリングが送信されるべきか否かの判断を実行するステップであって、前記判断は、前記IDLE検出器(ID)、前記信号種別検出器(SD)、および前記時間遅延ブロック(TD)からの情報に基づいているステップと、
少なくとも一つの入力段(IS)が前記判断回路(DT)に接続されるステップと、
少なくとも一つの出力段(OS)によって、前記発光構成要素(LD)を駆動するステップであって、前記出力段(OS)が、少なくとも一つの入力段(IS)の下流に接続され、および前記判断回路(DT)によってターンオンまたはターンオフされるステップと、を含み、
前記時間遅延は、約200nsよりも長くないLFPSバーストを表すLFPS pingシーケンスと、少なくとも約500nsのLFPSバーストによって表されるLBPS論理「0」の区別に関して選択される方法。 - 少なくとも一つの回路構成(RC)を用いて、光信号(SI)を処理する方法であって、前記光信号(SI)は、少なくとも一つの受光構成要素(PD)から受信されたものである方法において、
前記光信号(SI)を用いて、少なくとも一つの判断回路(DR)をトリガし、前記判断回路(DR)がトリガされた後、所定の時間遅延を超え、且つ光入力信号SIが当該遅延時間内で一定のままである場合は、LFPSイネーブル信号(EN_LFPS)を出力し、前記判断回路(DR)がトリガされた後、所定の時間遅延中に、前記所定の時間遅延より短いパルス持続時間を有する3つの連続パルスを検出した場合は、三番目のパルスが検出された直後に、SS/eSSイネーブル信号(EN_SS)を出力するステップと、
前記判断回路(DR)からの前記LFPSイネーブル信号により、少なくとも一つの発振段(OC)をゲートで制御し、またはオンに切り替えるステップと、
前記判断回路(DR)が出力した前記LFPSイネーブル信号(EN_LFPS)によって、少なくとも一つのLFPS出力ドライバ(LO)を作動させるステップ、または、前記判断回路(DR)が出力した前記SS/eSSイネーブル信号(EN_SS)によって、少なくとも一つのSS/eSS出力ドライバ(SO)を作動させるステップと、を含み、
前記所定の時間遅延は、約350nsの時間遅延である方法。 - 請求項1から請求項4のいずれか一項に記載の回路構成(TC)から光信号(SI)を出力するステップと、
前記光信号(SI)を少なくとも一つの光伝送ラインにより伝送するステップと、を有するUSB3規格準拠のデータ伝送方法。 - 前記光伝送ラインは、少なくとも一つの導波路である請求項13に記載のデータ伝送方法。
- 少なくとも一つの光伝送ラインにより、光信号(SI)を伝送するステップと、
請求項5から請求項10のいずれか一項に記載の回路構成(RC)により前記光信号(SI)を受け取るステップと、を有するUSB3規格準拠のデータ伝送方法。 - 前記光伝送ラインは、少なくとも一つの導波路である請求項15に記載のデータ伝送方法。
- 請求項11の方法により少なくとも一つの発光構成要素(LD)を制御するステップと、
前記発光構成要素(LD)から出力された光信号(SI)を少なくとも一つの光伝送ラインにより伝送するステップと、を有するUSB3規格準拠のデータ伝送方法。 - 前記光伝送ラインは、少なくとも一つの導波路である請求項17に記載のデータ伝送方法。
- 少なくとも一つの光伝送ラインにより、光信号(SI)を、少なくとも一つの受光構成要素(PD)に対して伝送するステップと、
少なくとも一つの前記受光構成要素(PD)から受け取った前記光信号(SI)を、請求項12の方法により処理するステップと、を有するUSB3規格準拠のデータ伝送方法。 - 前記光伝送ラインは、少なくとも一つの導波路である請求項19に記載のデータ伝送方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014206226.8 | 2014-04-01 | ||
DE102014206226 | 2014-04-01 | ||
PCT/EP2015/057276 WO2015150505A1 (en) | 2014-04-01 | 2015-04-01 | Circuit arrangement and corresponding method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017515369A JP2017515369A (ja) | 2017-06-08 |
JP6681840B2 true JP6681840B2 (ja) | 2020-04-15 |
Family
ID=53051790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016560671A Expired - Fee Related JP6681840B2 (ja) | 2014-04-01 | 2015-04-01 | 回路構成および対応する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10425161B2 (ja) |
EP (1) | EP3126992B1 (ja) |
JP (1) | JP6681840B2 (ja) |
WO (1) | WO2015150505A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11194375B2 (en) * | 2017-12-08 | 2021-12-07 | Intel Corporation | Mechanism of power delivery on an asymmetrical dual simplex link |
JP2022121882A (ja) | 2021-02-09 | 2022-08-22 | ザインエレクトロニクス株式会社 | 通信装置、端末装置およびアクティブ光ケーブル |
US20230119332A1 (en) * | 2021-10-18 | 2023-04-20 | Celerity Technologies Inc. | Usb connector for fiber optic cable and related usb extender |
US11716168B2 (en) | 2021-10-20 | 2023-08-01 | Nxp Usa, Inc. | Communications device and method of communications |
US20240031029A1 (en) * | 2022-07-25 | 2024-01-25 | Cisco Technology, Inc. | Traffic-based power saving mode for optical transceivers |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6704890B1 (en) * | 2000-12-22 | 2004-03-09 | Nortel Networks Limited | Skew compensating interface for operation with arbitrary data |
US8391420B1 (en) * | 2010-03-10 | 2013-03-05 | Smsc Holdings S.A.R.L. | Low frequency communication signal state detection |
US8432981B1 (en) * | 2010-03-10 | 2013-04-30 | Smsc Holdings S.A.R.L. | High frequency and idle communication signal state detection |
US8255582B2 (en) * | 2010-07-09 | 2012-08-28 | Sae Magnetics (H.K.) Ltd. | Optical communication module, universal serial bus cable with the same and processing method of data transfer thereof |
US8719475B2 (en) * | 2010-07-13 | 2014-05-06 | Broadcom Corporation | Method and system for utilizing low power superspeed inter-chip (LP-SSIC) communications |
US8457247B2 (en) * | 2010-11-18 | 2013-06-04 | Plx Technology, Inc. | In-band generation of low-frequency periodic signaling |
US8403571B2 (en) * | 2010-12-07 | 2013-03-26 | Corning Cable Systems Llc | Apparatuses, systems, and methods for facilitating optical communication between electronic devices |
US8534931B2 (en) * | 2011-01-25 | 2013-09-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Active optical cable (AOC) and a method and apparatus for performing power management in the AOC |
JP5792645B2 (ja) * | 2012-01-13 | 2015-10-14 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその制御方法 |
US8972646B2 (en) * | 2012-03-30 | 2015-03-03 | Intel Corporation | Superspeed inter-chip interface |
US10111269B2 (en) * | 2015-03-18 | 2018-10-23 | Lattice Semiconductor Corporation | Multi-gigabit wireless tunneling system |
US10104706B2 (en) * | 2015-03-18 | 2018-10-16 | Lattice Semiconductor Corporation | Apparatus for role identification and power supply control in a wireless tunneling system |
-
2015
- 2015-04-01 WO PCT/EP2015/057276 patent/WO2015150505A1/en active Application Filing
- 2015-04-01 JP JP2016560671A patent/JP6681840B2/ja not_active Expired - Fee Related
- 2015-04-01 EP EP15720273.0A patent/EP3126992B1/en active Active
-
2016
- 2016-09-30 US US15/281,767 patent/US10425161B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2015150505A1 (en) | 2015-10-08 |
EP3126992B1 (en) | 2020-10-28 |
US10425161B2 (en) | 2019-09-24 |
EP3126992A1 (en) | 2017-02-08 |
US20170019177A1 (en) | 2017-01-19 |
JP2017515369A (ja) | 2017-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6681840B2 (ja) | 回路構成および対応する方法 | |
US9606954B2 (en) | Communicating with MIPI-compliant devices using non-MIPI interfaces | |
US20120290761A1 (en) | USB Converter and Related Method | |
US9619426B2 (en) | Out-of-band signaling support over standard optical SFP | |
US10014957B2 (en) | High speed isolated and optical USB | |
KR20130124483A (ko) | 전기-광 통신 링크 | |
CN113094318B (zh) | 一种适用于usb协议的有源光传输的电路结构 | |
JP2012146041A (ja) | 計算機装置及び信号伝送方法 | |
JP6175709B2 (ja) | PCIe光ファイバ通信の出力ノイズを抑制するための方法、装置、および通信ノード | |
US9990330B2 (en) | Simultaneous edge toggling immunity circuit for multi-mode bus | |
WO2022021048A1 (zh) | 光模块及保护倒换方法 | |
US10554304B2 (en) | Mechanism for MIPI communication using optical interface | |
US10516490B2 (en) | Optical free air transmit and receive interconnect | |
EP2996267B1 (en) | Optical engines and optical cable assemblies having electrical signal conditioning | |
WO2017004798A1 (en) | A multifunctional laser diode driving circuit, a module comprising the same, and a method using the same | |
US10673536B2 (en) | Free air optical interconnect beacon mode | |
JP2014524699A5 (ja) | ||
US20070014577A1 (en) | Optical communications apparatus and method compatible with electrical communications systems | |
JP2022121882A (ja) | 通信装置、端末装置およびアクティブ光ケーブル | |
US10382237B2 (en) | Method and apparatus for processing data of multiple rates | |
RU2415461C2 (ru) | Пульт управления | |
US10700790B2 (en) | Optical driver circuitry for burst mode transfer | |
TW432808B (en) | Transceiving apparatus and method, receiving apparatus and method, as well as a transmitting apparatus and method | |
WO2015054898A1 (zh) | 电气空闲状态处理方法及快速外设组件互联pcie设备 | |
TW201141092A (en) | Optical transmitting and receiving modules and systems and optical transmitting and receiving methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6681840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |