CN103207661A - 半导体设备和控制方法 - Google Patents

半导体设备和控制方法 Download PDF

Info

Publication number
CN103207661A
CN103207661A CN2013100101031A CN201310010103A CN103207661A CN 103207661 A CN103207661 A CN 103207661A CN 2013100101031 A CN2013100101031 A CN 2013100101031A CN 201310010103 A CN201310010103 A CN 201310010103A CN 103207661 A CN103207661 A CN 103207661A
Authority
CN
China
Prior art keywords
signal
detecting device
intermittently operated
control circuit
mode state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100101031A
Other languages
English (en)
Other versions
CN103207661B (zh
Inventor
丹谦藏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to CN201710659763.0A priority Critical patent/CN107526427B/zh
Publication of CN103207661A publication Critical patent/CN103207661A/zh
Application granted granted Critical
Publication of CN103207661B publication Critical patent/CN103207661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3278Power saving in modem or I/O interface
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Selective Calling Equipment (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种半导体设备和控制方法。一种半导体设备包括:检测器,该检测器接收其特性根据待机模式状态而波动的输入信号,将该输入信号幅度与指定的阈值幅度进行比较,并且输出检测器输出信号,该检测器输出信号示出了可应用的输入信号的幅度是否高于指定的阈值幅度;以及间歇操作控制电路,该间歇操作控制电路在接收检测器输出的同时还接收第一信号,该第一信号示出处于多个待机模式状态之中的哪个模式,并且当输入信号高于指定的阈值幅度时将检测器设置为持续接通(启用)模式状态,并且在所有其他情况下在该第一信号示出的模式中,根据输入信号的特性来间歇地操作检测器。

Description

半导体设备和控制方法
相关申请的交叉引用
2012年1月13日提交的日本专利申请No.2012-005579的包括说明书、附图和摘要的全部公开内容通过引用合并于此。
背景技术
本发明涉及一种半导体设备和控制方法,并且具体地涉及在用于串行数据通信接口的物理层块中的待机模式期间的电力减小以及在符合USB3.0标准的物理层块中的待机模式状态下的电力减小。
对于在主要是便携式设备的产品中减小电力的需求日益增长。在正常操作和待机模式操作期间降低功耗在串行数据通信接口的物理层的开发中也很重要。
图1是示出USB3.0中的链路状态(U0模式至U3模式)的特性的图。参考图1,示出了USB3.0标准中的链路状态被分组成正常模式状态(U0模式)和多个待机模式状态(U1模式-U3模式),并且示出了对每一个状态指定精细的电力控制。具体地,在U3模式中的待机模式状态下的电力需要2.5mA或更少的平均电流。
在USB3.0中的电力监管中,根据每一个待机模式状态,通过停止所有不必要的电路块的操作,来实现在待机模式期间的低功耗。
如图2所示,在以1对1关系连接的USB3.0A(主机)100和USB3.0B(设备)200之间利用LFPS(低频周期信令)信号以实现从待机模式状态(U1模式-U3模式)到正常模式状态(U0模式)的恢复操作。
图3是在从待机模式状态恢复期间在主机100和设备200之间的信号交换的示图。在待机模式期间也从对方发送LFPS信号。因此,为了持续监视从对方发送的LFPS信号,即使在待机模式状态下,LFPS检测器也必须进行操作。
LFPS信号的频率是10MHz至50MHz,该频率大大低于在USB3.0中的正常模式操作期间的5Gbps的数据传输速度。因此,LFPS检测器可以实现相对低的功耗。然而,根据LFPS信号的幅度检测阈值的标准而实现100-300mV之间的准确度需要设计一种LFPS检测器,该LFPS检测器用于通过利用电流模式逻辑(CML)类型的电路来检测如图4的电路示例中所示的LFPS信号。因此,将检测器中的电流消耗减小为零是不可能的。
此外,当存在多个USB3.0通路时,那么在设备级将U3模式下的待机模式期间的平均电流设置在2.5mA以下需要通过消减包含LFPS检测器的物理层块中的功耗来大幅度地减小电力。而且,当降低符合USB3.0标准的设备中的待机模式状态下的功耗时,那么必须在保持LFPS电路的检测阈值的准确度的同时获得低功耗。
例如,在日本未经审查专利申请公开No.2000-284867中公开了用于以最小的功耗监视信号的技术,其中USB设备包含红外线通信模块,并且在待机模式期间微计算机间歇地(周期性地)操作该红外线模块达指定的时段,使得以最小的功耗来监视红外信号,并且当检测到红外信号时,使该红外模块返回到正常活动状态。
发明内容
如下分析由本发明人提出的发明。
图5是示出现有技术的半导体设备的结构的一个示例的框图。检查图5,示出了半导体设备由数据接收器101、LFPS检测器102、振荡器104和发射器105构成。
与数据接收器101分离地安装特别设计用于以低功耗接收LFPS信号的LFPS检测器102,该数据接收器101在正常操作期间接收5Gbps信号。在待机模式期间,通过仅操作在待机模式操作期间所需要的除LFPS检测器102之外的那些块(向链路层供应低速时钟的振荡器104)来实现低功耗。LFPS信号的频率是10MHz至50MHz,该频率低于在USB3.0中的正常模式操作期间的5Gbps的数据传输速度,因此可以降低用作LFPS专用接收器的LFPS检测器102的功耗。
然而,即使LFPS检测器102被设计为低功耗,LFPS检测器102也需要稳定状态的电流,以便于实现作为检测阈值标准的100-300mV的准确度,因此以零电流实现电路是不可能的。例如,在诸如HUB的包含多个USB3.0通路的设备中,在U3模式中以低于2.5mA的平均电流操作设备是不可能的,使得有必要在保持LFPS检测器102中的检测阈值的准确度的同时降低功耗。
因此,考虑如日本未经审查专利申请公开No.2000-284867中所公开的间歇地操作LFPS检测器102。然而,在USB3.0中,在待机模式状态下输入的LFPS信号的特性波动。因此,与日本未经审查专利申请公开No.2000-284867一样仅在指定时段间歇地操作LFPS检测器将不在LFPS检测器处于接通(启用)模式状态时段中提供符合LFPS信号特性的令人满意的性能。例如,如果LFPS检测器处于接通(启用)模式状态的时段的间隔相对于LFPS信号特性过短,那么LFPS检测器将浪费电力,并且相反地,如果LFPS检测器处于接通(启用)模式状态的时段的间隔过长,那么将出现检测不到LFPS信号发生的问题。
因此,当在待机模式状态中必须被监视的信号特性在每个模式的待机模式状态中进行波动时,问题变得能够以最小的功耗来检测可应用信号。
根据本发明的第一方面,一种半导体设备包括:检测器,该检测器用于接收其特性根据待机模式状态而波动的输入信号、将可应用的输入信号的幅度与指定的阈值幅度进行比较,并且输出检测器输出信号,该检测器输出信号示出可应用的输入信号的幅度是否高于指定的阈值幅度;以及间歇操作控制电路,该间歇操作控制电路在接收检测信号(检测器输出)的同时还接收第一信号,该第一信号示出待机模式状态处于多个模式之中的哪个模式,并且当输入信号高于指定的阈值幅度时,将检测器设置为持续操作状态,并且在所有其他情况下,根据在示出可应用的第一信号的模式中的输入信号的特性来间歇地操作检测器。
根据本发明的第二方面,一种用于半导体设备的控制方法包括:将其特性根据待机模式状态而波动的输入信号的幅度与指定的阈值幅度进行比较,并且通过该检测器来决定可应用的输入信号的幅度是否高于指定的阈值幅度;接收第一信号,该第一信号示出了待机模式状态处于多个模式之中的哪个模式,以及当输入信号高于指定的阈值幅度时将检测器设置为持续接通(启用)模式状态的步骤;以及在所有其他情况下,根据在示出第一信号的模式中的输入信号的特性来间歇地操作检测器。
本发明的半导体设备和控制方法能够在用于在待机模式状态中进行监视的可应用信号的特性根据待机模式状态而进行波动时以最小的功耗来检测信号。
附图说明
图1是示出USB3.0中的链路状态(U0模式至U3模式)的特性的图;
图2是示出符合USB3.0的在主机和设备之间的连接的图;
图3是示出从待机模式状态的恢复操作的图;
图4是示出LFPS检测器中的检测器放大器的结构的电路图;
图5是示出现有技术的半导体设备的结构的框图;
图6是示出第一实施例的半导体设备的结构的框图;
图7是示出用于第一实施例的半导体设备的间歇操作控制电路的结构的框图;
图8是示出第一实施例的半导体设备的LFPS检测器的结构的框图;
图9是示出第一实施例的半导体设备的LFPS检测器中的检测单元的结构的电路图;
图10是示出用于第一实施例的半导体设备的间歇操作控制电路中的计数器电路的结构的电路图;
图11是示出用于第一实施例的半导体设备的间歇操作控制电路操作的操作的真值表;
图12是示出用于第一实施例的半导体设备的间歇操作控制电路操作的操作的流程图;
图13是示出用于第一实施例的半导体设备的间歇操作控制电路操作中的计数器电路的操作的时序图;
图14是示出第一实施例的半导体设备中的LFPS检测器操作的操作的时序图;
图15是示出第一实施例的半导体设备的整体操作的时序图;
图16是示出在第一实施例的半导体设备的间歇操作期间LFPS检测器的操作和停止状态以及启用控制信号的时序图;
图17是示出在第一实施例的半导体设备的间歇操作期间电路电流量的图;
图18是示出第二实施例的半导体设备的框图;
图19是示出用于第二实施例的半导体设备的间歇操作控制电路的结构的框图;
图20是示出在USB3.0中指定的LFPS信号的传送时序的表;
图21是示出在第二实施例的半导体设备中在每个待机模式状态下设置的间歇操作时段的图;
图22是示出第三实施例的半导体设备的结构的框图;
图23是示出第四实施例的半导体设备的结构的框图;
图24是示出第五实施例的半导体设备的结构的框图;
图25是示出第六实施例的半导体设备的结构的框图;以及
图26是示出第七实施例的半导体设备的结构的框图。
具体实施方式
首先描述了本发明的概述。与该概述相关的附图的附图标记旨在有助于简化描述并且不以任何方式限制本发明的范围。
图18中的半导体设备包括:检测器(LFPS检测器12),该检测器接收输入信号,例如LFPS信号,该输入信号的特性(例如,图20中LFPS信号的突发长度)根据(例如,图20中的U1模式至U3模式)待机模式状态而波动,该检测器将可应用的输入信号的幅度与指定的阈值幅度进行比较,并且输出检测信号(LFPS检测器输出),该检测信号示出可应用的输入信号的幅度是否大于指定的阈值幅度;以及间歇操作控制电路23,该间歇操作控制电路23在接收检测信号(检测器输出)的同时,接收第一信号(待机模式设定信号),该第一信号示出待机模式状态处于多个模式(U1模式至U3模式)之中的哪个模式,并且如果输入信号大于指定的阈值幅度则将检测器12设置为持续接通(启用)模式状态,并且在所有其他情况下,根据在第一信号所示模式中的输入信号的特性来间歇地操作检测器12。
如图20和图21所示,间歇操作控制电路23优选地根据在第一信号(待机模式设定信号)所示的模式中的输入信号(LFPS信号)的最大突发长度(图20中tBurst的最大值)的时间周期内的指定时段中将检测器12设置为接通(启用)模式状态,并且在所有其他的时段中将检测器12设置为关闭(禁用)模式状态。
间歇操作控制电路23在从对于第一信号(待机模式设定信号)所示的模式的输入信号(LFPS信号)的最大突发长度的一半至该最大突发长度的时间周期中的特定时段中将检测器12设置为接通(启用)模式状态,并且在所有其他的时段中将检测器12设置为关闭(禁用)模式状态。
参考图7、图10和图13,半导体设备进一步包括用于供应时钟信号(低速时钟信号)的振荡器14。间歇操作控制电路13对可应用的时钟信号进行分频,以生成多个分频时钟信号(BIT1-BIT5),并且通过获得可应用的多个分频时钟信号的逻辑积,可以生成用于间歇地操作检测器(12)的信号(间歇操作信号)。
上述输入信号可以是从USB(通用串行总线)设备发送的LFPS(低频周期信令)信号。
参考图18,可以在物理层中形成检测器12或者间歇操作控制电路23。
参考图18,半导体设备可以进一步包括寄存器26,该寄存器26用于保留示出所处于的多个待机模式之中的哪个模式的信息,并且可以将间歇操作控制电路23设置为从寄存器26接收第一信号(待机模式设定信号)。
参考图22,在物理层中形成检测器12,并且可以在链路层中形成间歇操作控制电路33。
参考图18和图19,间歇操作控制电路23接收第二信号(间歇操作设定信号),该第二信号示出了正常地(持续地)操作检测器12还是间歇地操作检测器12,并且当输入信号高于指定的阈值幅度(LFPS检测信号=“1”)时或者当该第二信号示出了检测器12必须被正常地操作(间歇操作设定信号=“1”)时,那么间歇操作控制电路23将检测器12设置为持续操作(启用)状态,并且在所有其他情况下间歇地操作检测器电路12。
参考图23,间歇操作控制电路43基于来自链路层的用于PLL电路的启用信号(PLL启用信号)而不是利用第一信号和第二信号,来识别待机模式状态模式,并且还设置是正常操作(持续地)还是间歇地操作检测器电路12。
参考图24,间歇操作控制电路53可以被设置为基于从链路层输出的PLL电路的启用信号(PLL启用信号)而不是利用第一信号,来识别待机模式状态。
参考图25,间歇操作控制电路63可以被设置为基于从链路层输出的PLL电路的启用信号(PLL启用信号)而不是利用第一信号和第二信号,来识别待机模式状态中的模式;并且还基于用于发射器-接收器的启用信号(发射器-接收器启用信号)来设置正常地(持续地)操作还是间歇地操作检测器12。
参考图26,间歇操作控制电路73可以被设置为基于从链路层输出的用于PLL电路的启用信号(PLL启用信号)和用于发射器-接收器的启用信号(发射器-接收器启用信号)而不是利用第一信号,来识别待机模式状态。
为了在保持LFPS检测器12的检测阈值准确度的同时减少在待机模式期间消耗的电力,本发明通过在待机模式期间间歇地操作LFPS检测器12来在平均时间上降低LFPS检测器12的功耗。此时,仍然可以利用具有高检测阈值准确度的LFPS检测器12,使得高检测阈值准确度和低功耗都可以被实现。
振荡器(环形振荡器)14被嵌入在物理层中,以用于在待机模式期间向链路层提供低速时钟,并且振荡器14在待机模式期间也处于操作状态。间歇操作控制电路(23、33、43、53、63、73)利用来自振荡器的低速时钟信号来仅在周期中的固定时段中将LFPS检测器12设置为操作状态,并且生成启用控制信号以在其余时段中将LFPS检测器12设置为停止状态。通过由启用控制信号周期性地使LFPS检测器电路转变为启用和禁用来实现LFPS检测器12的间歇操作。
第一实施例
接下来将在参考附图的同时描述第一实施例的半导体设备。图6是示出本实施例的半导体设备的结构的一个示例的框图。图6示出了用于发送和接收数据的物理层、以及用于监督在串行接口中发送和接收数据的过程和方法的链路层。如图6所示,半导体设备的物理层包括:用于接收高速信号的数据接收器11和用于输出该高速信号的发射器15;振荡器14,该振荡器14用于向上层供应低速时钟信号;间歇操作控制电路13,该间歇操作控制电路13基于低速时钟信号来生成用于LFPS的间歇操作控制信号;以及LFPS检测器12,该LFPS检测器12用于接收低速LFPS信号。
图7是示出间歇操作控制电路13的结构的一个示例的框图。参考图7,示出了间歇操作控制电路13包括:计数器电路133,该计数器电路133用于从低速时钟信号生成间歇操作信号;锁存器电路131,该锁存器电路131输入从LFPS检测器12输出的LFPS检测信号;或电路(OR circuit)132,该或电路132用于输入锁存输出和间歇操作设定信号;以及选择器电路134,该选择器电路134用于将或电路输出设置为选择信号,并且用于输入从计数器电路133输出的间歇操作信号和启用信号。
图8是示出LFPS检测器12的结构的一个示例的框图。参考图8,LFPS检测器12包括:检测单元121,该检测单元121用于输入接收器输入信号和阈值幅度;波形整形单元123,该波形整形单元123提供对检测单元输出的输入;以及阈值生成器单元122,该阈值生成器单元122生成阈值幅度。
图9是示出在LFPS检测器12内的检测单元121的结构的一个示例的电路图。参考图9,检测单元121包括:检测放大器1211、1212;以及或电路1213,该或电路1213由检测放大器1211和检测放大器1212的输出来输入。检测放大器1211将接收器输入信号_正(signal_positive)(或正的接收器输入信号)输入到差分输入1的正输入,并且将接收器输入信号_负(signal_negative)(或负的接收器输入信号)输入到负输入;将阈值幅度_正(threshold amplitude_positive)输入到差分输入2的正输入,并且将阈值幅度_负(threshold amplitude_negative)输入到负输入。另一方面,检测放大器1212将接收器输入信号_负(receiverinput signal_negative)输入到差分放大器1的正输入,并且将接收器输入信号_正(receiver input signal_positive)输入到负输入;将阈值幅度_正(或正的阈值幅度)输入到差分输入2的正输入,并且将阈值幅度_负(或负的阈值幅度)输入到负输入。或电路1213接收来自检测放大器1211、1212的输出并且将或计算的结果作为检测单元的输出进行输出。
图4是示出LFPS检测器12的检测单元121中的检测器放大器1211、1212的结构的一个示例的电路图。参考图4,检测放大器是CML型放大器电路,包括由N-沟道(Nch)MOS晶体管N1、N2配置的有源负载,并且还包括由P-沟道(Pch)MOS晶体管P1-P4配置的两个差分对。检测放大器将接收器输入信号差分地输入到差分输入1,并且将阈值幅度差分地输入到差分输入2,并且以取决于输入到差分输入2的输入阈值幅度的阈值来判断输入到差分输入1的接收器输入信号,并且输出该判断结果。如图4所示的检测放大器是CML型放大器,并且因此在操作期间供应来自耦合到每个差分对的电流源CS1和CS2的常数恒定的电流。
图10是示出间歇操作控制电路13中的计数器电路133的结构的一个示例的电路图。参考图10,计数器电路133包括计数器单元1331、与电路1332、1334和反相器电路1333。计数器电路133接收低速时钟信号和复位信号RST,并且输出间歇操作信号。计数器1331接收低速时钟信号CLK,并且将该低速时钟信号CLK再分为1/2、1/4、1/8、1/16和1/32信号分别作为分频信号BIT1至BIT5而进行输出。与电路1332接收分频信号BIT1至BIT5,并且将与计算的结果输出为标志信号FLG。与电路1334输出通过将标志FLG和经由反相电路1333的低速时钟信号CLK所获得的与计算结果作为间歇操作信号。
接下来描述本实施例的半导体设备的操作。在如图6所示的半导体设备中,仅振荡器14、间歇操作控制电路13和LFPS检测器12处于操作(启用)状态。
基于来自间歇操作控制电路13的启用控制信号来在间歇操作模式、正常操作(始终启用)模式、停止(禁用)模式中控制LFPS检测器12。
在间歇操作模式中,间歇操作控制电路13基于从振荡器14输出的低速时钟信号来仅在周期中的固定时间中将LFPS检测器12设置为操作(启用)状态,并且生成在剩余时间中将LFPS检测器12设置为停止(禁用)状态的启用控制信号。将启用控制信号输入到LFPS检测器12的启用控制端使得LFPS检测器12执行重复的循环的操作/停止。在正常操作(始终启用)模式中,LFPS检测器12被设置为始终启用操作状态,并且在停止(禁用)模式中被设置为始终停止状态。
如图6所示,从监视正常模式/待机模式的链路层将间歇操作设定信号施加到间歇操作控制电路13。
图11是示出间歇操作控制电路13的操作的真值表。参考图11,当间歇操作设定信号=“0”(间歇操作)并LFPS检测输出=“0”(非检测状态)时,间歇操作控制电路13设置为间歇操作模式。此时,当或电路132输出“0”时,选择器134选择来自计数器电路133的输出,并且输出计数器电路133中生成的间歇操作信号作为启用控制信号。另一方面,当间歇操作设定信号=“1”(正常操作)或LFPS检测输出=“1”(检测状态)时,间歇操作控制电路13设置为正常操作(始终启用)模式。或电路132此时输出“1”,并且选择器134选择高(High)=“1”的输入,并且将LFPS检测器12设置为启用状态的信号作为启用控制信号进行输出。
图12是示出间歇操作控制电路13的操作的流程图。参考图12,当处于间歇操作模式(步骤S2中为“是”)时,在尚未检测到LFPS信号输入(步骤S3中为“是”)的同时,间歇操作控制电路13持续间歇操作模式(步骤S4)。然而,当LFPS检测器12检测到LFPS信号时,如图7所示的间歇操作控制电路13的锁存器电路131保留LFPS检测器输出=“1”(步骤S3中为“否”),并且从选择器134输出的从计数器133输出的间歇操作信号输出被固定处于高=“1”。以该方式进行的操作将间歇操作模式(步骤S4)转换为持续操作模式(步骤S1),并且LFPS检测器的间歇操作结束。
图13是示出图10中所示的计数器电路133的操作的时序图。参考图13,计数器1331根据2至32划分基于低速时钟信号CLK来生成五种类型的分频信号BIT1至BIT5,并且在所有分频信号BIT1至BIT5都是“1”的条件下输出“1”作为标志信号FLG。与电路1334通过取反相的低速时钟信号CLK和标志信号FLG的逻辑积(与)来仅在低速时钟信号CLK的周期中的1/64时段生成其输出是“1”的信号,并且输出该信号作为来自计数器电路133的间歇操作信号。
图14是示出图8所示的LFPS检测器12的操作的时序图。参考图14,在启用控制信号为低的状态下停止LFPS检测器12,并且即使具有高于阈值的幅度的信号被输入作为接收器输入信号,检测单元121也不输出信号。
另一方面,当启用控制信号为高状态时,LFPS检测器12处于启用状态。当此时其幅度高于阈值的信号被输入到接收器输入信号时,检测单元121将输入的LFPS信号输出为沿着以高和低之间为中心的电压方向的折返波形。图9所示的检测单元121包含两个检测放大器1211、1212以执行接收器输入信号的两个极性(高/低)的检测。来自或电路1213的输出波形是沿着以输入的LFPS信号的高和低之间为中心的电压方向的折返波形。波形整形单元123将作为连续脉冲的波形的来自检测单元121的输出波形整形为一个脉冲波形,并且将其输出为LFPS检测信号。
图15是示出与本实施例的半导体设备的间歇操作相关的一系列操作的时序图。
参考图15,在A时段中,当间歇操作设定信号为高时,LFPS检测器12处于正常操作(始终启用)状态。另一方面,当间歇操作设定信号为低时,LFPS检测器12转换为间歇操作模式。因此,间歇操作控制电路13的计数器电路133进行操作,并且开始输出周期性重复的高和低启用间歇操作信号。
在间歇操作模式期间的B时段,启用控制信号反复变高和低,并且在没有检测到LFPS信号的时段中LFPS检测器12的间歇操作继续。
在间歇操作模式期间的C时段,当LFPS检测器12已经检测到来自接收器输入信号的LFPS信号时,那么通过间歇操作控制电路13进行的操作结束间歇操作模式,并且移到正常(持续)操作模式。间歇操作控制电路13的计数器电路133停止,并且输出被固定为低。
在D时段中,LFPS检测器12处于正常模式状态(始终启用),并且输出LFPS检测器输出,该LFPS检测器输出具有与作为接收器输入信号输入的LFPS信号的突发宽度相同的宽度。
图16示出了在间歇操作期间LFPS检测器12的接通/关闭(启用/禁用)模式状态和用于间歇操作控制电路13的输出信号。另一方面,图17示出了电路电流的时间分布。在图16和图17所示的示例中,在间歇操作期间,LFPS检测器12在低速时钟信号CLK的32个周期中的每一个期间仅一次并且仅在低速时钟信号CLK是高的时段处于操作状态。
根据间歇操作,可以通过以平均时间的1/64进行操作来降低LFPS检测器12中的电路电流。当LFPS检测器12中的消耗电流例如是1mA时,通过来自间歇操作控制电路13的周期信号而仅以(平均时间的)1/64执行间歇操作能够将每该时间平均的电流消耗减少到16μA。实际上,来自间歇操作控制电路13的电流消耗也被添加到该电流消耗,但是可以通过使用CMOS电路来简化间歇操作控制电路13的结构,使得与需要稳态电流的LFPS检测器12相比,该电流消耗低得足以致可以被忽略。因此,通过间歇地操作LFPS检测器12减少电流消耗的效果是很大的。可以通过增加或减小LFPS检测器12处于操作(启用)状态的时间量来调整电流消耗的时间平均。处于间歇操作模式的LFPS检测器12的检测准确度与处于正常操作模式的LFPS检测器12的检测准确度完全相同,使得可以维持高的检测准确度。
第二实施例
接下来将在参考附图的同时描述第二实施例的半导体设备。图18是示出本实施例的半导体设备的结构的框图。参考图18,除了第一实施例的半导体设备结构之外,本实施例的半导体设备还包括寄存器26,该寄存器26用于保留链路层内的待机模式状态。
图19是示出用于本实施例的半导体设备的间歇操作控制电路23的结构示例的框图。参考图19,间歇操作控制电路23包括计数器电路233,该计数器电路233用于设置与在待机模式状态(U1模式至U3模式)中的模式间不同的间歇操作周期。
来自在链路层内形成的并且保持有与待机模式状态中的模式有关的信息的寄存器26的输出被输入到间歇操作控制电路23。间歇操作控制电路23通过寄存器输出信号的状态来识别当前系统状态处于多个待机模式状态模式之中的哪个模式,并且利用计数器电路233来设置每个待机模式状态中最佳的间歇操作时段,并且间歇地操作LFPS检测器12。
图20是USB3.0标准的摘录,并且示出了每个模式中的LFPS传送时序。参考图20,在表中列出了在从待机模式状态(U1模式至U3模式)恢复期间从连接目的地发送的LFPS信号的突发宽度。
图21是示出设置间歇操作周期的示例的图,该间歇操作周期是基于图20中指定的时序而在每一个待机模式状态中设置的。例如,间歇操作控制电路23在图20所示的LFPS信号的最大突发长度的一半到该最大突发长度的范围内的周期中的指定时段中将LFPS检测器12设置为接通(启用)模式状态,并且在所有其他的时段中可以将LFPS检测器12设置为关闭(禁用)模式状态。
参考图21,在U1模式中,间歇操作控制电路23例如在与最大突发长度相同的周期中的0.4μs的时段中将LFPS检测器12设置为接通(启用)模式状态,并且在所有其他的时段中可以将LFPS检测器12设置为关闭。然而,在U2模式和U3模式中,在一半最大突发长度周期中的0.4μs的时段中LFPS检测器12被设置为接通(启用)模式状态,并且在所有其他的时段中LFPS检测器12被设置为关闭(禁用)模式状态。
在USB3.0中,输入的LFPS信号的最小突发长度和超时时间根据U1模式至U3模式中的每个待机模式状态而改变,使得通过根据每个待机模式状态来设置最佳的间歇操作时段,间歇操作可以有效地降低电流消耗。
第三实施例
接下来将在参考附图的同时描述第三实施例的半导体设备。图22是示出本实施例的半导体设备的结构的框图。参考图22,半导体设备的间歇操作控制设备33位于链路层内而不位于物理层内。
本实施例与图6所示的第一实施例的半导体设备以及图18所示的第二实施例的半导体设备的不同之处在于,通过来自链路层内的间歇操作控制电路33的信号来执行间歇操作控制。
链路层包含用于当U1模式至U3模式处于待机模式状态时监视LFPS信号的功能。监视电路甚至在U1模式至U3模式期间也进行操作。这里,操作时钟是来自物理层内的振荡器14的低速时钟信号CLK。链路层还控制物理层的状态,因此链路层保留与U0模式至U3模式中任何一个的当前状态有关的信息。
在链路层内形成间歇操作控制电路33使得在链路层和物理层之间交换控制信号以报告U0模式至U3模式的状态是不必要的。与第一实施例和第二实施例相比,本实施例可以进一步基于简单的电路配置来执行间歇操作。
第四实施例
接下来将在参考附图的同时描述第四实施例的半导体设备。图23是示出本实施例的半导体设备的结构的框图。参考图23,本实施例与第一实施例的结构(图6、图7)的不同之处在于,不需要用作来自链路层的控制信号的间歇操作设定信号。
在本实施例中,间歇操作控制电路43利用作为现有信号的用于PLL(锁相环)电路的启用信号(PLL启用信号),而不是图7中的间歇操作设定信号。
PLL操作在U3待机模式状态中停止,因此用作现有信号的PLL启用信号用作检测U3模式的信号。另一方面,在U0模式、U1模式或U2模式中,PLL启用信号为高并且LFPS检测器12此时不间歇地操作。
在U3模式期间,PLL启用信号为低,因此在物理层中形成的间歇操作控制电路43可以通过参考该信号(PLL启用信号)来识别U3模式待机模式状态,并且LFPS检测器12间歇地进行操作。
本实施例可以通过利用在间歇操作模式设置中用作现有信号的PLL启用信号,在U3模式待机模式状态期间间歇地操作LFPS检测器12,来降低电流消耗,而不必增加用于间歇操作的新的端子。
第五实施例
接下来将在参考附图的同时描述第五实施例的半导体设备。图24是示出本实施例的半导体设备的结构的框图。参考图24,本实施例是向其进一步增加了间歇操作设定信号的第四实施例的半导体设备。
在本实施例中,增加间歇操作设定信号允许在处于U3模式时选择是间歇地操作还是不操作。参考图24,间歇操作控制电路53接收间歇操作设定信号以及PLL启用信号。
当PLL启用信号为低时并且当间歇操作设定信号为高时,间歇操作控制电路53间歇地操作LFPS检测器12;并且在所有其他情况下正常地操作LFPS检测器12。
在第四实施例中,当PLL启用信号为低时始终间歇地操作LFPS检测器12。然而,在本实施例中,可以通过经由间歇操作设定信号的外部设置来设置当处于U3模式时是否间歇地操作LFPS检测器12。
第六实施例
接下来将在参考附图的同时描述第六实施例的半导体设备。图25是示出本实施例的半导体设备的结构的框图。参考图25,本实施例与第四实施例的半导体设备的不同之处在于,用作现有控制信号的发射器-接收器启用信号用作对间歇操作控制电路63的控制信号。换句话说,在本实施例中,间歇操作控制电路63利用作为现有信号的PLL启用信号和发射器-接收器启用信号,而不是第二实施例(图18、图19)中利用的间歇操作设定信号和待机模式设定信号。
PLL操作在U3待机模式状态中停止,因此用作现有信号的PLL启用信号用作用于检测U3模式的信号。另一方面,在U1模式、U2模式或U3模式中,停止发射器-接收器电路,因此现有的发射器-接收器启用信号用作用于检测U3模式的信号。
当处于U0模式时,PLL启用信号为高,并且此外,发射器-接收器启用信号为高,使得间歇操作控制电路63正常地操作LFPS检测器12(即,不是间歇操作)。
另一方面,当处于U1或U2模式时,PLL启用信号为高,并且此外发射器-接收器启用信号为低,使得间歇操作控制电路63在U1模式中的最佳周期间歇地操作LFPS检测器12。
当处于U3模式时,PLL启用信号为低,使得间歇操作控制电路63在U3模式中在最佳周期间歇地操作LFPS检测器12。
在间歇操作模式设置中,本实施例利用作为现有信号的发射器-接收器启用信号和PLL启用信号。本实施例可以以该方式通过设置当U1模式至U3模式处于待机模式状态时每个模式中的最佳间歇操作时段,来有效地降低间歇操作的电流消耗,而不必增加用于间歇操作的新的端子。
第七实施例
接下来将在参考附图的同时描述第七实施例的半导体设备。图26是示出本实施例的半导体设备的结构的框图。参考图26,本实施例是对其增加了间歇操作设定信号的第六实施例的半导体设备。
在本实施例中,增加的间歇操作设定信号允许在处于U1模式至U3模式时选择是否采用间歇操作。参考图26,间歇操作控制电路73接收间歇操作设定信号以及PLL启用信号和发射器-接收器启用信号。
当间歇操作设定信号为高,PLL启用信号为高并且此外发射器-接收器启用信号为低时,间歇操作控制电路73在U1模式中在最佳周期间歇地操作LFPS检测器12。
当间歇操作设定信号为高并且PLL启用信号为低时,间歇操作控制电路73在U3模式中在最佳周期间歇地操作LFPS检测器12。
在所有其他情况下,间歇操作控制电路73以正常操作来操作LFPS检测器12(即,不间歇操作)。
本实施例通过设置来自外部单元的间歇操作设定信号来允许当处于U1模式至U3模式时选择是否间歇地操作LFPS检测器12。
诸如专利文献的现有技术的文献中的各个公开通过引用被并入本文中。如果在本发明的完整公开(包括权利要求)和进一步基于其技术概念的范围之内则允许对实施例进行修改和调整。而且,如果在本发明的权利要求的范围之内,则每一个各种公开的要素(包括每一个权利要求的每一个要素、每一个实施例的每一个要素和每一个附图的每一个要素)中的每一个的各种组合或选择是可能的。换句话说,本发明当然可以包括本领域的技术人员遵照技术概念和包括权利要求范围的完整公开所能够实现的每种类型的变化和修正。

Claims (16)

1.一种半导体设备,包括:
检测器,所述检测器用于接收其特性根据待机模式状态而波动的输入信号,将可应用信号的幅度与指定的阈值幅度进行比较,并且输出检测器输出,所述检测器输出示出所述可应用信号的幅度是否高于指定的阈值幅度;以及
间歇操作控制电路,所述间歇操作控制电路在接收所述检测器输出的同时还接收第一信号,所述第一信号示出所述待机模式状态处于多个模式之中的哪个模式,并且当所述输入信号高于所述指定的阈值幅度时,所述间歇操作控制电路将所述检测器设置为接通(启用)模式状态,并且在所有其他情况下,根据在可应用的第一信号所示出的模式中的所述输入信号的特性来间歇地操作所述检测器。
2.根据权利要求1所述的半导体设备,
其中,所述间歇操作控制电路在根据所述第一信号示出的模式中的所述输入信号的最大突发长度的周期中的指定时段中将所述检测器设置为所述接通(启用)模式状态,并且在所有其他时段中将所述检测器设置为关闭模式状态。
3.根据权利要求2所述的半导体设备,
其中,所述间歇操作控制电路在根据所述第一信号所示出的模式中的所述输入信号的最大突发长度的一半至可应用的最大突发长度的周期中的指定时段中将所述检测器设置为所述接通(启用)模式状态,并且在所有其他时段中将所述检测器设置为所述关闭(禁用)模式状态。
4.根据权利要求1所述的半导体设备,进一步包括:
振荡器,所述振荡器用于供应时钟信号,
其中,除了对时钟信号进行划分以生成多个分频时钟信号之外,所述间歇操作控制电路还通过获得所述分频时钟信号的逻辑积来生成用于间歇地操作所述检测器的信号。
5.根据权利要求1所述的半导体设备,
其中,所述输入信号是从USB(通用串行总线)设备发送的LFPS(低频周期信令)信号。
6.根据权利要求5所述的半导体设备,
其中,在物理层中形成所述检测器和所述间歇操作控制电路二者。
7.根据权利要求5所述的半导体设备,进一步包括:
寄存器,所述寄存器包含示出所述待机模式状态所处于的模式的信息,
其中,所述间歇操作控制电路从所述寄存器接收第一信号。
8.根据权利要求5所述的半导体设备,
其中,所述物理层包括所述检测器,并且
其中,链路层包括所述间歇操作控制电路。
9.根据权利要求1所述的半导体设备,
其中,所述间歇操作控制电路接收第二信号,所述第二信号示出所述检测器电路通过正常操作来进行操作还是通过间歇操作来进行操作,并且当所述输入信号高于所述指定的阈值幅度时,或可应用的第二信号示出了所述检测器通过正常操作来进行操作时,所述检测器电路被设置为操作状态,并且在所有其他情况下,所述检测器被设置为间歇操作状态。
10.根据权利要求9所述的半导体设备,
其中,作为利用所述第一信号和所述第二信号的替代,基于用于来自链路层的用于PLL电路的启用信号来识别所述待机模式状态的同时,所述间歇操作控制电路决定通过正常操作还是通过间歇操作来操作所述检测器。
11.根据权利要求9所述的半导体设备,
其中,所述间歇操作控制电路基于来自链路层的用于所述PLL电路的启用信号而不是利用所述第一信号,来识别所述待机模式状态。
12.根据权利要求9所述的半导体设备,
其中,作为利用所述第一信号和所述第二信号的替代,基于来自链路层的用于所述PLL电路的启用信号来识别所述待机模式状态的同时,所述间歇操作控制电路基于用于发射器-接收器电路的启用信号来决定通过正常操作还是通过间歇操作来操作所述检测器。
13.根据权利要求9所述的半导体设备,
其中,所述间歇操作控制电路基于来自链路层的用于所述PLL电路的启用信号和用于所述发射器-接收器电路的启用信号而不是利用所述第一信号,来识别所述待机模式状态。
14.一种用于半导体设备的控制方法,包括:
将其特性根据待机模式状态而波动的输入信号的幅度与指定的阈值幅度进行比较,并且通过检测器来决定可应用信号的幅度是否高于指定的阈值幅度;
接收第一信号,所述第一信号示出所述待机模式状态所处于的模式;以及
在上述步骤之后,当所述输入信号高于所述指定的阈值幅度时,将所述检测器设置为接通(启用)模式状态,并且在所有其他情况下,根据在所述第一信号示出的模式中的所述输入信号的特性来间歇地操作所述检测器。
15.根据权利要求14所述的用于半导体设备的控制方法,包括:
根据在所述第一信号示出的模式中的所述输入信号的最大突发长度的周期中的指定时段中将所述检测器设置为接通(启用)模式状态,并且在所有其他时段中将所述检测器设置为处于关闭(禁用)模式状态。
16.根据权利要求15所述的用于半导体设备的控制方法,包括:
在所述第一信号所示出的模式中的所述输入信号的最大突发长度的一半至所述最大突发长度的周期中的指定时段中将所述检测器设置为接通(启用)模式状态,并且在所有其他时段中将所述检测器设置为关闭(禁用)模式状态。
CN201310010103.1A 2012-01-13 2013-01-11 半导体设备和控制方法 Active CN103207661B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710659763.0A CN107526427B (zh) 2012-01-13 2013-01-11 半导体设备、检测器和间歇操作控制电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-005579 2012-01-13
JP2012005579A JP5792645B2 (ja) 2012-01-13 2012-01-13 半導体装置およびその制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710659763.0A Division CN107526427B (zh) 2012-01-13 2013-01-11 半导体设备、检测器和间歇操作控制电路

Publications (2)

Publication Number Publication Date
CN103207661A true CN103207661A (zh) 2013-07-17
CN103207661B CN103207661B (zh) 2017-08-22

Family

ID=48754913

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710659763.0A Active CN107526427B (zh) 2012-01-13 2013-01-11 半导体设备、检测器和间歇操作控制电路
CN201310010103.1A Active CN103207661B (zh) 2012-01-13 2013-01-11 半导体设备和控制方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710659763.0A Active CN107526427B (zh) 2012-01-13 2013-01-11 半导体设备、检测器和间歇操作控制电路

Country Status (3)

Country Link
US (2) US9009510B2 (zh)
JP (1) JP5792645B2 (zh)
CN (2) CN107526427B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107800512A (zh) * 2017-11-03 2018-03-13 英特格灵芯片(天津)有限公司 一种信号检测装置与方法
CN109074146A (zh) * 2016-05-10 2018-12-21 高通股份有限公司 用于通用串行总线(usb)系统的功率节省系统和方法
CN113543089A (zh) * 2020-04-15 2021-10-22 意法半导体(鲁塞)公司 Nfc设备检测
CN107800512B (zh) * 2017-11-03 2024-07-02 四川易冲科技有限公司 一种信号检测装置与方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5792645B2 (ja) * 2012-01-13 2015-10-14 ルネサスエレクトロニクス株式会社 半導体装置およびその制御方法
TWI594113B (zh) * 2013-03-29 2017-08-01 慧榮科技股份有限公司 狀態切換方法
US9713090B2 (en) * 2014-03-24 2017-07-18 Silicon Laboratories Inc. Low-power communication apparatus and associated methods
EP3126992B1 (en) * 2014-04-01 2020-10-28 Silicon Line GmbH Circuit arrangement and corresponding method
US20150378418A1 (en) * 2014-06-26 2015-12-31 Qualcomm Incorporated Systems and methods for conserving power in a universal serial bus (usb)
JP2016072790A (ja) 2014-09-30 2016-05-09 ソニー株式会社 伝送装置、伝送方法、及び、フィルタ回路
US10425124B1 (en) * 2018-03-14 2019-09-24 Pericom Semiconductor Corporation Repeaters with fast transitions from low-power standby to low-frequency signal transmission
US11688981B2 (en) * 2019-03-06 2023-06-27 Nxp B.V. Redriver to autonomously detect cable orientation
US11137819B2 (en) 2019-07-01 2021-10-05 Western Digital Technologies, Inc. PHY calibration for active-idle power reduction
KR20210121910A (ko) * 2020-03-31 2021-10-08 삼성전자주식회사 전자 장치 및 그 제어 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792066B2 (ja) 1999-03-31 2006-06-28 シャープ株式会社 低消費電力周辺機器
JP3582703B2 (ja) * 1999-09-14 2004-10-27 日本ビクター株式会社 情報処理装置
TWI225200B (en) * 2003-06-24 2004-12-11 Lite On Technology Corp Fast wake-up wireless signal receiving device
JP3769555B2 (ja) * 2003-07-10 2006-04-26 Necアクセステクニカ株式会社 携帯型受像装置及び携帯端末装置
US20050076254A1 (en) * 2003-10-01 2005-04-07 Robinson Michael A. Sleep recovery circuit and method
JP4762520B2 (ja) * 2004-09-28 2011-08-31 富士通セミコンダクター株式会社 半導体集積回路
US20070260905A1 (en) * 2006-05-01 2007-11-08 Integration Associates Inc. Wireless controlled wake up
CN100465651C (zh) * 2007-02-07 2009-03-04 北京航空航天大学 采用间歇工作方式的谐振式传感器控制系统
US8255708B1 (en) * 2007-08-10 2012-08-28 Marvell International Ltd. Apparatuses and methods for power saving in USB devices
JP4824651B2 (ja) 2007-08-28 2011-11-30 ルネサスエレクトロニクス株式会社 データ通信システム、および受信回路のオフセット調整方法
JP5240590B2 (ja) * 2007-11-12 2013-07-17 マーベル インターナショナル リミテッド アクティブアイドル通信システム
JP3143140U (ja) 2008-04-28 2008-07-10 ホーチキ株式会社 警報器
AU2009241098B2 (en) 2008-04-28 2013-08-22 Hochiki Corporation Alarm device
CN101458538A (zh) * 2008-12-17 2009-06-17 炬力集成电路设计有限公司 一种降低电源系统待机功耗的方法及电源系统
JP5034122B2 (ja) * 2009-03-23 2012-09-26 Necインフロンティア株式会社 イーサネット通信装置およびイーサネット通信方法
JP4877347B2 (ja) * 2009-03-25 2012-02-15 ブラザー工業株式会社 ネットワーク装置
CN101881994A (zh) * 2009-05-06 2010-11-10 鸿富锦精密工业(深圳)有限公司 节能控制系统及控制方法
JP5558925B2 (ja) * 2009-07-09 2014-07-23 キヤノン株式会社 情報処理装置、情報処理装置の制御方法及び制御プログラム
JP2011086179A (ja) * 2009-10-16 2011-04-28 Sony Corp 情報入力装置、情報入力方法、情報入出力装置、情報入力プログラムおよび電子機器
US8432981B1 (en) * 2010-03-10 2013-04-30 Smsc Holdings S.A.R.L. High frequency and idle communication signal state detection
JP5134037B2 (ja) * 2010-04-27 2013-01-30 レノボ・シンガポール・プライベート・リミテッド 待機電力の低減が可能な情報機器および電力の制御方法
US8713338B2 (en) * 2010-05-28 2014-04-29 Lsi Corporation Methods and apparatus for low power out-of-band communications
US8255582B2 (en) * 2010-07-09 2012-08-28 Sae Magnetics (H.K.) Ltd. Optical communication module, universal serial bus cable with the same and processing method of data transfer thereof
JP5296032B2 (ja) * 2010-10-25 2013-09-25 ホーチキ株式会社 警報器
TW201324175A (zh) * 2011-12-05 2013-06-16 Asix Electronics Corp 具有省電管理功能之通用序列匯流排裝置以及省電管理方法
US9066295B2 (en) * 2011-12-16 2015-06-23 Qualcomm Incorporated Power conservation techniques for use in devices with selectable power modes
JP5792645B2 (ja) * 2012-01-13 2015-10-14 ルネサスエレクトロニクス株式会社 半導体装置およびその制御方法
US9223385B2 (en) * 2012-12-19 2015-12-29 Intel Corporation Re-driver power management

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109074146A (zh) * 2016-05-10 2018-12-21 高通股份有限公司 用于通用串行总线(usb)系统的功率节省系统和方法
CN109074146B (zh) * 2016-05-10 2020-06-05 高通股份有限公司 用于通用串行总线(usb)系统的功率节省系统和方法
CN107800512A (zh) * 2017-11-03 2018-03-13 英特格灵芯片(天津)有限公司 一种信号检测装置与方法
CN107800512B (zh) * 2017-11-03 2024-07-02 四川易冲科技有限公司 一种信号检测装置与方法
CN113543089A (zh) * 2020-04-15 2021-10-22 意法半导体(鲁塞)公司 Nfc设备检测
CN113543089B (zh) * 2020-04-15 2023-12-12 意法半导体(鲁塞)公司 Nfc设备检测

Also Published As

Publication number Publication date
US20150212568A1 (en) 2015-07-30
CN107526427A (zh) 2017-12-29
JP5792645B2 (ja) 2015-10-14
US9009510B2 (en) 2015-04-14
US20130185578A1 (en) 2013-07-18
JP2013145469A (ja) 2013-07-25
US9342130B2 (en) 2016-05-17
CN103207661B (zh) 2017-08-22
CN107526427B (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
CN103207661A (zh) 半导体设备和控制方法
CN101253686B (zh) 半导体集成电路
CN112130657B (zh) 基于协议的转接驱动器中的功耗管理
CN102063144B (zh) 一种面向低功耗应用的动态电压调节系统及实现方法
KR102604641B1 (ko) 듀티 사이클 보정을 위한 회로 및 디스플레이
JP5379308B2 (ja) バスシステムの加入者をウェイクアップさせる方法及び装置、並びに、対応する加入者
US20120327942A1 (en) Communication network system
CN106294244B (zh) 一种USB Type-C接口电路
CN101501995A (zh) 相位比较器、相位比较装置以及时钟数据恢复系统
CN105897639A (zh) Fsk解调器
Zhou et al. HEPP: A new in-situ timing-error prediction and prevention technique for variation-tolerant ultra-low-voltage designs
CN109272728A (zh) 一种电量管理方法及装置
US20140269975A1 (en) Digital feed forward noise cancelling regulator
CN105636181A (zh) 一种能动态调整阈值的唤醒方法与装置
CN101727163A (zh) 具有省电功能的嵌入式系统及其相关省电方法
CN103209029A (zh) 具有电源功率控制的激光传送装置及其方法
CN104218996A (zh) 光模块
US9094020B2 (en) Multi-value logic signaling in multi-functional circuits
CN104541451A (zh) 脉冲宽度调制接收器电路
CN107733402B (zh) 面向近阈值低电压的时序监测单元及监测系统
US9660849B2 (en) Demodulating frequency shift keying modulated input signal
CN104104360A (zh) 低功率srpg单元
CN103457447B (zh) 电源芯片调制与开关宽度控制装置
US11829196B2 (en) Ring transport employing clock wake suppression
CN102673326B (zh) 单向通信轮胎气压监测系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant