CN101501995A - 相位比较器、相位比较装置以及时钟数据恢复系统 - Google Patents

Abstract

本发明提供一种相位比较器，其中，比较期间检测部(11)将第一时钟信号的上升沿与第二时钟信号的上升沿之间的期间规定为比较期间，在比较期间内检测数据信号变化的有无。相位关系检测部(12)检测数据信号与基准时钟信号的相位关系，当通过比较期间检测部(11)在比较期间内检测出数据信号的变化时，输出相位关系的检测结果。

Description

相位比较器、相位比较装置以及时钟数据恢复系统

技术领域

本发明涉及在数据通信中使时钟信号与接收数据同步的相位调整技术。

背景技术

在设备之间进行数据通信时，接收侧设备的时钟和发送侧设备的时钟不同步，电源噪声和温度等工作环境不同，因此时钟的频率也不相同，所以在接收侧设备中，需要根据接收到的数据来再生时钟。该处理一般被称为定时恢复、数据时钟恢复等。在一般的定时恢复中反复进行如下工作：在接收侧产生时钟，检测该时钟与接收到的数据的相位差，根据检测到的相位差来调整时钟的频率或相位。

图24示出一般的相位差检测装置。数据检测装置161和时钟检测装置162分别为触发器，数据引脚被以“H电平”固定，对时钟引脚分别输入数据信号和时钟信号，对复位引脚输入从判断装置163输入的复位信号。当数据信号成为“H电平”时，数据检测装置161的输出成为“H电平”，作为UP信号被输出。同样，当时钟信号成为“H电平”时，时钟检测装置162的输出成为“H电平”，作为DOWN信号被输出。判断装置163监视数据检测装置161的输出和时钟检测装置162的输出，当两方成为了“H电平”时，输出复位信号。即在两方成为了“H电平”的时刻，数据检测装置161的输出和时钟检测装置162的输出分别被复位，返回“L电平”。因此，在数据信号比时钟信号早到达的情况下，在与相位差相同的期间输出“UP信号”，相反的情况下，在与相位差相同的期间输出“DOWN信号”。由此，能够检测时钟信号的相位相对于数据信号是超前了多少还是延迟了多少。

基于这种方法的相位差检测能以简单的电路来实现，但当数据速率变高时，UP信号、DOWN信号的脉冲宽度变短，变得无法全力进行检测(full swing)，因此难以进行正确的相位差检测。为了解决这样的问题，美国专利第5905769号说明书(专利文献1)和日本特开2004-180188号公报(专利文献2)公开了使用对接收数据进行过取样(over sampling)后的结果来进行相位判断的方法。

在专利文献1中，公开了以12相的时钟信号对4位的接收数据进行锁存的相位比较器。即为如下结构：4位并行地进行相位比较处理，其中，该相位比较处理是对1位的接收数据执行3倍过采样。所谓3倍过采样意味着以“T/3”间隔来将1位宽度为“T”的接收数据保持3次。这样，能够根据以不同定时多次锁存1位的接收数据而获得的结果，来获知接收数据与时钟信号的相位关系。例如，当在接收数据按“0→1→0......”变化的时刻附近(数据的变化点附近)执行3倍过采样时，在接收数据与时钟信号的相位关系为所期望的状态(理想的相位关系)的情况下，成为“(000)(111)(000)......”这样的结果。但是，在锁存的结果成为了“(001)(110)(001)......”的情况下，能够判断为时钟信号的相位比接收数据延迟。相反，在成为了“(100)(011)(100)......”的情况下，能够判断为时钟信号的相位比接收数据超前。

在专利文献2中公开了如下的相位检测电路：代替使用多相的时钟，通过使接收数据延迟，从而获得与过采样同等的效果。图25示出专利文献2所述的相位比较器结构。在此，使用2个延迟元件171来使接收数据延迟2级，与来自分频器172的时钟信号同步来锁存由延迟元件171的各个输出和未延迟的数据构成的三种数据。与专利文献1相同地，锁存后的结果成为(001)那样的3位信息，根据该结果输出相位延迟的信号、相位超前的信号。

在此，在延迟元件171的各个延迟量为“T/3”的情况下，进行与专利文献1公开的相位比较器相同的工作，但在延迟量为“不到T/3”的情况下，产生不进行相位判断的“静区”。为了便于说明，将触发器的SETUP/HOLD时间取为“0”，将延迟元件171的延迟量取为“D”，则在从时钟信号的上升沿到与延迟量2D相当的期间之前的时刻为止的期间内，仅在发生了数据的变化点的情况下，输出相位延迟信号/相位超前信号。也就是，在从“1周期前的时钟信号的上升沿”到“距下一上升沿的与延迟量2D相当的期间之前的时刻”为止的期间内，在发生了数据的变化点的情况下，不进行相位判断。也就是，该期间成为静区。

专利文献1和图25(专利文献2)所述的相位比较器仅判断接收数据与时钟信号的相位关系，因此即使在数据的通信速度高速化后的情况下，也不会发生表示相位差的脉冲打乱等问题。而且，输出结果为数字形式，因此处理的流水线(pipeline)化、并行化变得容易，成为适于高速通信的电路结构。

专利文献1：美国专利5905769号说明书

专利文献2：日本特开2004-180188号公报

发明内容

但是，在图25所示的结构中，延迟元件的精度对工作的影响较大。一般，延迟元件由反相器等门延迟构成，容易受到电源电压、温度的变动等带来的影响，难以实现精度较高的延迟。虽然能够补偿温度变动等来实现一定延迟量，但需要规模比较大的模拟电路，相位检测电路的面积会变大。并且，在如HDMI那样的数据速率变化那样的通信中，应当准备多个、多种用于实现与取得的数据速率对应的优选延迟量的延迟元件，因此成为面积增大以及功耗增加的原因。

另外，在专利文献1公开的相位比较器中，与过采样倍数的增加和并行处理的位数的增加成比例，所需的时钟信号的相数增大。例如，为了对4位的数据信号实现4倍过采样，需要16相时钟信号，为了对5位的数据信号实现5倍的过采样，需要25相时钟信号。这样，需要对进行1位的处理的相位检测电路分配与过采样倍数对应的相数的时钟信号，因此布线面积增大，时钟传输所需的功耗增加。另外，会发生布线间的交叉耦合(cross coupling)等引起的时钟歪斜(skew)偏差、串扰(cross talk)引起的信号劣化。

因此，本发明的目的在于实现一种对电源电压、温度的变动进行了稳定的相位比较处理。另外，本发明的目的在于抑制相位比较处理所需的时钟信号的相数(时钟信号个数)增大。

根据本发明的一个方式，相位比较器包括比较期间检测部和相位关系检测部。比较期间检测部接收数据信号、第一时钟信号、第二时钟信号，将第一时钟信号的上升沿与第二时钟信号的上升沿之间的期间规定为比较期间。比较期间检测部在比较期间内检测数据信号变化的有无。数据信号其数据的1位长度为T。第一时钟信号的周期为nT(n为2以上的整数)。第二时钟信号的周期为nT且相位相对于第一时钟信号延迟h(0<h≤T)。相位关系检测部接收数据信号和基准时钟信号。相位关系检测部检测数据信号与基准时钟信号的相位关系，当通过比较期间检测部在比较期间内检测出数据信号的变化时，输出相位关系的检测结果。基准时钟信号的相位相对于第一时钟信号延迟i(0<i<h)。

在上述相位比较器中，与相位比较处理并行执行比较期间内的数据信号变化有无的检测，当检测出数据信号的变化时，输出相位关系的检测结果。根据该结构，可以不对相位比较器使用延迟元件，因此能够实现对电源电压、温度的变动稳定后的相位比较处理。另外，在使用多个相位比较器来将多位的数据信号作为相位比较处理的对象的情况下，与使用现有的4倍以上过采样的例子相比，能够减少相位比较处理所需的时钟信号的个数。而且，能够共用被提供给第p(p为整数，1≤p≤n)个相位比较器的第二时钟信号和被提供给第q(q为整数，1≤p≤n-1时q＝p+1，p＝n时q＝1)个相位比较器的第一时钟信号，因此也能够进一步减少所需的时钟信号的个数。这样，仅分配有限的时钟信号即可，因此能够抑制布线面积的增大、时钟传输所需的功耗增加，能够降低布线间的交叉耦合等引起的时钟歪斜偏差、串扰引起的信号劣化。

优选的是，上述第二时钟信号的相位相对于上述第一时钟信号延迟1T，并且为表示取得上述数据信号的定时的时钟。上述相位关系检测部包括相位延迟检测部和相位超前检测部。相位延迟检测部，当时间上在上述数据信号的变化之后产生上述基准时钟信号的上升沿、且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位延迟信号。相位超前检测部，当时间上在上述数据信号的变化之前产生上述基准时钟信号的上升沿、且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位超前信号。

在上述相位比较器中，当基准时钟信号相对于数据信号延迟时，输出相位延迟信号，当基准时钟信号相对于数据信号超前时，输出相位超前信号。这样，输出相位延迟信号和相位超前信号来作为相位关系检测结果。参照相位关系检测结果，能够使基准时钟信号的上升沿接近数据信号的变化点。由此，能够将作为锁存时钟的第二时钟的上升沿配置在数据信号的变化点间的中央部分。

优选的是，上述相位延迟检测部包括：第一保持部，其与上述数据信号的变化同步来保持上述基准时钟信号的反相信号；相位延迟信号输出部，当通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出上述第一保持部的保持结果来作为相位延迟信号。上述相位超前检测部包括：第二保持部，其与上述数据信号的变化同步来保持上述基准时钟信号；相位超前信号输出部，当通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出上述第二保持部的保持结果来作为相位超前信号。

在上述相位比较器中，例如当时间上在数据信号的变化之后产生基准时钟信号的上升沿时，第一保持部的保持结果成为“H电平”，时间上在数据信号的变化之前产生基准时钟信号的上升沿时，第二保持部的保持结果成为“H电平”。

优选的是，上述相位延迟检测部包括：变化点检测部，其检测上述数据信号的变化；第一输出部，其按照通过变化点检测部检测出数据信号的变化的定时来输出第一内部信号；以及相位延迟信号输出部，当通过第一输出部输出第一内部信号、且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位延迟信号。上述相位超前检测部包括：基准点检测部，其检测上述基准时钟信号的上升沿；第二输出部，其按照通过基准点检测部检测出基准时钟信号的上升沿的定时来输出第二内部信号；以及相位超前信号输出部，当通过第二输出部输出第二内部信号、且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位超前信号。第一输出部，当时间上在由基准点检测部检测出基准时钟信号的上升沿之前由变化点检测部检测出数据信号的变化时，其输出第一内部信号。第二输出部，当时间上在由基准点检测部检测出基准时钟信号的上升沿之后由上述变化点检测部检测出数据信号的变化时，其输出上述第二内部信号。

另外，上述第二时钟信号的相位相对于上述第一时钟信号延迟1T，并且其为表示取得上述数据信号的定时的时钟。上述相位关系检测部包括相位延迟检测部和相位超前检测部。相位延迟检测部，当时间上在上述数据信号的变化之后产生上述基准时钟信号的上升沿、且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位延迟信号。相位超前检测部，当时间上在上述数据信号的变化之前产生延迟基准时钟信号的上升沿、且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位超前信号。延迟基准时钟信号的相位相位相对于上述基准时钟信号延迟D(0<D<1T-i)。

在上述相位比较器中，即使在从产生基准时钟信号的上升沿开始到产生延迟基准时钟信号的上升沿为止的期间产生数据信号的变化，也不输出相位关系的检测结果。即该期间为静区。这样，通过形成静区，能够提高抗抖动等噪声的强度。

优选的是，上述相位延迟检测部包括：第一保持部，其与上述数据信号的变化同步来保持上述基准时钟信号的反相信号；相位延迟信号输出部，当通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出第一保持部的保持结果来作为相位延迟信号。上述相位超前检测部包括：第二保持部，其与上述数据信号的变化同步来保持上述延迟基准时钟信号；相位超前信号输出部，当通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出第二保持部的保持结果来作为相位超前信号。

在上述相位比较器中，例如当时间上在数据信号的变化之后产生基准时钟信号的上升沿时，第一保持部的保持结果成为“H电平”，时间上在数据信号的变化之前产生延迟基准时钟信号的上升沿时，第二保持部的保持结果成为“H电平”。

优选的是，上述相位延迟检测部包括：基准点检测部，其检测上述基准时钟信号的上升沿；变化点检测部，其检测上述数据信号的变化；第一输出部，当时间上在由基准点检测部检测出基准时钟信号的上升沿之前由变化点检测部检测出数据信号的变化时，其输出第一内部信号；相位延迟信号输出部，当通过第一输出部输出第一内部信号、且通过比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位延迟信号。上述相位超前检测部包括：延迟基准点检测部，其检测上述延迟基准时钟信号的上升沿；第二输出部，当时间上在由变化点检测部检测出数据信号的变化之前由延迟基准点检测部检测出延迟基准时钟信号的上升沿时，其输出第二内部信号；相位超前信号输出部，当通过第二输出部输出第二内部信号、且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位超前信号。

另外，上述第二时钟信号的相位相对于上述第一时钟信号延迟1T，并且其为表示取得上述数据信号的定时的时钟。上述相位关系检测部包括相位延迟检测部和相位超前检测部。相位延迟检测部，当时间上在延迟数据信号的变化之后产生上述基准时钟信号的上升沿、且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位延迟信号。延迟数据信号相对于上述数据信号延迟D(0<D<i)。相位超前检测部，当时间上在上述数据信号的变化之前产生上述基准时钟信号的上升沿、且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位超前信号。

在上述相位比较器中，即使在从数据信号的变化开始到延迟数据信号的变化点为止的期间产生基准时钟信号的上升沿，也不输出相位关系的检测结果。即从基准时钟信号的上升沿开始到与延迟数据信号的延迟量相当的期间之前的时刻为止的期间成为静区。

优选的是，上述相位延迟检测部包括：第一保持部，其与上述数据信号的变化同步来保持上述基准时钟信号的反相信号；延迟保持部，其与上述延迟数据信号的变化同步来保持上述基准时钟信号的反相信号；第一输出部，其输出上述第一保持部以及延迟保持部的各个保持结果的逻辑积；相位延迟信号输出部，当通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出第一输出部的输出来作为相位延迟信号。上述相位超前检测部包括：第二保持部，其与上述数据信号的变化同步来保持上述基准时钟信号；相位超前信号输出部，当通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出第二保持部的保持结果来作为相位超前信号。

在上述相位比较器中，例如当时间上在延迟数据信号的变化之后产生基准时钟信号的上升沿时，第一保持部的保持结果成为“H电平”，时间上在数据信号的变化之前产生延迟基准时钟信号的上升沿时，第二保持部的保持结果成为“H电平”。

优选的是，上述相位延迟检测部包括：基准点检测部，其检测上述基准时钟信号的上升沿；变化点检测部，其检测上述数据信号的变化；延迟变化点检测部，其检测上述延迟数据信号的变化；相位延迟预测部，当时间上在由基准点检测部检测出基准时钟信号的上升沿之前由变化点检测部检测出数据信号的变化时，其输出相位延迟预测信号；第一输出部，当时间上在由基准点检测部检测出基准时钟信号的上升沿之前由延迟变化点检测部检测出延迟数据信号的变化时，其输出第一内部信号；相位延迟信号输出部，当通过相位延迟预测部输出相位延迟预测信号、且通过第一输出部输出上述第一内部信号、且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位延迟信号。上述相位超前检测部包括：第二输出部，当时间上在由延迟变化点检测部检测出数据信号的变化之前由基准点检测部检测出基准时钟信号的上升沿时，其输出第二内部信号；相位超前信号输出部，当通过第二输出部输出第二内部信号、且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位超前信号。

另外，上述基准时钟信号为表示取得上述数据信号的定时的时钟。上述相位关系检测部包括：相位延迟检测部，当时间上在上述数据信号的变化之前产生上述基准时钟信号的上升沿、且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位延迟信号；相位超前检测部，当时间上在上述数据信号的变化之后产生上述基准时钟信号的上升沿、且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位超前信号。

在上述相位比较器中，当基准时钟信号相对于数据信号超前时，输出相位延迟信号，当基准时钟信号相对于数据信号延迟时，输出相位超前信号。这样，输出相位延迟信号和相位超前信号来作为相位关系检测结果。参照相位关系检测结果，能够使基准时钟信号的上升沿配置在从数据信号的变化点离开预定期间的位置上。即，能够将作为锁存时钟的基准时钟的上升沿配置在数据信号的变化点间的中央部分。

优选的是，上述相位延迟检测部包括：基准点检测部，其检测上述基准时钟信号的上升沿；第一输出部，其按照通过基准点检测部检测出基准时钟信号的上升沿的定时来输出第一内部信号；相位延迟信号输出部，当通过第一输出部输出第一内部信号、且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位延迟信号。上述相位超前检测部包括：变化点检测部，其检测上述数据信号的变化；第二输出部，其按照通过变化点检测部检测出数据信号的变化的定时来其输出第二内部信号；相位超前信号输出部，当通过第二输出部输出第二内部信号、且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位超前信号，上述第一输出部，当时间上在由基准点检测部检测出基准时钟信号的上升沿之后由变化点检测部检测出数据信号的变化时，其输出上述第一内部信号，上述第二输出部，当时间上在由基准点检测部检测出基准时钟信号的上升沿之前由变化点检测部检测出数据信号的变化时，其输出上述第二内部信号。

根据本发明的另一方式，相位比较装置对数据信号，使用m个第一时钟信号、与上述m个第一时钟信号对应的第二时钟信号、与上述m个第一时钟信号对应的m个基准时钟信号来进行相位比较。数据信号其数据的1位长度为T(T<0)。m个第一时钟信号的每一个的周期为nT(n为整数，n≥2)。m个第一时钟信号中相邻的信号间的相位差为1T的倍数。m(m为整数，2≤m≤n)个第二时钟信号的每一个的相位相对于对应的第一时钟信号延迟h(0<h≤1T)。m个基准时钟信号的每一个的相位相对于对应的第一时钟信号延迟i(0<i<h)。相位比较装置包括m个比较期间检测部和m个相位关系检测部。m个比较期间检测部中，第p(p为整数，1≤p≤m)个比较期间检测部接收数据信号，并且接收m个第一时钟信号中的第p个第一时钟信号和m个第二时钟信号中的p个第二时钟信号，将第p个第一时钟信号的上升沿与第p个第二时钟信号的上升沿之间的期间规定为第p比较期间，在第p比较期间内检测数据信号变化的有无。m个相位关系检测部中，第p个相位关系检测部接收数据信号，并且接收m个基准时钟信号中的第p个基准时钟信号，检测数据信号与第p个基准时钟信号的相位关系，当通过m个比较期间检测部中的第p个比较期间检测部在第p比较期间内检测出数据信号的变化时，输出相位比较的检测结果来作为第p相位检测结果。

在相位比较器中，与相位比较处理并行执行比较期间内的数据信号变化有无的检测，当检测出数据信号的变化时，输出相位关系的检测结果。在此，为了相位比较处理可以不使用延迟元件，因此能够实现对电源电压、温度的变动稳定后的相位比较处理。另外，与使用现有的4倍以上过采样的例子相比，能够减少相位比较处理所需的时钟信号的个数。而且，能够共用被提供给第p(p为整数，1≤p≤n)个比较期间检测部的第二时钟信号和被提供给第q(q为整数，1≤p≤n-1时q＝p+1，p＝n时q＝1)个比较期间检测部的第一时钟信号，因此也能够进一步减少所需的时钟信号的个数。这样，仅分配有限的时钟信号即可，因此能够抑制布线面积的增大、时钟传输所需的功耗增加，能够降低布线间的交叉耦合等引起的时钟歪斜偏差、串扰引起的信号劣化。

根据本发明的又一方式，时钟数据恢复系统包括时钟生成部、多相时钟选择部、第一相位比较部、相位控制部。时钟生成部对数据的1位长度为T(0<T)的数据信号，生成周期为nT(n为整数，n≥2)且彼此相位不同的多个主时钟。多相时钟选择部从由时钟生成部生成的多个主时钟中，选择相邻信号间的相位差为1T的倍数的m(m为整数，2≤m≤n个)第一时钟信号和、与上述m个第一时钟信号对应且相位相对于对应的第一时钟信号延迟i(0<i<h，0<h≤1T)的m个基准时钟信号。第一相位比较部，其接收来自外部的数据信号、由多相时钟选择部选择的m个第一时钟信号和m个基准时钟信号、与m个第一时钟信号对应且相位相对于对应的第一时钟信号延迟h的m个第二时钟信号，输出m个相位检测结果。相位控制部根据来自相位比较部的m个相位检测结果来设定由多相时钟选择部选择的时钟信号的相位。上述第一相位比较部包括m个比较期间检测部和m个相位关系检测部。m个比较期间检测部中，第p个比较期间检测部接收数据信号，并且接收m个第一时钟信号中的第p个第一时钟信号和m个第二时钟信号中的p个第二时钟信号，将第p个第一时钟信号的上升沿与第p个第二时钟信号的上升沿之间的期间规定为第p比较期间，在第p比较期间内检测数据信号变化的有无。m个相位关系检测部中，第p个相位关系检测部接收数据信号，并且接收m个基准时钟信号中的第p个基准时钟信号，检测数据信号与第p个基准时钟信号的相位关系，当通过m个比较期间检测部中的第p个比较期间检测部在第p比较期间内检测出数据信号的变化时，输出相位关系的检测结果来作为第p相位检测结果。

在上述时钟数据恢复系统中，与相位比较处理并行执行比较期间内的数据信号变化有无的检测，当检测出数据信号的变化时，输出相位关系的检测结果。在此，可以不对相位比较器使用延迟元件，因此能够实现对电源电压、温度的变动稳定后的相位比较处理，能够正确实现时钟。另外，与使用现有的4倍以上过采样的例子相比，能够减少相位比较处理所需的时钟信号的个数。而且，能够共用被提供给第p(p为整数，1≤p≤n)个相位比较器的第二时钟信号和被提供给第q(q为整数，1≤p≤n-1时q＝p+1，p＝n时q＝1)个相位比较器的第一时钟信号，因此也能够进一步减少所需的时钟信号的个数。这样，仅分配有限的时钟信号即可，因此能够抑制布线面积的增大、时钟传输所需的功耗增加，能够降低布线间的交叉耦合等引起的时钟歪斜偏差、串扰引起的信号劣化。

优选的是，上述时钟数据恢复系统还包括第二相位比较部。第二相位比较部包括上述m个比较期间检测部中的k(k为整数，2≤k≤m)个比较期间检测部和、上述m个相位关系检测部中的与上述k个比较期间检测部对应的k个相位关系检测部。上述第一相位比较部所包括的m个比较期间检测部和m个相位关系检测部的每一个响应上述数据信号的上升沿和下降沿中的一方来工作。第二相位比较部所包括的k个比较期间检测部和k个相位关系检测部的每一个响应上述数据信号的上升沿和下降沿中的另一方来工作。上述相位控制部根据来自上述第一相位比较部的m个相位检测结果和来自上述第二相位比较部的k个相位检测结果来设定由上述多相时钟选择部选择的时钟信号的相位。

在上述时钟数据恢复系统中，通过对在相位比较处理中不仅是使用接收数据的上升沿，还使用接收数据的下降沿，由此能够提高时钟数据恢复系统的响应特性。

如以上那样，能够不需要精度较高的延迟装置而实现对电源电压、温度的变动稳定后的相位比较处理。另外，能够抑制相位比较处理所需的时钟信号相数的增大。

附图说明

图1是表示本发明第一实施方式的时钟数据恢复系统结构的框图。

图2是表示图1所示的相位调整部的内部结构的框图。

图3是表示图2所示的相位比较器结构的电路图。

图4是表示用于生成使能信号的一个结构例的电路图。

图5是表示用于生成复位信号的一个结构例的电路图。

图6是用于说明图3所示的相位比较器进行的工作的图。

图7是表示图3所示的相位比较器的变形例的电路图。

图8是表示本发明第二实施方式的相位比较器结构的电路图。

图9是用于说明图8所示的相位比较器进行的工作的图。

图10是表示图8所示的相位比较器的变形例的电路图。

图11是表示本发明第三实施方式的相位比较器结构的图。

图12是用于说明图11所示的相位比较器进行的工作的图。

图13是表示图11所示的相位比较器的变形例的电路图。

图14是表示本发明第四实施方式的相位调整部结构的框图。

图15是表示图14所示的相位比较器结构的电路图。

图16是用于说明图10所示的相位比较器进行的工作的图。

图17是用于说明图15所示的相位比较器进行的工作的图。

图18是用于说明在图15所示的相位比较器中设定了静区时的各时钟信号的相位关系的图。

图19是表示本发明第五实施方式的时钟数据恢复系统结构的框图。

图20是表示图2所示的相位调整器的变形例的框图。

图21是表示图14所示的相位调整部的变形例的框图。

图22是用于说明图3所示的相位比较器的变形例的电路图。

图23是用于说明图7所示的相位比较器的变形例的电路图。

图24是表示现有的相位比较器结构的电路图。

图25是表示现有的相位比较器结构的电路图。

符号说明

1：时钟生成部 2：多相时钟选择部 3、5：相位调整部4：相位控制部 10：相位比较器 11：比较期间检测部12：相位关系检测部 12a：相位延迟检测部 12b：相位超前检测部 13a：相位延迟信号保持部 13b：相位超前信号保持部14：接收部 101、102、105a、105b：触发器 103、113、106a、106b：逻辑电路 EN10、104：反相器 EN101、EN102、EN103、RE101：逻辑电路 110：AND电路 111、112：触发器114dd：变化点检测部 114cc：基准点检测部 115a、115b、212a、213a、212b、213b、312a、313a、312b、313b：NAND电路116a、116b：NOR电路 211：延迟基准点检测部 301、310：延迟元件 302：触发器 303：AND电路 311：延迟变化点检测部 133：比较信号保持部 133a：相位延迟检测保持部133b：相位超前检测保持部

具体实施方式

下面，参照附图详细说明本发明的实施方式。其中，对图中相同或作用相当的部分标记相同的符号，并省略其反复说明。

(第一实施方式)

<时钟数据恢复系统结构>

图1示出本发明第一实施方式的时钟数据恢复系统的整体结构。该系统在表示单位时间内的数据位数的数据速率为“1/T(0<T)”的数据通信中，使用周期为“nT(n为整数，n≥2)”且彼此相位差为“1T”的n个时钟信号来对数据的1位长度为T的接收数据执行相位调整。

该系统具有时钟生成部1、多相时钟选择部2、相位调整部3、相位控制部4。在相位调整部3中，接收数据中的与n位相当的期间“nT”被时分为每次与1位相当的期间“T”而执行相位比较处理(在n个期间“T”的每一个中执行相位比较处理)。即当将与接收数据的n位相当的期间“nT”取为1个周期时，1个周期中执行n次相位比较处理。在此，为了便于说明而将相位调整处理中的相位的最小变化量取为“T/x(x为1以上的正数)”。

时钟生成部1例如为一般的锁相环(PLL)，其根据参考时钟来生成j个(j＝n×x)主时钟。在此，j个主时钟的各个周期为“nT”，相邻的相位间的相位差为“T/x”。

多相时钟选择部2例如为选择电路，根据来自相位控制部4的相位选择信号来从j个主时钟中选择n个主时钟来作为“期间设定时钟信号”，并且从j个时钟信号中选择n个主时钟来作为“基准时钟信号”，输出所选择的n个期间设定时钟信号和n个基准时钟信号。

在此，n个期间设定时钟信号中的第p个期间设定时钟信号(p为整数，1≤p≤n)与第q个期间设定时钟信号(q为整数，1≤p≤n-1时q＝p+1，p＝n时q＝1)的相位差为“1T”。n个基准时钟信号中第p个基准时钟信号的相位相对于第p个期间设定时钟延迟“i(0<i<1T)”。即第p个基准时钟信号的上升沿存在于第p个期间设定时钟信号的上升沿与第q个期间设定时钟信号的上升沿之间。

相位调整部3接收来自外部的接收数据、从多相时钟选择部2输出的n个期间设定时钟信号以及n个基准时钟信号，检测接收数据与n个基准时钟信号的每一个的相位关系，输出n个相位检测结果。另外，相位调整部3与表示取得接收数据的定时的时钟(锁存时钟)同步来锁存接收数据，由此输出n位的同步后的数据。在此，锁存时钟是相对于n个基准时钟信号的每一个而使其相位延迟“1T-i”的n个期间设定时钟信号。

相位控制部4根据来自相位调整部3的相位检测结果来使相位选择信号变化。相位选择信号的形式可以为任何形式，但表示第一期间设定时钟信号与j个主时钟中的哪个主时钟一致的形式是最简单的形式。即相位选择信号表示j个主时钟中成为第一期间设定时钟信号的主时钟的序号。例如，相位控制部4，在来自相位调整部3的相位检测结果表示“相位延迟”的情况下减小相位选择信号所表示的序号，在相位检测结果表示“相位超前”的情况下增大序号。由此，在基准时钟信号的相位相对于接收数据延迟的情况下，由多相时钟选择部2选择的期间设定时钟信号和基准时钟信号的各个相位变早，在基准时钟信号的相位相对于接收数据超前的情况下，期间设定时钟信号和基准时钟信号的各个相位变迟。这样，根据相位选择信号，由多相时钟选择部2选择的期间设定时钟信号和基准时钟信号的相位在后面进行描述。

通过反复该工作，时钟的相位对接收数据的相位进行追踪。

在此，取为n＝5、x＝8、i＝T/2。此时，时钟生成部1生成各个周期为“5T”且相邻相位间的相位差为“T/8”的40相主时钟(第一主时钟～第四十主时钟)。在此，第一主时钟的相位最超前，随着序号变大，相位变迟，第四十主时钟的相位最迟。此时，取为由相位选择信号所表示的序号为“3”，则期间设定时钟信号和基准时钟信号如下所示。

[期间设定时钟信号]

第一期间时钟设定时钟信号＝第三主时钟

第二期间时钟设定时钟信号＝第十一主时钟

第三期间时钟设定时钟信号＝第十九主时钟

第四期间时钟设定时钟信号＝第二十七主时钟

第五期间时钟设定时钟信号＝第三十五主时钟

[基准时钟信号]

第一基准时钟信号＝第七主时钟

第二基准时钟信号＝第十五主时钟

第三基准时钟信号＝第二十三主时钟

第四基准时钟信号＝第三十一主时钟

第五基准时钟信号＝第三十九主时钟

首先，说明期间设定时钟信号的选择。最初，从40个主时钟中选择“第三主时钟”来作为第一期间设定时钟信号。在此为“x＝8”，因此从第三主时钟延迟8相的第十一主时钟被选择作为第二期间设定时钟信号，从第十一主时钟延迟8相的第十九主时钟被选择作为第三期间设定时钟信号。同样，第二十七主时钟和第三十五主时钟分别被选择作为第四期间设定时钟信号和第五期间设定时钟信号。这样，第一～第五期间设定时钟信号的各个相位间的相位差成为“8×(T/8)＝1T”。

接着，说明基准时钟信号的选择。在此为“i＝T/2”，因此从第三主时钟延迟4相的第七主时钟被选择作为第一基准时钟信号。同样，从第二～第五期间设定时钟信号的每一个延迟4相的主时钟被分别选择作为第二～第五基准时钟信号。这样，第一～第五基准时钟信号的每一个的相位成为相对于对应的期间设定时钟信号相位延迟了“T/2”的相位。

<相位调整部的结构>

图2示出图1所示的相位调整部3的结构。相位调整部3包括n个(图2中n＝5)相位比较器10。第p个相位比较器10接收n个期间设定时钟信号中的第p个期间设定时钟信号来作为第一时钟信号，并且接收相位相对于第一时钟信号延迟1T的第二时钟信号(在此为第q个期间设定时钟信号)。另外，第p个相位比较器10接收n个基准时钟信号中的第p个基准时钟信号。在图2中，第p个相位比较器10接收的第二时钟信号和第q个相位比较器10接收的第一时钟信号被共用。例如，第一个相位比较器10接收第二期间设定时钟信号来作为第二时钟信号，第二个相位比较器10接收第二期间设定时钟信号来作为第一时钟信号。

5个相位比较器10的每一个将第一时钟信号上升沿与第二时钟信号上升沿之间的期间规定为比较期间，在该期间内检测基准时钟信号与接收数据的相位关系。这样，对5个相位比较器的每一个提供相位差为“1T”的2个期间设定时钟信号，因此该相位调整器3为如下结构：将与5位的接收数据相当的期间(即5T)时间分割为每次“1T”来执行相位比较处理。

5个相位比较器10的每一个包括比较期间检测部11、相位关系检测部12、相位延迟信号保持部13a、相位超前信号保持部13b、接收部14。

比较期间检测部11接收2个期间设定时钟信号和接收数据，将2个期间设定时钟信号的各个边沿之间的期间规定为比较期间，在该比较期间内检测接收数据变化的有无。

相位关系检测部12检测基准时钟信号与接收数据的相位关系，当通过比较期间检测部11在比较期间内检测出接收数据的变化时，输出相位关系的检测结果(相位延迟信号、相位超前信号)。

相位延迟信号保持部13a保持并输出来自相位关系检测部12的相位延迟信号。相位超前信号保持部13b保持并输出来自相位关系检测部12的相位超前信号。

接收部14与锁存时钟(在此为2个期间设定时钟信号中相位延迟的一方)同步来保持接收数据，并且输出保持的接收数据来作为同步后的数据。

<相位比较器的结构>

图3示出图2所示的相位比较器10的详细结构。在此，以第一个相位比较器10为例子来进行说明。即第一时钟信号为“第一期间设定时钟信号”。第二时钟信号为相位相对于第一时钟信号延迟“1T”的时钟信号(第二期间设定时钟信号)。基准时钟信号为相位相对于第一时钟信号延迟“i”的时钟信号(第一基准时钟信号)。

比较期间检测部11包括触发器101、102、逻辑电路103。触发器101与接收数据的上升沿同步来保持第一时钟信号。触发器102与接收数据的上升沿同步来保持第二时钟信号。逻辑电路103在触发器101的输出为“H电平”且触发器102的输出为“L电平”的情况下，使本身的输出为“L电平”(即输出比较信号)，在其以外的情况下使本身的输出为“H电平”(即停止比较信号的输出)。

相位关系检测部12包括相位延迟检测部12a和相位超前检测部12b。

当时间上在接收数据上升沿之后产生基准时钟信号的上升沿时，相位延迟检测部12a判断为“相位延迟”，若从比较期间检测部11输出了比较信号，则输出相位延迟信号，若没有输出比较信号，则不输出相位延迟信号。详细而言，相位延迟检测部12a包括反相器104、触发器105a、逻辑电路106a。反相器104使基准时钟信号反相。触发器105a与接收数据的上升沿同步来保持反相器104的输出(即基准时钟信号的反相信号)。逻辑电路106a在触发器105a的输出为“H电平”且来自比较期间检测部11的比较信号为“L电平”的情况下，使本身的输出为“H电平”(即输出相位延迟信号)，在其以外的情况下，使本身的输出为“L电平”(即不输出相位延迟信号)。

当时间上在接收数据上升沿之前产生基准时钟信号的上升沿时，相位超前检测部12b判断为“相位超前”，若从比较期间检测部11输出了比较信号，则输出相位超前信号，若没有输出比较信号时，则不输出相位超前信号。详细而言，相位超前检测部12b包括触发器105b、逻辑电路106b。触发器105b与接收数据上升沿同步来保持基准时钟信号。逻辑电路106b在触发器105b的输出为“H电平”且来自比较期间检测部11的比较信号为“L电平”的情况下，使本身的输出为“H电平”(即输出相位超前信号)，在其以外的情况下，使本身的输出为“L电平”(即不输出相位超前信号)。

相位延迟信号保持部13a例如为触发器，与输出时钟同步来保持相位延迟信号，并输出保持的相位延迟信号。相位超前信号保持部13b例如为触发器，与输出时钟同步来保持相位超前信号，并输出保持的相位超前信号。即使是在比较期间的紧挨着终点之前(即紧挨着第二时钟信号的上升沿之前)产生了接收数据上升沿的情况下，输出时钟也优选其相位比第二时钟信号延迟，从而能够可靠地保持相位延迟信号和相位超前信号。在此，输出时钟使用相位相对于第一时钟信号延迟了“3T”的“第四期间设定时钟信号”。

接收部14例如为触发器，与锁存时钟(在此为第二时钟信号)同步来保持接收数据。被保持的接收数据被作为同步后的数据而输出。

<使能信号>

另外，触发器101、102、105a、105b的每一个为具有装载/保持模式切换功能的触发器，接收由反相器EN10所反相的使能信号，仅在反相器EN10的输出信号为“L电平”(即，使能信号为“H电平”)的期间与接收数据的上升沿同步来工作，在反相器EN10的输出信号为“H电平”(即，使能信号为“L电平”)的期间内，不与接收数据的上升沿同步而继续保持值。即，使能信号是用于限制比较期间检测部11、相位延迟检测部12a、以及相位超前检测部12b的工作期间的信号。

使比较期间检测部11、相位延迟检测部12a以及相位超前检测部12b能够在比较期间内工作即可，因此使能信号理想上仅在与比较期间相当的期间为“H电平”即可。假如能够生成那样的使能信号，则在图3所示的相位比较器10内不需要用于生成比较信号的结构(比较期间检测部11)。但是，实际上当数据速率变高时，使能信号的H电平期间变得非常短，不容易受到基于负载电容和由负载电容引起的门延迟所产生的影响。此时，难以仅通过使能信号来正确再现比较期间。而且，存在必须考虑切换触发器的装载模式和保持模式的LH输入的建立(setup)约束和保持约束等的安装上的问题。因此，使能信号优选其脉冲宽度尽可能长且与时钟信号同步，从而使得不受处理偏差带来的影响、电源电压以及温度的变动带来的影响。

图4示出用于生成使能信号的一个结构例。使能信号生成部例如包括3个逻辑电路EN101、EN102、EN103。在此，第三时钟信号为相位相对于第一时钟信号延迟了“2T”的时钟信号(在此为第三期间设定时钟信号)，第四时钟信号为相位相对于第一时钟信号延迟了“3T”的时钟信号(在此为第四期间设定时钟信号)。由该结构生成的使能信号与期间设定时钟信号的某一个同步，其H电平期间为“3T”，其L电平期间为“2T”。

<复位信号>

另外，触发器101、102、105a、105b的每一个接收复位信号，在复位信号为“H电平”的期间根据接收数据和使能信号来工作，在复位信号为“L电平”的期间使保持的值为“L”(清除保持内容)。在此，到比较期间开始之前，清除在其比较期间之前获得的相位检测结果即可，因此在从相位延迟信号保持部13a和相位超前信号保持部13b完成了相位延迟信号和相位超前信号的保持的时刻开始到下一比较期间开始为止的期间(即从输出时钟的上升沿开始到规定下一比较期间的起点的第一时钟信号的上升沿为止的期间)，复位信号成为“L电平”即可。

图5示出用于生成复位信号的一个结构例。在此，第五时钟信号为相位相对于第一时钟信号延迟了“4T”的时钟信号(在此为第五期间设定时钟信号)。由该结构生成的复位信号在从第四时钟信号的上升沿开始到第五时钟信号的上升沿为止的期间成为“L电平”。也就是，复位信号在从输出时钟的上升沿开始到第一时钟信号的上升沿为止之间的任意期间内成为“L电平”。

<相位比较器进行的工作>

参照图6说明图3所示的相位比较器10进行的工作。在此，基准时钟信号为相位相对于第一时钟信号延迟了“T/2”的信号。

首先，产生第一时钟信号的上升沿C11，在第一时钟信号为“H电平”且第二时钟信号为“L电平”的期间产生接收数据的上升沿E1。与该上升沿E1同步而比较信号成为“L电平”。另一方面，时间上在上升沿E1之前产生基准时钟信号的上升沿C01，因此相位延迟信号成为“H电平”。

接着，当产生第二时钟信号的上升沿C21且第二时钟信号为“H电平”时，与该上升沿C21同步而使能信号成为“L电平”。由此，假设即使是数据边沿E2、E3为接收数据的上升沿，比较信号、相位延迟信号以及相位超前信号也不变化而保持之前的状态。

接着，产生第三时钟信号的上升沿C31，第三时钟信号成为“H电平”，然后产生第四时钟信号的上升C41。相位延迟信号保持部13a和相位超前信号保持部13b与第四时钟信号的上升沿C41同步而保持相位延迟信号和相位超前信号。相位延迟信号和相位超前信号在产生第四时钟信号的下一上升沿为止的期间内被继续保持。

另外，当产生第四时钟信号的上升沿C41且第四时钟信号成为“H电平”时，与该上升沿C41同步而复位信号成为“L电平”。由此，比较信号、相位延迟信号以及相位超前信号被清除为初始值。另一方面，与第四时钟信号的上升沿C41同步而使能信号成为“H电平”。即使使能信号为“H电平”，复位信号也为“L电平”，因此假设即使是数据边沿E4为接收数据的上升沿，比较期间检测部11、相位延迟检测部12a以及相位超前检测部12b的每一个也不工作，不使比较信号、相位延迟信号、以及相位超前信号变化而保持初始值。

接着，当产生第五时钟信号的上升沿C51且第五时钟信号为“H电平”时，与该上升沿C51同步而复位信号成为“H电平”。在此，假设数据边沿E5为接收数据的上升沿时，使能信号为“H电平”，因此相位延迟检测部12b的触发器105a与数据边沿E5同步而保持基准时钟信号的反相信号，触发器105a的输出为“H电平”。但是，第一时钟信号和第二时钟信号这两者都为“L电平”，因此来自比较期间检测部11的比较信号成为“H电平”，相位延迟信号保持“L电平”不变。

这样，在由第一时钟信号和第二时钟信号的各个上升沿所规定的比较期间内，具有接收数据的变化时，输出基准时钟信号与接收数据的相位关系的检测结果。

另一方面，在比较期间内，当时间上在接收数据的上升沿E1之前产生了基准时钟信号的上升沿C01时，相位延迟信号保持“L电平”不变，相位超前信号成为“H电平”。此后的处理与上述处理相同，最终相位超前信号保持部13b的输出成为“H电平”。

另外，在同时产生了基准时钟信号的上升沿C01和接收数据的上升沿E1的情况下，由于反相器104的延迟，反相器104的输出为“H电平”，因此相位延迟检测部12a的触发器105a和相位超前检测部12b的触发器105b的各个输出都成为“H电平”。此时，能够判断为基准时钟的相位与接收数据的相位成为理想的关系，因此在相位控制部4中，相位延迟信号和相位超前信号彼此抵消。

这样，检测出接收数据与基准时钟信号的相位关系。在时钟数据恢复系统中，相位控制部4根据相位检测结果来调整相位，由此能够使基准时钟信号的上升沿接近接收数据的上升沿。由此，能够在接收数据的上升沿间的中央部分(数据眼(data eye)充分展开的部分)配置第二时钟信号的上升沿，能正确地取得同步后的数据。

<效果>

如以上那样，与相位比较处理并行而执行比较期间内的数据信号变化有无的检测，在检测出数据信号的变化时，输出相位关系的检测结果。由此，可以不使用延迟元件，因此能够实现对电源电压、温度的变动稳定后的相位比较处理。

另外，在本实施方式1中，对1个相位比较器提供3个时钟信号(第一时钟信号、第二时钟信号、基准时钟信号)即可，因此提供给n个相位比较部的时钟信号的总数为“3n”。而且，通过共用被提供给第p(p为整数，(1≤p≤n))个相位比较器的第二时钟信号和被提供给第q(q为整数，1≤p≤n-1时q＝p+1，p＝n时q＝1)个相位比较器的第一时钟信号，因此也能够进一步减少所需的时钟信号的个数(此时，时钟总数为“2n”)。在现有的过采样例子中，相位比较处理所需的时钟信号的个数为“α×n”(α：过采样倍数，n：1个周期中处理的位数)，因此也能够减少相位比较处理所需的时钟信号的个数。这样，分配有限的时钟信号即可，因此能够抑制布线面积的增大、时钟传输所需的功耗的增加，能够降低由布线间的交叉耦合等引起的时钟歪斜偏差、串扰引起信号劣化。

(第一实施方式的相位比较器的变形例)

如图6所示，在构成为使能信号信号在比较期间的起点以前成为“H电平”的情况下，将触发器111、112、105a、105b置换为一般的延迟触发器，即使为输入作为接收数据与使能信号的逻辑积的屏蔽数据(mask data)来作为各个延迟触发器的时钟信号的结构，也能够实现同样的工作。

<结构>

图7示出图3所示的相位比较器的变形例。在此，对比较期间检测部11、相位延迟检测部12a、相位超前检测部12b的每一个使用延迟触发器。

比较期间检测部11具有AND电路110、触发器111、112以及逻辑电路113。AND电路110接收使能信号和接收数据，输出作为使能信号与接收数据的逻辑积的屏蔽数据信号。触发器111与来自AND电路110的屏蔽数据信号的上升沿同步来保持第一时钟信号。触发器112与屏蔽数据信号的上升沿同步来保持第二时钟信号。逻辑电路113在触发器111的输出为“H电平”且触发器112的输出为“L电平”的情况下输出比较信号(使比较信号为“L电平”)。

相位延迟检测部12a包括触发器(变化点检测部)114dd、NAND电路115a、NOR电路116a。相位超前检测部12b包括触发器(基准点检测部)114cc、NAND电路115b、NOR电路116b。变化点检测部114dd接收电源电压和接收数据，与接收数据的上升沿同步来保持“H电平”。基准点检测部114cc接收电源电压和基准时钟信号，与基准时钟信号的上升沿同步来保持“H电平”。NAND电路115a、115b构成RS锁存器，将变化点检测部114dd的输出和基准点检测部114cc的输出中在先成为“H电平”的一方的输出取为有效，屏蔽另一方的输出而不输出。在初始状态下，变化点检测部114dd的输出和基准点检测部114cc的输出这两方成为“L电平”，因此RS锁存器的两个输出(第一内部信号S115a、第二内部信号S115b)都成为“H电平”。在此，当变化点检测部114dd的输出先成为“H电平”时，第一内部信号S115a从“H电平”变为“L电平”，第二内部信号S115b固定为“H电平”不变。而基准点检测部114cc的输出先成为“H电平”时，第二内部信号S115b成为“L电平”，第一内部信号固定为“H电平”不变。

NOR电路116a在来自RS锁存器的第一内部信号S115a和来自比较期间检测部11的比较信号这两者为“L电平”的情况下，使本身的输出为“H电平”(即输出相位延迟信号)，在其以外的情况下，使本身的输出为“L电平”(即不输出相位延迟信号)。NOR电路116b在来自RS锁存器的第二内部信号S115b和来自比较期间检测部11的比较信号这两者为“L电平”的情况下，使本身的输出为“H电平”，(即输出相位超前信号)，在其以外的情况下，使本身的输出为“L电平”(即不输出相位超前信号)。

<工作>

如图6所示，当时间上在接收数据的上升沿E1之后产生了基准时钟信号的上升沿时，在相位关系检测部12中，变化点检测部114dd一方先于基准点检测部114cc的输出而成为“H电平”，因此输出相位延迟信号。而当在接收数据的上升沿E1之后产生了基准时钟信号的上升沿时，在相位关系检测部12中，基准点检测部114cc的输出一方先于变化点检测部114dd的输出而成为“H电平”，因此输出相位超前信号。

比较期间检测部11、相位延迟检测部12a、以及相位超前检测部12b的各个输出被保持到复位信号成为“L电平”为止，在复位信号成为“L电平”的时刻，其被清除(成为“L电平)。

<效果>

根据该结构，作为变化点检测部114dd和基准点检测部114cc的延迟触发器的D输入被上拉至电源，因此能够不考虑建立约束而对接收数据和基准时钟信号的上升沿定时进行评价。

(第二实施方式)

<时钟数据恢复系统的结构>

本发明第二实施方式的时钟数据恢复系统的结构和相位调整部的结构与图1和图2相同，但相位比较器10的结构不同。各个相位比较器10接收基准时钟信号和与基准时钟信号对应的延迟基准时钟信号，对接收数据和基准时钟信号进行相位比较，由此检测“相位延迟”的有无，并且通过对接收数据和延迟基准时钟信号进行相位比较来检测“相位超前”的有无。例如，第一个相位比较器接收与第一基准时钟信号对应的第一延迟基准时钟信号。延迟基准时钟信号为相位相对于基准时钟信号延迟的信号，可以通过使用延迟元件使基准时钟信号延迟来生成，在多相时钟选择部2中，可以通过选择比基准时钟信号延迟预定相数的主时钟来实现。

<相位比较器的结构>

图8示出本发明第二实施方式的相位比较器的结构。在该相位比较器10中，相位超前检测部12b代替基准时钟信号而接收延迟基准时钟信号。其他结构与图3相同。相对于基准时钟信号的延迟基准时钟信号的延迟量为“D(0<D<T-i)”。

<相位比较器进行的工作>

参照图9来说明图8所示的相位比较器进行的工作。在图9中，关注由第一时钟信号和第二时钟信号的各个上升沿规定的比较期间。

在从第一时钟信号的上升沿开始到基准时钟信号的上升沿为止的期间P1中，当产生了接收数据的上升沿时，相位延迟检测部12a保持基准时钟信号的反相信号，因此相位延迟检测部12a的输出成为“H电平”(即输出相位延迟信号)。

在从基准时钟信号的上升沿开始到延迟基准时钟信号的上升沿为止的期间P2中，当产生了接收数据的上升沿时，由于基准时钟信号的反相信号为“L电平”，因此相位延迟检测部12a的触发器105a保持“L电平”。而由于延迟基准时钟信号为“L电平”，因此相位超前检测部12b的触发器105b保持“L电平”。结果，不输出相位延迟信号和相位超前信号。即比较期间内的期间P2成为即使产生接收数据的上升沿也不输出相位关系的检测结构的“静区”。

在从延迟基准时钟信号的上升沿开始到第二时钟信号的上升沿为止的期间P3中，当产生了接收数据的上升沿时，相位超前检测部12b保持延迟基准时钟信号，因此相位超前检测部12b的输出成为“H电平”(即输出相位超前信号)。

<延迟基准时钟信号的相位>

如根据图9可知的那样，延迟基准时钟信号的上升沿应当在对应的比较期间内产生。而且，为了实现相位检测结果的对称性，优选期间P1和期间P3彼此为相等的长度。在此，优选延迟基准时钟信号的相位相对于基准时钟信号延迟“0.5T”(例如，基准时钟信号的相位相对于第一时钟信号延迟“0.25T”，延迟基准时钟信号的相位相对于第一时钟信号延迟“0.75T”)的情况。

<效果>

如以上那样，通过使用基准时钟信号和延迟基准时钟信号来形成静区，由此提高对抖动(jitter)的耐久性。而且在从多相时钟选择部提供延迟基准时钟信号的结构中，不需要延迟元件，因此能够减轻电源电压、温度等的变动产生的影响。

(第二实施方式的相位比较器的变形例)

在构成为使能信号在比较期间的起点以前成为“H电平”的情况下，与第一实施方式同样地，能够将带有装载/保持切换功能的触发器替换为一般的延迟触发器。

<结构>

图10示出图8所示的相位比较器10的变形例。在此，对比较期间检测部11、相位延迟检测部12a、相位超前检测部12b的每一个使用延迟触发器。比较期间检测部11与图7相同。

相位延迟检测部12a包括触发器(基准点检测部)114cc、触发器(变化点检测部)114dd、构成RS锁存器的NAND电路212a、213a、NOR电路116a。相位超前检测部12b包括触发器(变化点检测部)114dd、触发器(延迟基准点检测部)211、构成RS锁存器的NAND电路212b、213b、NOR电路116b。在此，相位延迟检测部12a和相位超前检测部12b共用变化点检测部114dd。

由NAND电路212a、213a构成的RS锁存器在基准点检测部114cc的输出和变化点检测部114dd的输出中、变化点检测部114dd的输出先成为了“H电平”的情况下，使与NOR电路116a对应的输出(第一内部信号S213a)为“L电平”，在其以外的情况下，使第一内部信号S213a为“H电平”。NOR电路116a在第一内部信号S213a和比较信号这两者为“L电平”的情况下，使本身的输出为“H电平”(即输出相位延迟信号)。

延迟基准点检测部211与延迟基准时钟信号的上升沿同步来保持“H电平”。由NAND电路212b、213b构成的RS锁存器在变化点检测部114dd的输出和延迟基准点检测部211的输出中、延迟基准点检测部211的输出先成为了“H电平”的情况下，使与NOR电路116b对应的输出(第二内部信号S213b)为“L电平”，在其以外的情况下，使第二内部信号S213b为“H电平”。NOR电路116b在第二内部信号S213b和比较信号这两者为“L电平”的情况下，使本身的输出为“H电平”(即输出相位超前信号)。

<工作>

如图9那样，在期间P1内，在产生了接收数据的上升沿的情况下，在相位延迟检测部12a中，变化点检测部114dd的输出先于基准点检测部114cc的输出成为“H电平”，因此输出相位延迟信号。

在期间P2内，在产生了接收数据的上升沿的情况下，在相位延迟检测部12a中，基准点检测部114cc的输出先于变化点检测部114dd的输出成为“H电平”，因此不输出相位延迟信号。而在相位超前检测部12b中，变化点检测部114dd的输出先于延迟基准点检测部211的输出成为“H电平”，因此不输出相位超前信号。

在期间P3内，在产生了接收数据的上升沿的情况下，在相位超前检测部12b中，延迟基准点检测部211的输出先于变化点检测部114dd的输出成为“H电平”，因此输出相位超前信号。

比较期间检测部11、相位延迟检测部12a以及相位超前检测部12b的各个输出被保持到复位信号成为“L电平”为止，在复位信号成为“L电平”的时刻，其被清除(成为“L电平”)。

<效果>

根据该结构，作为变化点检测部114dd和基准点检测部114cc的延迟触发器的D输入被上拉至电源，因此能够不考虑建立约束而对接收数据和基准时钟信号的上升沿定时进行评价。

(第三实施方式)

<结构>

本发明第三实施方式的时钟数据恢复系统的结构和相位调整部3的结构与图1和图2相同，但相位比较器10的结构不同。在各个相位比较器10中，通过对接收数据和基准时钟信号进行相位比较来检测“相位延迟”的有无，并且通过对使之延迟一定期间的接收数据(延迟输出)和基准时钟信号进行相位比较来检测“相位超前”的有无。

<相位比较器的结构>

图11示出本发明第三实施方式的相位比较器10的结构。在该相位比较器10中，相位延迟检测部12b在图3所示的相位延迟检测部12b的基础上还具有延迟元件301、触发器302、AND电路303。其他结构与图3相同。

延迟元件301使接收数据延迟一定期间并输出延迟数据。延迟元件301的延迟量为“D(0<D<i)”。触发器302接收基准时钟信号的反相信号和来自延迟元件301的延迟数据，与延迟数据的上升沿同步来保持基准时钟信号的反相信号。AND电路303在触发器105a的输出和触发器302的输出这两者为“H电平”的情况下使本身的输出为“H电平”，在其以外的情况下，使本身的输出为“L电平”。逻辑电路106a在来自比较期间检测部11的比较信号为“L电平”且AND电路303的输出为“H电平”的情况下，使本身的输出为“H电平”(即输出相位延迟信号)。

<相位比较器进行的工作>

参照图12来说明图11所示的相位比较器10进行的工作。在图12中，关注由第一时钟信号和第二时钟信号的各个上升沿规定的比较期间。在此，基准时钟信号的相位相对于第一时钟信号延迟“0.75T”，延迟元件301中的延迟量D为“0.5T”。

在(A)、(B)的情况下，在基准时钟信号的上升沿之前产生接收数据的上升沿，因此相位延迟检测部12a的触发器105a的输出成为“H电平”。另外，延迟数据的上升沿也在基准时钟信号的上升沿之前产生，因此相位延迟检测部12a的触发器302的输出也成为“H电平”。由此，输出相位延迟信号。如(A)那样，当在比较期间的起点之前产生接收数据的上升沿时，比较信号不成为“L电平”，因此不输出相位延迟信号。

在(C)、(D)的情况下，在基准时钟信号的上升沿之前产生接收数据的上升沿，因此相位延迟检测部12a的触发器105a的输出成为“H电平”。但是，延迟数据的上升沿在基准时钟信号的上升沿之后产生，因此相位延迟检测部12a的触发器302的输出成为“L电平”，不输出相位延迟信号。而相位超前检测部12b的输出的触发器105b的输出为“L电平”，因此不输出相位超前信号，这样，也不输出相位延迟信号和相位超前信号。

在(E)、(F)、(G)的情况下，接收数据的上升沿在基准时钟信号的上升沿之后产生，因此相位延迟检测部12a的触发器105a的输出为“L电平”。而相位超前检测部12b的触发器105b的输出成为“H电平”，因此输出相位超前信号。

如以上那样，在从“比较期间的起点”开始到“距基准时钟信号的上升沿的相当于延迟量D的期间之前的时刻”为止的期间内，输出相位延迟信号，从“距基准时钟信号的上升沿的相当于延迟量D的期间之前的时刻”开始到“基准时钟信号的上升沿”为止的期间成为静区，在从“基准时钟的上升沿”到“比较期间的终点”为止的期间内，输出相位超前信号。

<延迟元件的延迟量>

延迟元件301的延迟量以及第一时钟信号与基准时钟信号的相位差并不限于上述数值，但当考虑相位判断处理的对称性时，优选延迟元件301的延迟量D为“T/2以下”、且基准时钟信号的相位相对于第一时钟信号延迟“(T+D)/2”的情况。

<效果>

如以上那样，通过使用接收数据和延迟数据来形成静区，由此提高对抖动的耐久性。而且延迟元件的个数少于现有的相位比较器的个数，因此能够减轻电源电压、温度的变动产生的影响。

即使构成为如下方式也能够实现同样的效果，即不分别对n个相位比较器10的每一个设置一个延迟元件301，而重新对时钟数据恢复系统设置用于生成延迟数据的一个延迟元件，对相位比较器10的每一个提供接收数据和延迟数据这两者。

(第三实施方式的相位比较器的变形例)

在构成为使能信号在比较期间的起点以前成为“H电平”的情况下，与第一实施方式同样地，能够将带有装载/保持切换功能的触发器替换为一般的延迟触发器。

<结构>

图13示出图11所示的相位比较器的变形例。相位延迟检测部12a包括触发器(基准点检测部)114cc、触发器(变化点检测部)114dd、延迟元件310、触发器(延迟变化点检测部)311、NAND电路313b、312a、OR电路314、NOR电路116a。相位超前检测部12b包括触发器(基准点检测部)114cc、触发器(变化点检测部)114dd、NAND电路312b、NOR电路116b。在此，相位延迟检测部12a和相位超前检测部12b共用基准点检测部114cc和延迟点检测部114dd。

由NAND电路312a、313a构成的RS锁存器在基准点检测部114cc的输出和延迟变化点检测部311的输出中、延迟变化点检测部311的输出先成为了“H电平”的情况下，使与OR电路314对应的输出(第一内部信号S313a)为“L电平”，在其以外的情况下，使第一内部信号S313a为“H电平”。由NAND电路312b、313b构成的RS锁存器在基准点检测部114cc的输出和延迟点检测部114dd中、基准点检测部114cc的输出先成为了“H电平”的情况下，使与NOR电路116b对应的输出(第二内部信号S312b)为“L电平”，在变化点检测部114dd的输出先成为“H电平”的情况下，使与OR电路314对应的输出(相位延迟预测信号S313b)为“L电平”。OR电路314在第一内部信号S313a和相位延迟预测信号S313b这两者为“L电平”的情况下，使本身的输出为“L电平”，在其以外的情况下，使本身的输出为“H电平”。

NOR电路116a在比较信号和OR电路314的输出这两者为“L电平”的情况下，使本身的输出为“H电平”(即输出相位延迟信号)。NOR电路116b在比较信号和第二内部信号S312a这两者为“L电平”的情况下，使本身的输出为“H电平”(即输出相位超前信号)。

<工作>

如图12的(A)、(B)那样，在基准时钟信号的上升沿之前产生接收数据的上升沿的情况下，在相位关系检测部12中，延迟变化点检测部311的输出先于基准点检测部114cc的输出成为“H电平”，因此第一内部信号S313a成为“L电平”。而延迟点检测部114dd的输出先于基准点检测部114cc的输出成为“H电平”，因此第二内部信号S312b保持“H电平”不变，相位延迟预测信号S313b成为“L电平”。由此，OR电路314的输出成为“L电平”，因此输出相位延迟信号。

如图12的(C)、(D)那样，在基准时钟信号的上升沿之前产生接收数据的上升沿的情况下，基准点检测部114cc的输出先于延迟变化点检测部311的输出成为“H电平”，因此第一内部信号S313a保持“H电平”不变。而变化点检测部114dd的输出先于基准点检测部114cc的输出成为“H电平”，因此相位延迟预测信号S313b成为“L电平”。由此，OR电路314的输出保持“H电平”不变，不输出相位延迟信号。另外，第二内部信号S312b保持“H电平”不变，因此不输出相位超前信号。这样，不输相位延迟信号和相位超前信号。

如图12的(E)、(F)、(G)那样，在基准时钟信号的上升沿之后产生接收数据的上升沿的情况下，基准点检测部114cc的输出先于变化点检测部114dd的输出成为“H电平”，因此第二内部信号S312b成为“L电平”。由此输出相位超前信号。

比较期间检测部11、相位延迟检测部12a以及相位超前检测部12b的各个输出被保持到复位信号成为“L电平”为止，在复位信号成为“L电平”的时刻，其被清除(成为“L电平”)。

<效果>

根据该结构，作为变化点检测部114dd和基准点检测部114cc的延迟触发器的D输入被上拉至电源，因此能够不考虑建立约束而对接收数据和基准时钟信号的上升沿定时进行评价。

(第四实施方式)

<时钟数据恢复系统的结构>

本发明第四实施方式的时钟数据恢复系统的结构和相位调整部的结构与图1和图2相同，但相位比较器10的结构不同。

图14示出本发明的相位调整部3的结构。第p个相位比较器10接收n个期间设定时钟信号中的第p个期间设定时钟信号来作为第一时钟信号，并且接收相位相对于第一时钟信号延迟“h”的第二时钟信号(在图14中，为相位相对于作为第一时钟信号的第p个期间设定时钟信号延迟“1T”的第q个期间设定时钟信号)。另外，第p个相位比较器10接收n个基准时钟信号中的相位相对于第一时钟信号延迟“i”的基准时钟信号(在图14中，为与作为第一时钟信号的第p个期间设定时钟信号对应的第p个基准时钟信号)。例如第一个相位比较器10接收第一期间设定时钟信号来作为第一时钟信号，接收第二期间设定时钟信号来作为第二时钟信号，接收与第一期间设定时钟信号对应的第一基准时钟信号。

另外，在相位比较器10的每一个中，当时间上在接收数据的上升沿之前产生基准时钟信号的上升沿时，相位关系检测部12检测“相位延迟”。另外，当时间上在接收数据的上升沿之后产生基准时钟信号的上升沿时，相位关系检测部12检测“相位超前”。这样，在本实施方式的相位比较器中，相对于第一实施方式～第三实施方式的相位比较器，相位关系的检测结果相反。由此，在本实施方式的时钟数据恢复系统中，当接收数据的上升沿接近基准时钟信号的上升沿时，执行相位控制，使得基准时钟信号的上升沿远离接收数据的上升沿。

在此，相位比较器10的各个接收部14接收基准时钟信号作为锁存器时钟，与基准时钟信号同步来保持接收数据，并且，输出保持的接收数据来作为同步后的数据。

<相位比较器的结构>

图15示出本发明第四实施方式的相位比较器的结构。在该相位比较器中，相位延迟检测部12a代替变化点检测部114dd而包括基准点检测部114cc。相位超前检测部12b代替基准点检测部114cc而包括变化点检测部114dd。在此，接收部14代替第二时钟信号而接收基准时钟信号。其他结构与图7相同。

<工作>

比较图16和图17，说明图15所示的相位比较器10进行的工作。图16是图10所示的相位比较器进行的工作的图，图17是图15所示的相位比较器进行的工作的图。在图17中示出如下例子：第二时钟信号的相位相对于第一时钟信号延迟1T，基准时钟信号的相位相对于第一时钟信号延迟“T/2”。

在图16的情况下，在比较期间内时间上在接收数据的上升沿之前产生延迟基准时钟信号的上升沿时，相位比较器10输出相位超前信号。相位控制部4按照来自相位比较器10的相位超前信号来增大相位延迟信号所示的序号。由此，从多相时钟选择部2输出的时钟信号(n个期间设定时钟信号和n个基准时钟信号)的相位延迟。由此，延迟基准时钟信号的上升沿接近接收数据的上升沿，并且第二时钟信号(锁存时钟)的上升沿向接收数据的变化点间的中央部分(数据眼充分展开的部分)移动。

在图17的情况下，在比较期间内时间上在接收数据的上升沿之前产生基准时钟信号的上升沿时，基准点检测部114cc的输出先于变化点检测部114dd的输出成为“H电平”，因此相位延迟检测部12a的输出成为“H电平”(即输出相位延迟信号)。相位控制部4按照来自相位比较器10的相位延迟信号来减小相位选择信号所示的序号。由此，从多相时钟选择部2输出的时钟信号的相位超前。相反，当时间上在接收数据的上升沿之后产生基准时钟信号的上升沿时，从相位比较器10输出相位超前信号，从多相时钟选择部2输出的时钟信号的相位延迟。这样，调整基准时钟信号的相位，使得基准时钟信号的上升沿被配置在从接收数据的上升沿离开一定期间的时刻。即，基准时钟信号的上升沿被配置在接收数据的变化点间的中央部分，因此能够与基准时钟信号的上升沿同步来正确保持接收数据。

<第二时钟信号的延迟量>

如图17那样，与1位的接收数据相当的期间(1T)中，在整体上执行相位比较处理的情况下，使用相位相对于第一时钟信号延迟“T/2”的时钟信号作为基准时钟信号，并使用相位相对于第一时钟信号延迟“1T”的时钟信号作为第二时钟信号即可。此时，与第一实施方式～第三实施方式相同地，使用第一期间设定时钟信号(第三主时钟)作为第一时钟信号，使用第一基准时钟信号(第七主时钟)作为第一基准时钟信号、使用第二期间设定时钟信号(第十一主时钟)作为第二时钟信号即可。

另外，如图18那样，在设定范围U的静区的情况下，基准时钟信号的相位相对于第一时钟信号延迟“(T-U)/2”，且第二时钟信号的相位相对于第一时钟信号延迟“T-U”即可。此时，第二时钟信号可以通过使用延迟元件使作为第一时钟信号的期间设定时钟信号延迟来生成，在多相时钟选择部2中，可以通过选择比第一时钟信号(期间设定时钟信号)延迟预定相数的主时钟来实现。另外，考虑相位判断处理的对称性时，优选为“U＝0.5T”的情况。即优选如下情况：第二时钟信号的相位相对于第一时钟信号延迟“0.5T”，基准时钟信号的相位相对于第一时钟信号延迟“0.25T”。

<效果>

如以上所述，在数据眼充分展开的部分进行相位调整使得基准时钟信号的上升沿移动，与其基准时钟信号的上升沿同步来接收接收数据，因此能够正确保持接收数据。

(第五实施方式)

在以上的实施方式中，作为检测基准时钟信号的上升沿与接收数据的上升沿的相位关系的例子进行了说明，但可以在相位比较处理的对象中添加接收数据的下降沿。这样，通过将接收数据的上升沿、下降沿这两者作为相位判断的对象，相对于仅以一方为相位比较处理的对象的情况下，能够使时钟数据恢复系统的响应特性为2倍。将两边沿作为相位比较处理的对象，因此能够通过构成触发器使得与接收数据的两边沿同步来实现，但与将一方的边沿作为相位比较处理对象的情况相比，触发器的速度容限会成为“1/2”。

<时钟数据恢复系统的结构>

图19示出本发明第五实施方式的时钟数据恢复系统的结构。该系统在图1所示的时钟数据恢复系统的基础上还包括相位调整部5。相位调整部5为与相位调整部3相同的结构。例如，当相位调整部3的相位比较器10为图6所示的结构时，相位调整部5的相位比较器10也为图6所示的结构。图6所示的结构以外当然也能够使用第一实施方式～第四实施方式的相位比较器。其中，输出同步后的数据的接收部14包括在相位调整部3、5中任意一方中即可。相位调整部5接收反相后的接收数据、来自多相时钟选择部2的n个期间设定时钟信号以及n个基准时钟信号，输出n个相位检测结果。

在此，相位调整部3根据接收数据的上升沿和基准时钟信号的上升沿来检测相位关系，而相位调整部5根据接收数据的下降沿和基准时钟信号的上升沿来检测相位关系。

下面详细说明相位调整部3、5，在相位调整部3的相位比较器10的每一个中，比较期间检测部11在由第一时钟信号的上升沿和第二时钟信号的上升沿规定的比较期间内，当接收数据从“L电平”变成“H电平”时，输出比较信号。相位延迟检测部12a在基准时钟信号的上升沿先于接收数据的上升沿产生的情况下，判断为“相位延迟”。相位超前检测部12b在基准时钟信号的上升沿在接收数据的上升沿之后产生的情况下，判断为“相位超前”。

而在相位调整部3的相位比较器10的每一个中，比较期间检测部11在比较期间内，当接收数据从“H电平”变为“L电平”时，输出比较信号。相位延迟检测部12a在基准时钟信号的上升沿先于接收数据的下降沿产生的情况下，判断为“相位延迟”。相位超前检测部12b在基准时钟信号的上升沿在接收数据的下降沿之后产生的情况下，判断为“相位超前”。

相位控制部4接收来自相位调整部3、5的各个相位检测结果，对各个相位检测结果进行逻辑运算，由此反映在相位选择信号的控制上。

<工作>

接着说明图19所示的时钟数据恢复系统进行的工作。

当产生接收数据的上升沿时，相位调整部3检测接收数据与基准时钟信号的相位关系，向相位控制部4输出相位检测结果。相位控制部4根据来自相位调整部3的相位检测结果使相位选择信号变化。

而当产生接收数据的下降沿时，相位调整部5检测接收数据与基准时钟信号的相位关系，向相位控制部4输出相位检测结果。相位控制部4根据来自相位调整部5的相位检测结果使相位选择信号变化。

这样，相位控制部4接收相位调整部3、5的各个相位检测结果，使相位选择信号变化。也就是，与仅以接收数据的上升沿和下降沿中的一方作为相位判断的对象的情况相比，能够实现基于具有2倍分辨率的相位信息的相位控制。

相位控制部4可以在从相位调整部3、5的每一个接收相位检测结果时执行相位选择信号的控制，也可以积蓄一定量的相位检测结果，根据积蓄的相位检测结果以在数周期中1次的比例来执行相位选择信号的控制。

<效果>

以上那样，不仅是接收数据的上升沿，通过还在相位比较处理中使用接收数据的下降沿，能够使时钟数据恢复系统的响应特性提高。

(相位调整部进行的相位比较处理)

在以上的各实施方式中，作为相位调整部3在1周期内执行n位相位比较处理的例子来进行了说明，但在相位调整部3进行的1周期的相位比较处理中所处理接收数据的位数可以少于“n位”。即，相位比较器3在1周期中执行m位(m为整数，且2≤m≤n)相位比较处理，因此包括m个相位比较器。在此，在“m<n”的情况下，相位调整部3输出n位的同步后的数据，因此还包括“n-m”个接收部。

如图20那样，在第一实施方式～第三实施方式中，在“m＝2”的情况下，相位调整部3代替图2所示的第二、第三以及第五个相位比较器10而包括第二、第三以及第五个接收部14。第p个接收部14接收第q个期间设定时钟信号来作为锁存时钟，与接收到的锁存时钟同步来锁存接收数据，由此输出同步后的数据。例如，第二个接收部14与第三期间设定时钟信号同步来锁存接收数据，由此输出第二同步后的数据。如图20那样，相位调整部3输出n位(在此，n＝5)同步后的数据，因此接收相邻的信号间相位差为1T的n个期间设定时钟信号来作为锁存时钟信号。另外，相位调整部3执行m位(在此，m＝2)相位比较处理，因此接收n个期间设定时钟中的m个期间设定时钟信号来作为m个第一时钟信号，并且接收与m个第一时钟信号对应、且相位相对于对应的第一时钟信号延迟“1T”的m个第二时钟信号。在此，相位调整部3为了m位相位比较处理而接收与m个第一时钟对应的m个基准时钟信号即可。例如在图20中，相位调整部3接收第一和第四期间设定时钟信号来作为2个第一时钟信号，接收第二和第五期间设定时钟信号来作为2个第二时钟信号，接收第一和第四基准时钟信号。

另外如图21那样，在第四实施方式中，在“m＝2”的情况下，相位调整部3代替图14所示的第二、第三以及第五个相位比较器10而包括第二、第三以及第五个接收部14。第p个接收部14接收第p个基准时钟信号来作为锁存时钟，与接收到的锁存时钟同步来锁存接收数据，由此输出同步后的数据。例如，第二个接收部14与第二基准时钟信号同步来锁存接收数据，由此输出第二同步后的数据。如图21那样，相位调整部3输出n位(在此，n＝5)同步后的数据，因此接收n个基准时钟信号来作为锁存时钟信号。在n个基准时钟信号中，相邻的基准时钟信号间的相位差为“1T”。另外，相位调整部3执行m位(在此，m＝2)相位比较处理，因此接收n个期间设定时钟信号中的m个期间设定时钟信号来作为m个第一时钟信号，并且接收与m个第一时钟信号对应、且相位相对于对应的第一时钟信号延迟“h”的m个第二时钟信号(在图21中，为相位相对于作为第一时钟信号的第p个期间设定时钟信号延迟“1T”的第q个期间设定时钟信号)。在此，相位调整器3为了m位相位比较处理而接收与n个基准时钟信号中的m个第一时钟信号对应的m个基准时钟信号(在图21中，为与作为第一时钟信号的第p个期间设定时钟信号对应的第p个基准时钟信号)即可。

而且在第五实施方式中，相位比较器5进行的1周期的相位比较处理中所处理的接收数据的位数可以少于n位。即，相位调整部5在1周期中执行k位(k为整数，2≤k≤n)的相位比较处理，因此包括k个相位比较器。在此，在“k<n”的情况下，相位调整部5输出n位同步后的数据，因此还包括“n-k”个接收部14。

(相位延迟信号、相位超前信号的输出)

在以上各实施方式说明的相位比较器中，相位延迟信号保持部13a保持来自相位延迟检测部12a的相位延迟信号，相位超前信号保持部13b保持来自相位超前检测部12b的相位超前信号，但如图22、图23那样，相位比较器10可以代替图3、图7所示的相位延迟信号保持部13a和相位超前信号保持部13b而包括与输出时钟同步驱动的比较信号保持部133、相位延迟检测保持部133a、相位超前检测保持部133b。

比较信号保持部133保持来自比较期间检测部11的比较信号(在图22中为逻辑电路103的输出，在图23中为逻辑电路113的输出)。相位延迟检测保持部133a保持相位延迟检测部12a的检测结果(在图22中为触发器105a的输出，在图23中为第一内部信号S115a)。相位超前检测保持部133b保持相位超前检测部12b的检测结果(在图22中为触发器105b的输出，在图23中为第二内部信号S115b)。不仅在图3、图7所示的相位比较器10中，在第二实施方式(图8、图10)、第三实施方式(图11、图13)以及第四实施方式(图15)的相位比较器中，比较信号保持部133、相位延迟检测保持部133a、相位超前检测保持部133b当然也可适用。

(基准时钟信号和延迟基准时钟信号)

由至此的说明已经明确，但在第一实施方式中，进行相位控制使得基准时钟信号与数据的变化点成为相同的定时。另外，在第二实施方式中，由基准时钟信号规定相位比较器10的静区的起点，而由延迟基准时钟信号规定静区的终点，进行相位控制使得数据的变化点落在静区。而且在第三实施方式中，由基准时钟规定相位比较器10的静区的终点，而由接收数据的延迟量规定静区的范围。

另外，在第一～第三实施方式中，利用比较期间的终点(第二时钟信号的上升沿)来作为数据锁存定时。理论上，优选从相位控制的收敛点(第一实施方式中为基准时钟信号的上升沿，第二和第三实施方式中为静区内部)到数据锁存定时为止的期间为能够满足作为接收部14的触发器的建立约束、保持约束的长度。根据这样的结构，能够正确保持接收数据，并且能够作为正确的同步后的数据输出。

在第四实施方式中，由比较期间的终点(即第二时钟信号的上升沿)规定相位比较器10的静区的起点，另一方面，能够由下一比较期间的起点(即下一第一时钟信号的上升沿)规定静区的终点，进行相位控制使得数据的变化点成为从基准时钟信号离开预定期间的位置。

另外，在第四实施方式中，利用基准时钟信号作为数据锁存定时。理论上，优选从比较期间的起点(即第一时钟信号的上升沿)到基准时钟信号的上升沿为止的期间为能够满足作为接收部14的触发器的建立约束的长度，并且从基准时钟信号的上升沿到比较期间的终点(即第二时钟信号的上升沿)为止的期间为能够满足保持约束的长度。根据这样的结构，能够正确保持接收数据，并且能够输出作为正确的同步后的数据。

另外，在时钟数据恢复系统中，当相位控制量为离散值时，难以使接收数据的变化点和相位控制的收敛点完全一致。另外，即使在从因抖动等而相位控制收敛点与接收数据的变化点偏离后到相位控制发挥作用为止的期间内，也应当正确保持接收数据。考虑在实际通信中产生的抖动强度等，优选设定基准时钟信号、延迟基准时钟信号。例如，优选在容易产生高频抖动的通信中，设定时钟信号的相位差使得相位比较器10的静区变宽，在容易产生低频抖动的通信中，设定时钟信号的相位差使得静区变窄。

另外，也具有包括用于降低通信错误的校准期间的通信协议。作为这样的通信协议，一般为经由调制解调器的通信等。在这样的通信协议中，在校准期间发送特定的数据波形，根据其数据波形决定接收侧设备的工作模式，进行使电路工作收敛于稳定点的处理。这样，从发送侧设备发送事先已知形式的数据，在接收侧设备中设定接收其数据的期间。此时，在其接收期间内监视由接收部14保持的接收数据，在无法接收所期待的数据的情况下，在接收部14的装载、保持容限缓和的方向上移动基准时钟信号的相位，由此能够实现抗抖动的时钟数据恢复系统。

另外，显然在校准期间以外的通常通信期间，也能通过监视通信数据包含的误校正代码、定期发送的特定代码来进行同样的控制。作为误校正代码，众所周知具有IEEE1394a协议的CRC代码。该代码为低位n位成为高位n位的反转的形式。另外，在IEEE1394a协议中，每一定期间发送被称为逗点(comma)波形的特定位列。利用这样的通信协议的特性来自适应控制时钟信号(期间设定时钟信号、基准时钟信号等)的相位差，由此能够实现抗抖动等噪声的时钟数据恢复系统。

工业上的可利用性

本发明能够适用于相位比较器、时钟数据恢复系统等用途，作为适用于高速数据通信的技术是有用的。

Claims (22)

1.一种相位比较器，包括：

比较期间检测部，其接收数据的1位长度为T的数据信号、周期为nT的第一时钟信号、以及周期为nT且相位相对于上述第一时钟信号延迟h的第二时钟信号，并将上述第一时钟信号的上升沿与第二时钟信号的上升沿之间的期间规定为比较期间，在该比较期间内检测上述数据信号变化的有无，其中，n为2以上的整数，0≤h≤1T；和

相位关系检测部，其接收上述数据信号和周期为nT且相位相对于上述第一时钟信号延迟i的基准时钟信号，并检测上述数据信号与上述基准时钟信号的相位关系，当通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，输出相位关系的检测结果，其中，0<i<h。

2.根据权利要求1所述的相位比较器，其特征在于，

上述第二时钟信号的相位相对于上述第一时钟信号延迟1T，并且上述第二时钟信号为表示取得上述数据信号的定时的时钟，

上述相位关系检测部包括：

相位延迟检测部，当时间上在上述数据信号的变化之后产生上述基准时钟信号的上升沿且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位延迟信号；和

相位超前检测部，当时间上在上述数据信号的变化之前产生上述基准时钟信号的上升沿且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位超前信号。

3.根据权利要求2所述的相位比较器，其特征在于，

上述相位延迟检测部包括：

第一保持部，其与上述数据信号的变化同步来保持上述基准时钟信号的反相信号；和

相位延迟信号输出部，当通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出上述第一保持部的保持结果来作为相位延迟信号，

上述相位超前检测部包括：

第二保持部，其与上述数据信号的变化同步来保持上述基准时钟信号；和

相位超前信号输出部，当通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出上述第二保持部的保持结果来作为相位超前信号。

4.根据权利要求2所述的相位比较器，其特征在于，

上述相位延迟检测部包括：

变化点检测部，其检测上述数据信号的变化；

第一输出部，其按照通过上述变化点检测部检测出数据信号的变化的定时来输出第一内部信号；以及

相位延迟信号输出部，当通过上述第一输出部输出第一内部信号且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位延迟信号，

上述相位超前检测部包括：

基准点检测部，其检测上述基准时钟信号的上升沿；

第二输出部，其按照通过上述基准点检测部检测出基准时钟信号的上升沿的定时来输出第二内部信号；以及

相位超前信号输出部，当通过上述第二输出部输出第二内部信号且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位超前信号，

当时间上在由上述基准点检测部检测出基准时钟信号的上升沿之前由上述变化点检测部检测出数据信号的变化时，上述第一输出部输出上述第一内部信号，

当时间上在由上述基准点检测部检测出基准时钟信号的上升沿之后由上述变化点检测部检测出数据信号的变化时，上述第二输出部输出上述第二内部信号。

5.根据权利要求1所述的相位比较器，其特征在于，

上述第二时钟信号的相位相对于上述第一时钟信号延迟1T，并且上述第二时钟信号为表示取得上述数据信号的定时的时钟，

上述相位关系检测部包括：

相位延迟检测部，当时间上在上述数据信号的变化之后产生上述基准时钟信号的上升沿且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位延迟信号；和

相位超前检测部，当时间上在上述数据信号的变化之前产生相位相对于上述基准时钟信号延迟D的延迟基准时钟信号的上升沿且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位超前信号，其中，1<D<1T-i。

6.根据权利要求5所述的相位比较器，其特征在于，

上述相位延迟检测部包括：

第一保持部，其与上述数据信号的变化同步来保持上述基准时钟信号的反相信号；和

相位延迟信号输出部，当通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，输出上述第一保持部的保持结果来作为相位延迟信号，

上述相位超前检测部包括：

第二保持部，其与上述数据信号的变化同步来保持上述延迟基准时钟信号；和

相位超前信号输出部，当通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出上述第二保持部的保持结果来作为相位超前信号。

7.根据权利要求5所述的相位比较器，其特征在于，

上述相位延迟检测部包括：

基准点检测部，其检测上述基准时钟信号的上升沿；

变化点检测部，其检测上述数据信号的变化；

第一输出部，当时间上在由上述基准点检测部检测出基准时钟信号的上升沿之前由上述变化点检测部检测出数据信号的变化时，其输出第一内部信号；以及

相位延迟信号输出部，当通过上述第一输出部输出上述第一内部信号且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位延迟信号，

上述相位超前检测部包括：

延迟基准点检测部，其检测上述延迟基准时钟信号的上升沿；

第二输出部，当时间上在由上述变化点检测部检测出数据信号的变化之前由上述延迟基准点检测部检测出延迟基准时钟信号的上升沿时，其输出第二内部信号；以及

相位超前信号输出部，当通过上述第二输出部输出第二内部信号且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位超前信号。

8.根据权利要求1所述的相位比较器，其特征在于，

上述第二时钟信号的相位相对于上述第一时钟信号延迟1T，并且上述第二时钟信号为表示取得上述数据信号的定时的时钟，

上述相位关系检测部包括：

相位延迟检测部，当时间上在相对于上述数据信号延迟D的延迟数据信号的变化之后产生上述基准时钟信号的上升沿且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位延迟信号，其中，1<D<i；和

相位超前检测部，当时间上在上述数据信号的变化之前产生上述基准时钟信号的上升沿且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位超前信号。

9.根据权利要求8所述的相位比较器，其特征在于，

上述相位延迟检测部包括：

第一保持部，其与上述数据信号的变化同步来保持上述基准时钟信号的反相信号；

延迟保持部，其与上述延迟数据信号的变化同步来保持上述基准时钟信号的反相信号；

第一输出部，其输出上述第一保持部和延迟保持部的各个保持结果的逻辑积；以及

相位延迟信号输出部，当通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其将上述第一输出部的输出作为相位延迟信号来输出，

上述相位超前检测部包括：

第二保持部，其与上述数据信号的变化同步来保持上述基准时钟信号；和

相位超前信号输出部，当通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出上述第二保持部的保持结果来作为相位超前信号。

10.根据权利要求8所述的相位比较器，其特征在于，

上述相位延迟检测部包括：

基准点检测部，其检测上述基准时钟信号的上升沿；

变化点检测部，其检测上述数据信号的变化；

延迟变化点检测部，其检测上述延迟数据信号的变化；

相位延迟预测部，当时间上在由上述基准点检测部检测出基准时钟信号的上升沿之前由上述变化点检测部检测出数据信号的变化时，其输出相位延迟预测信号；

第一输出部，当时间上在由上述基准点检测部检测出基准时钟信号的上升沿之前由上述延迟变化点检测部检测出延迟数据信号的变化时，其输出第一内部信号；以及

相位延迟信号输出部，当通过上述相位延迟预测部输出相位延迟预测信号、由上述第一输出部输出第一内部信号、且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位延迟信号，

上述相位超前检测部包括：

第二输出部，当时间上在由上述变化点检测部检测出数据信号的变化之前由上述基准点检测部检测出基准时钟信号的上升沿时，其输出第二内部信号；和

相位超前信号输出部，当通过上述第二输出部输出第二内部信号且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位超前信号。

11.根据权利要求1所述的相位比较器，其特征在于，

上述基准时钟信号为表示取得上述数据信号的定时的时钟，

上述相位关系检测部包括：

相位延迟检测部，当时间上在上述数据信号的变化之前产生上述基准时钟信号的上升沿且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位延迟信号；和

相位超前检测部，当时间上在上述数据信号的变化之后产生上述基准时钟信号的上升沿且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位超前信号。

12.根据权利要求11所述的相位比较器，其特征在于，

上述相位延迟检测部包括：

基准点检测部，其检测上述基准时钟信号的上升沿；

第一输出部，其按照通过上述基准点检测部检测出基准时钟信号的上升沿的定时来输出第一内部信号；和

相位延迟信号输出部，当通过上述第一输出部输出第一内部信号且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位延迟信号，

上述相位超前检测部包括：

变化点检测部，其检测上述数据信号的变化；

第二输出部，其按照通过上述变化点检测部检测出数据信号的变化的定时来输出第二内部信号；以及

相位超前信号输出部，当通过上述第二输出部输出第二内部信号且通过上述比较期间检测部在上述比较期间内检测出数据信号的变化时，其输出相位超前信号，

当时间上在由上述基准点检测部检测出基准时钟信号的上升沿之后由上述变化点检测部检测出数据信号的变化时，上述第一输出部输出上述第一内部信号，

当时间上在由上述基准点检测部检测出基准时钟信号的上升沿之前由上述变化点检测部检测出数据信号的变化时，上述第二输出部输出上述第二内部信号。

13.根据权利要求5、6和7中任意一项所述的相位比较器，其特征在于：

上述基准时钟信号的相位相对于上述第一时钟信号延迟0.25T，上述延迟基准时钟信号的相位相对于上述基准时钟信号延迟0.5T。

14.根据权利要求8、9和10中任意一项所述的相位比较器，其特征在于：

上述基准时钟信号的相位相对于上述第一时钟信号延迟0.75T，上述延迟数据信号相对于上述数据信号延迟0.5T。

15.根据权利要求11或12所述的相位比较器，其特征在于：

上述基准时钟信号的相位相对于上述第一时钟信号延迟0.25T，

上述第二时钟信号的相位相对于上述第一时钟信号延迟0.5T。

16.一种相位比较装置，对数据的1位长度为T的数据信号使用周期为nT且相邻信号间的相位差为1T的倍数的m个第一时钟信号、与上述m个第一时钟信号对应且相位相对于对应的第一时钟信号延迟h的m个第二时钟信号、以及与上述m个第一时钟信号对应且相位相对于对应的第一时钟信号延迟i的m个基准时钟信号来进行相位比较，其中，T<0，n为整数且n≥2，m为整数且2≤m≤n，0<h≤1T，0<i<h，

该相位比较装置包括：

m个比较期间检测部，其接收上述数据信号，并且接收上述m个第一时钟信号中的第p个第一时钟信号和上述m个第二时钟信号中的第p个第二时钟信号，并将该第p个第一时钟信号的上升沿与该第p个第二时钟信号的上升沿之间的期间规定为第p比较期间，且在该第p比较期间内检测该数据信号变化的有无，其中，p为整数，1≤p≤m；和

m个相位关系检测部，其接收上述数据信号，并且接收上述m个基准时钟信号中的第p个基准时钟信号，且检测该数据信号与该第p个基准时钟信号的相位关系，当通过上述m个比较期间检测部中的第p个比较期间检测部在第p比较期间内检测出数据信号的变化时，其输出相位比较的检测结果来作为第p相位检测结果。

17.根据权利要求16所述的相位比较装置，其特征在于，

上述m个比较期间检测部的每一个所接收的第二时钟信号为表示取得上述数据信号的定时的时钟，

上述m个相位关系检测部中的第p个相位关系检测部包括：

相位延迟检测部，当时间上在上述数据信号的变化之后产生上述基准时钟信号的上升沿且通过上述第p个比较期间检测部在上述第p比较期间内检测出数据信号的变化时，其输出相位延迟信号；和

相位超前检测部，当时间上在上述数据信号的变化之前产生上述第p个基准时钟信号的上升沿且通过上述第p个比较期间检测部在上述第p个比较期间内检测出数据信号的变化时，其输出相位超前信号。

18.根据权利要求16所述的相位比较装置，其特征在于，

上述m个比较期间检测部的每一个所接收的第二时钟信号为表示取得上述数据信号的定时的时钟，

上述m个相位关系检测部中的第p个相位关系检测部包括：

相位延迟检测部，当时间上在上述数据信号的变化之后产生上述第p个基准时钟信号的上升沿且通过上述第p个比较期间检测部在上述第p个比较期间内检测出数据信号的变化时，其输出相位延迟信号；和

相位超前检测部，当时间上在上述数据信号的变化之前产生相位相对于上述第p个基准时钟信号延迟D的第p延迟基准时钟信号的上升沿且通过上述第p个比较期间检测部在上述第p个比较期间内检测出数据信号的变化时，其输出相位超前信号，其中，0<D<1T-1。

19.根据权利要求16所述的相位比较器，其特征在于，

上述m个比较期间检测部的每一个接收的第二时钟信号为表示取得上述数据信号的定时的时钟，

上述m个相位关系检测部中的第p个相位关系检测部包括：

相位延迟检测部，当时间上在相对于上述数据信号延迟D的延迟数据信号的变化之后产生上述第p个基准时钟信号的上升沿且通过上述第p个比较期间检测部在上述第p个比较期间内检测出数据信号的变化时，其输出相位延迟信号，其中，1<D<i；和

相位超前检测部，当时间上在上述数据信号的变化之前产生上述第p个基准时钟信号的上升沿且通过上述第p个比较期间检测部在上述第p个比较期间内检测出数据信号的变化时，其输出相位超前信号。

20.根据权利要求16所述的相位比较器，其特征在于，

上述m个相位关系检测部的每一个接收的基准时钟信号为表示取得上述数据信号的定时的时钟，

上述m个相位关系检测部中的第p个相位关系检测部包括：

相位延迟检测部，当时间上在上述数据信号的变化之前产生上述第p个基准时钟信号的上升沿且通过上述第p个比较期间检测部在上述第p个比较期间内检测出数据信号的变化时，其输出相位延迟信号；和

相位超前检测部，当时间上在上述数据信号的变化之后产生上述第p个基准时钟信号的上升沿且通过上述第p个比较期间检测部在上述第p个比较期间内检测出数据信号的变化时，其输出相位超前信号。

21.一种时钟数据恢复系统，包括：

时钟生成部，其对数据的1位长度为T的数据信号，生成周期为nT且彼此相位不同的多个主时钟，其中，0<T，n为整数且n≥2；

多相时钟选择部，其从由上述时钟生成部生成的多个主时钟中选择相邻信号间的相位差为1T的倍数的m个第一时钟信号和与上述m个第一时钟信号对应且相位相对于对应的第一时钟信号延迟i的m个基准时钟信号，其中，m为整数，2≤m≤n，0<i<h，0<h≤1T；

第一相位比较部，其接收来自外部的数据信号、由上述多相时钟选择部选择的m个第一时钟信号和m个基准时钟信号、与m个第一时钟信号对应且相位相对于对应的第一时钟信号延迟h的m个第二时钟信号，且输出m个相位检测结果；以及

相位控制部，其根据来自上述相位比较部的m个相位检测结果来调整由上述多相时钟选择部选择的时钟信号的相位，

上述第一相位比较部包括：

m个比较期间检测部，其接收上述数据信号，并且接收上述m个第一时钟信号中的第p个第一时钟信号和上述m个第二时钟信号中的p个第二时钟信号，并将该第p个第一时钟信号的上升沿与该第p个第二时钟信号的上升沿之间的期间规定为第p比较期间，且在该第p比较期间内检测该数据信号变化的有无；和

m个相位关系检测部，其接收上述数据信号，并且接收上述m个基准时钟信号中的第p个基准时钟信号，并检测该数据信号与该基准时钟信号的相位关系，当通过上述m个比较期间检测部中的第p个比较期间检测部在上述第p个比较期间内检测出数据信号的变化时，其输出相位比较的检测结果来作为第p相位检测结果。

22.根据权利要求21所述的时钟数据恢复系统，其特征在于：

还包括第二相位比较部，该第二相位比较部包括上述m个比较期间检测部中的k个比较期间检测部和上述m个相位关系检测部中的与上述k个比较期间检测部对应的k个相位关系检测部，其中，k为整数，2≤k≤m，

上述第一相位比较部所包括的m个比较期间检测部和m个相位关系检测部的每一个响应上述数据信号的上升沿和下降沿中的一方来工作，

上述第二相位比较部所包括的k个比较期间检测部和k个相位关系检测部的每一个响应上述数据信号的上升沿和下降沿中的另一方来工作，

上述相位控制部根据来自上述第一相位比较部的m个相位检测结果和来自上述第二相位比较部的k个相位检测结果来设定由上述多相时钟选择部选择的时钟信号的相位。

Images