CN105680831A - 时钟和数据恢复电路以及使用其的系统 - Google Patents

时钟和数据恢复电路以及使用其的系统 Download PDF

Info

Publication number
CN105680831A
CN105680831A CN201510558134.XA CN201510558134A CN105680831A CN 105680831 A CN105680831 A CN 105680831A CN 201510558134 A CN201510558134 A CN 201510558134A CN 105680831 A CN105680831 A CN 105680831A
Authority
CN
China
Prior art keywords
signal
phase
phase detection
data
clocksignal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510558134.XA
Other languages
English (en)
Other versions
CN105680831B (zh
Inventor
李贤培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105680831A publication Critical patent/CN105680831A/zh
Application granted granted Critical
Publication of CN105680831B publication Critical patent/CN105680831B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种时钟和数据恢复电路可以包括：相位检测单元，被配置为通过比较时钟信号和数据来产生早相位检测信号和晚相位检测信号；滤波单元，被配置为基于早相位检测信号的产生次数的数目和晚相位检测信号的产生次数的数目来产生上行信号和下行信号；相位信息求和单元，被配置为在时钟信号的每个周期接收滤波单元的输出，并通过在求和时间期间求和从滤波单元接收的上行信号的数目和下行信号的数目来产生第一相位控制信号和第二相位控制信号；以及相位内插器，被配置为根据第一相位控制信号和第二相位控制信号来调整时钟信号的相位。

Description

时钟和数据恢复电路以及使用其的系统
相关申请交叉引用
本申请要求于2014年12月5日在韩国知识产权局提交的第10-2014-0174449号韩国申请的优先权，该韩国申请通过引用全部合并于此。
技术领域
各种实施例涉及一种半导体器件，更具体地，涉及一种时钟和数据恢复电路以及使用其的系统。
背景技术
一般而言，通过小数目的数据总线执行串行数据通信的系统使用时钟和数据恢复方法。该时钟和数据恢复方法从串行数据产生参考时钟信号，并且使用产生的时钟信号作为用于接收数据的选通信号。因此，传输器可以传输具有与时钟信号相关的信息的数据，而接收器可以从数据产生时钟信号，然后与产生的时钟信号同步地从传输器接收数据。
为了最小化由噪声和抖动引起的信号失真以及为了增大数据有效窗口，接收器可以将从数据产生的时钟信号的相位与数据的转换点进行比较，并且调整时钟信号的相位。
发明内容
在本发明的实施例中，时钟和数据恢复电路可以包括相位检测单元，相位检测单元被配置为通过比较时钟信号和数据来产生早相位检测信号和晚相位检测信号。时钟和数据恢复电路还可以包括滤波单元，滤波单元被配置为基于早相位检测信号的产生次数的数目和晚相位检测信号的产生次数的数目来产生上行信号和下行信号。时钟和数据恢复电路还可以包括相位信息求和单元，相位信息求和单元被配置为在时钟信号的每个周期接收滤波单元的输出，并通过在求和时间期间求和从滤波单元接收的上行信号的数目和下行信号的数目来产生第一相位控制信号和第二相位控制信号，求和时间是时钟信号的周期的n倍大，其中，n是等于或大于2的整数。时钟和数据恢复电路还可以包括相位内插器，相位内插器被配置为根据第一相位控制信号和第二相位控制信号来调整时钟信号的相位。
在本发明的实施例中，时钟和数据恢复电路可以包括相位检测单元，相位检测单元被配置为通过比较第一时钟信号和数据来产生早相位检测信号和晚相位检测信号。时钟和数据恢复电路还可以包括滤波单元，滤波单元被配置为根据早相位检测信号的产生次数的数目和晚相位检测信号的产生次数的数目来产生上行信号和下行信号。时钟和数据恢复电路还可以包括相位信息求和单元，相位信息求和单元被配置为与第一时钟信号同步地求和上行信号的产生次数的数目和下行信号的产生次数的数目，并与第二时钟信号同步地输出求和结果作为第一相位控制信号和第二相位控制信号。时钟和数据恢复电路还可以包括相位内插器，相位内插器被配置为在与第二时钟信号同步地更新时，基于第一相位控制信号和第二相位控制信号来调整第一时钟信号的相位。
在实施例中，时钟和数据恢复电路可以包括相位检测单元，相位检测单元被配置为接收时钟信号和数据，在时钟信号的边缘领先数据的转换点时产生早相位检测信号，并在时钟信号的边缘在数据的转换点之后时产生晚相位检测信号。时钟和数据恢复电路还可以包括滤波单元，滤波单元被配置为在早相位检测信号的产生次数的数目和晚相位检测信号的产生次数的数目之间的差达到预定值时产生上行信号和下行信号中的一个。时钟和数据恢复电路还可以包括相位信息求和单元，相位信息求和单元被配置为在求和时间期间求和接收的上行信号的数目和下行信号的数目，并产生第一相位控制信号和第二相位控制信号。时钟和数据恢复电路还可以包括相位内插器，相位内插器被配置为接收第一相位控制信号和第二相位控制信号，并调整时钟信号的相位。
附图说明
图1是示出根据本发明的实施例的系统的配置的示图；
图2是示出根据本发明的实施例的时钟和数据恢复电路的配置的示图；
图3A至图3D是示出图2的相位检测单元的操作的示图；
图4是示意性地示出图2的相位信息求和单元的配置的框图；
图5是示出图4的上行信号加法器的配置的示图；
图6是示出图5的上行信号加法器的操作的时序图；
图7示出根据本发明的实施例的采用存储控制电路的系统的框图。
具体实施方式
在下文，以下将参考附图通过各种实施例描述根据本发明的时钟和数据恢复电路以及使用其的系统。各种实施例涉及一种时钟和数据恢复电路，其能够在短周期获取时钟信号的相位信息，并且在较长周期调整时钟信号的相位。
参照图1，示出了图示根据本发明的实施例的系统1的配置的示图。在图1中，系统1可以包括传输器110和接收器120。传输器110可以指表示传输数据的数据传输侧的组件。此外，接收器120可以指表示从传输器110接收数据的数据接收侧的组件。例如，系统1可以包括主设备和从设备。当数据从主设备传输到从设备时，主设备可以被设定为传输器110。此外，从设备可以被设定为接收器120。另一方面，当数据从从设备传输到主设备时，主设备可以被设定为接收器120。此外，从设备可以被设定为传输器110。
形成系统1的传输器110和接收器120可以使用小数目的数据总线，通过串行数据传输方法来彼此通信。参照图1，传输器110可以包括数据编码器111。接收器120可以包括时钟和数据恢复电路(CDR)121以及数据译码器122。传输器110可以通过多个数据总线131、132和133电耦合到接收器120。图1示出使用三条数据总线131、132和133。然而，本发明不限于此。传输器110可以通过经由数据编码器111编码内部数据来产生数据D1、D2和D3。可以通过数据总线131、132和133顺序地串行传输数据D1、D2和D3。数据D1、D2和D3可以指示通过数据总线131、132和133传输的数据。此外，内部数据可以指示在传输器110或接收器120中使用的数据。
接收器120的时钟和数据恢复电路121可以从通过数据总线131、132和133传输的数据产生时钟信号CLK。时钟信号CLK可以用作选通信号。此外，接收器120可以与时钟信号CLK同步地接收通过数据总线131、132和133传输的数据D1、D2和D3。数据译码器122可以将通过数据总线131、132和133传输的数据D1、D2和D3转换为内部数据。数据编码器111和数据译码器122可以包括用于将内部数据转换为数据D1、D2和D3或将数据D1、D2和D3转换为内部数据的转换表。
时钟和数据恢复电路121可以从数据D1、D2和D3产生时钟信号，并通过将时钟信号CLK与数据D1、D2和D3进行比较来调整时钟信号CLK的相位。
参照图2，示出了图示根据本发明的实施例的时钟和数据恢复电路2的配置的示图。在图2中，时钟和数据恢复电路2可以包括相位检测单元210、滤波单元220、相位信息求和单元230以及相位内插器240。相位检测单元210可以接收时钟信号CLK和数据DATA。相位检测单元210还可以在时钟信号CLK的每个周期比较时钟信号CLK和数据DATA。例如，相位检测单元210可以检测时钟信号CLK的边缘是领先于数据DATA的转换点还是落后于数据DATA的转换点。相位检测单元210可以比较时钟信号CLK和数据DATA。相位检测单元210还可以产生早相位检测信号ER和晚相位检测信号LT。例如，相位检测单元210可以在时钟信号CLK的边缘领先数据DATA的转换点时产生早相位检测信号ER。此外，相位检测单元210可以在时钟信号CLK的边缘落后于数据DATA的转换点时产生晚相位检测信号LT。以下将描述相位检测单元210的特定操作。
滤波单元220可以从相位检测单元210接收早相位检测信号ER和晚相位检测信号LT。滤波单元220还可以产生上行信号UP和下行信号DN。滤波单元220可以基于早相位检测信号ER被产生多少次(在下文中，称为早相位检测信号ER的产生次数的数目)以及晚相位检测信号LT被产生多少次(在下文中，称为晚相位检测信号LT的产生次数的数目)来产生上行信号UP和下行信号DN。滤波单元220可以在早相位检测信号ER的产生次数的数目与晚相位检测信号LT的产生次数的数目之间的差达到预定值时，产生上行信号UP和下行信号DN中的一个。该预定值可以对应于滤波单元220的滤波深度。例如，当滤波深度被设定为3时，滤波单元220可以产生下行信号DN，其中，早相位检测信号ER的产生次数的数目比晚相位检测信号LT的产生次数的数目大3。此外，滤波单元220可以产生上行信号UP，其中，晚相位检测信号LT的产生次数的数目比早相位检测信号ER的产生次数的数目大3。在实施例中，滤波单元220可以包括移动平均滤波器。
相位信息求和单元230可以在时钟信号CLK的每个周期接收滤波单元220的输出信号。相位信息求和单元230还可以在是时钟信号CLK的周期的n倍的时间期间，对从滤波单元220接收的上行信号UP的数目和下行信号DN的数目求和。此时，n可以指示等于或大于2的整数。在实施例中，n可以对应于滤波单元220的滤波深度，但不限于此。是时钟信号CLK的周期的n倍的时间可以被设定为求和时间。相位信息求和单元230可以在求和时间期间对接收的上行信号UP的数目和下行信号DN的数目求和。相位信息求和单元230还分别产生第一相位控制信号MAFUP<0:m>和第二相位控制信号MAFDN<0:m>。例如，相位信息求和单元230可以根据上行信号UP的求和数目来改变第一相位控制信号MAFUP<0:m>的逻辑值。此外，相位信息求和单元230还可以根据下行信号DN的求和数目来改变第二相位控制信号MAFDN<0:m>的逻辑值。第一相位控制信号MAFUP<0:m>可以具有用于将时钟信号CLK的相位延迟的信息。此外，第二相位控制信号MAFDN<0:m>可以具有用于将时钟信号CLK的相位提前的信息。
相位信息求和单元230可以与时钟信号CLK同步地接收从滤波单元220输出的上行信号UP或下行信号DN。相位信息求和单元230还可以与具有是时钟信号CLK的周期的n倍的周期的时钟信号CLK/n同步地输出第一相位控制信号MAFUP<0:m>和第二相位控制信号MAFDN<0:m>。在下文，时钟信号CLK将称为第一时钟信号。此外，具有是时钟信号CLK的周期的n倍的周期的时钟信号CLK/n将被称为第二时钟信号。更具体地，第二时钟信号CLK/n可以具有是第一时钟信号CLK的频率的1/n的频率。
相位内插器240可以从相位信息求和单元230接收第一相位控制信号MAFUP<0:m>和第二相位控制信号MAFDN<0:m>。相位内插器240可以基于第一相位控制信号MAFUP<0:m>和第二相位控制信号MAFDN<0:m>来调整时钟信号CLK的相位。相位内插器240可以接收第二时钟信号CLK/n，以使接收第一相位控制信号MAFUP<0:m>和第二相位控制信号MAFDN<0:m>的时间点同步。因此，可以与第二时钟信号CLK/n同步地更新相位内插器240。相位内插器240还可以基于第一相位控制信号MAFUP<0:m>和第二相位控制信号MAFDN<0:m>，在第二时钟信号CLK/n的每个周期调整时钟信号CLK的相位。
虽然未示出，但是相位内插器240可以包括多个单位延迟单元。相位内插器240还可以通过控制单位延迟单元的数目来调整时钟信号CLK的相位，单位延迟单元根据第一相位控制信号MAFUP<0:m>和第二相位控制信号MAFDN<0:m>而接通。相位内插器240可以根据第一相位控制信号MAFUP<0:m>和第二相位控制信号MAFDN<0:m>，每次接通或关断一个单位延迟单元，或者接通或关断两个或更多个单位延迟单元。更具体地，相位内插器240可以基于第一相位控制信号MAFUP<0:m>和第二相位控制信号MAFDN<0:m>来改变时钟信号的相位调整。
相位检测单元210可以在时钟信号CLK的每个周期产生早相位检测信号ER和晚相位检测信号LT。滤波单元220可以计算在时钟信号CLK的每个周期产生的早相位检测信号ER和晚相位检测信号LT的产生次数的数目。当早相位检测信号ER和晚相位检测信号LT交替产生时，不能明确早相位检测信号ER的产生次数的数目与晚相位检测信号LT的产生次数的数目之间的差达到滤波深度时的时间。因此，电耦合在滤波单元220后面的组件需要检查是否在时钟信号CLK的每个周期从滤波单元220产生上行信号UP或下行信号DN。此时，相位信息求和单元230可以与时钟信号CLK同步地接收从滤波单元220产生上行信号UP和下行信号DN。相位信息求和单元230还可以对在与第二时钟信号CLK/n的周期相对应的时间期间接收的上行信号UP和下行信号DN的数目求和。相位信息求和单元230还可以与第二时钟信号CLK/n同步地提供求和结果作为第一相位控制信号MAFUP<0:m>和第二相位控制信号MAFDN<0:m>。因此，可以在第二时钟信号CLK/n的每个周期更新相位内插器240，并且可以降低相位内插器240的功耗。当不存在相位信息求和单元230时，相位内插器240必须在每个时钟信号CLK接收上行信号UP和下行信号DN。那么，当更新周期变短时，必然消耗大量的功率。此外，相位信息求和单元230可以使滤波单元稳定地用作低通滤波器，即使滤波单元220是移动平均滤波器。
参照图3A至图3D，描述示出图2的相位检测单元210的操作的示图。相位检测单元210可以比较时钟信号CLK和数据DATA，并且产生早相位检测信号ER和晚相位检测信号LT。相位检测单元210可以在时钟信号CLK的一个周期期间，在与时钟信号CLK的0度、90度、180度和270度相对应的相位处捕捉数据DATA的电平。对于该操作，相位检测单元210可以使用通过分割时钟信号CLK获得的分割的时钟信号，并且在分割的时钟信号的上升边缘处捕捉数据DATA的电平。分割的时钟信号可以由相位内插器240产生，并且由相位检测单元210分割。在图3A至图3C中，分割的时钟信号CLKI可以具有与时钟信号CLK相同的相位。此外，分割的时钟信号CLKQ可以具有从时钟信号CLK延迟90度的相位。此外，分割的时钟信号CLKIB可以具有从时钟信号CLK延迟180度的相位，分割的时钟信号CLKQB可以具有从时钟信号CLK延迟270度的相位。
图3A示出时钟信号CLK的相位不需要被调整的情况，即，锁定状态。在锁定状态下，分割的时钟信号CLKI和CLKIB的上升边缘可以分别位于数据DATA的转换点A处。分割的时钟信号CLKQ和CLKQB的上升边缘可以分别位于数据DATA的有效间隔的中心处。相位检测单元210可以对在分割的时钟信号CLKI、CLKQ、CLKIB和CLKQB的上升边缘处捕捉的数据DATA的电平执行操作。相位检测单元210还可以产生早相位检测信号EQ和晚相位检测信号LT。相位检测单元210可以对通过分割的时钟信号CLKI捕捉的数据DATA的电平和通过分割的时钟信号CLKQ捕捉的数据DATA的电平执行异或(XOR)操作。此外，相位检测单元210还可以对通过分割的时钟信号CLKQ捕捉的数据DATA的电平和通过分割的时钟信号CLKIB捕捉的数据DATA的电平执行XOR操作。相位检测单元210可以基于XOR操作结果来产生早相位检测信号ER和晚相位检测信号LT。如图3B中示出的，当XOR操作结果由于通过分割的时钟信号CLKI和CLKQ捕捉的数据的电平I和Q彼此相等而为0，并且XOR操作结果由于通过分割的时钟信号CLKQ和CLKIB捕捉的数据的电平Q和IB彼此不同而为1时，相位检测单元210可以确定时钟信号CLK的边缘的相位落后于数据DATA的转换点。然后，相位检测单元210可以产生晚相位检测信号LT。另一方面，当XOR操作结果由于通过分割的时钟信号CLKI和CLKQ捕捉的数据的电平I和Q彼此不同而为1，并且XOR操作结果由于通过分割的时钟信号CLKQ和CLKIB捕捉的数据的电平Q和IB彼此相等而为0时，相位检测单元210可以确定时钟信号CLK的边缘的相位领先于数据DATA的转换点。然后，相位检测单元210可以产生早相位检测信号ER。在除了两种上述情况的其它情况下，相位检测单元210可以不产生早相位检测信号ER和晚相位检测信号LT两者。
图3C示出时钟信号CLK的边缘的相位落后于数据DATA的转换点的情况。当数据DATA被触发时，通过分割的时钟信号CLKI和CLKQ捕捉的数据的电平I和Q可以彼此相等。此外，通过分割的时钟信号CLKQ和CLKIB捕捉的数据的电平Q和IB可以彼此不同。因此，在图3C的情况下，相位检测单元210可以产生晚相位检测信号LT。参照图3D，示出时钟信号CLK的边缘的相位领先于数据DATA的转换时间的情况。通过分割的时钟信号CLKI和CLKQ捕捉的数据的电平I和Q可以彼此不同。此外，通过分割的时钟信号CLKQ和CLKIB捕捉的数据的电平Q和IB可以彼此相等。因此，在图3D中，相位检测单元210可以产生早相位检测信号ER。
参照图4，示出示意性示出图2的相位信息求和单元230的配置的框图。在图4中，相位信息求和单元230可以包括上行信号加法器410和下行信号加法器420。上行信号加法器410可以接收从滤波单元220输出的上行信号UP、时钟信号CLK和第二时钟信号CLK/n。上行信号加法器410还可以产生第一相位控制信号MAFUP<0:m>。上行信号加法器410可以在求和时间期间对输入的上行信号UP的数目求和，并输出求和结果。上行信号加法器410可以在时钟信号CLK的每个周期接收上行信号UP。上行信号加法器410还可以输出与在第二时钟信号CLK/n的每个周期求和的上行信号UP的数目相对应的信息作为第一相位控制信号MAFUP<0:m>。上行信号加法器410可以将在求和时间期间求和的上行信号UP的数目输出为多位二进制码。
下行信号加法器420可以接收从滤波单元220输出的下行信号DN、时钟信号CLK和第二时钟信号CLK/n。下行信号加法器420还可以产生第二相位控制信号MAFDN<0:m>。下行信号加法器420可以在求和时间期间求和输入的上行信号UP的数目，并输出求和结果。下行信号加法器420可以在时钟信号CLK的每个周期接收下行信号DN，并且输出与在第二时钟信号CLK/n的每个周期求和的下行信号DN的数目相对应的信息作为第二相位控制信号MAFDN<0:m>。下行信号加法器420可以将在求和时间期间求和的下行信号DN的数目输出为多位二进制码。
参照图5，示出了图4的上行信号加法器410的配置被示出的示图。在图5中，上行信号加法器410可以包括XOR门501、AND门503以及第一触发器511、第二触发器513和第三触发器515。XOR门501可以接收上行信号UP和第一触发器511的输出，并且产生求和信号SUMUP。AND门503可以接收上行信号UP和第一触发器511的输出，并且产生进位信号(carrysignal)CARRYUP。第一触发器511可以接收求和信号SUMUP和时钟信号CLK，并且产生延迟的求和信号SUMUPD。第二触发器513可以接收求和信号SUMUP和第二时钟信号CLK/4。第二触发器513还可以产生第一相位控制信号的LSBMAFUP<0>。第三触发器515可以接收进位信号CARRYUP和第二时钟信号CLK/4。第三触发器515还可以产生第一相位控制信号的MSBMAFUP<1>。图5示出其中n被设定为4并且上行信号加法器410在求和时间期间求和两个上行信号UP的配置。然而，上行信号加法器410可以被调整为使用上述方法求和更大数目的上行信号UP，或者其它组件可以被增加至上行信号加法器410。下行信号加法器420与上行信号加法器410的不同仅在于：下行信号加法器420接收下行信号DN而不是上行信号UP。更具体地，上行信号加法器420可以具有与上行信号加法器410大体相同的配置。
参照图6，示出了图5的上行信号加法器410的操作被示出的时序图。在图6中，假设在求和时间(即，第二时钟信号CLK/n的周期)期间输入两个上行信号UP。当第一上行信号UP1被输入时，XOR门501可以输出高电平求和信号SUMUP。此外，AND门503可以输出低电平进位信号CARRYUP。求和信号SUMUP可以通过第一触发器511被延迟时钟信号CLK的周期，并且输出为延迟的求和信号SUMUP。当第二上行信号UP2被输入时，XOR门501可以输出低电平求和信号SUMUP。此外，AND门503可以输出高电平进位信号CARRYUP。第二触发器513可以响应于第二时钟信号CLK/n来输出低电平求和信号SUMUP作为第一相位控制信号的LSBMAFUP<0>。此外，第三触发器515可以响应于第二时钟信号CLK/n来输出高电平进位信号CARRYUP作为第一相位控制信号的MSBMAFUP<1>。因此，第一相位控制信号MAFUP<0:1>可以具有逻辑值1或0，并且具有指示在求和时间期间产生上行信号UP两次的信息。
因为滤波单元220在时钟信号CLK的每个周期接收从相位检测单元210输出的早相位检测信号ER和晚相位检测信号LT，并且对接收到的信号执行操作，因此滤波单元220可以在相对短的周期获得相位信息。即使相位检测单元210和滤波单元220在短的周期获得相位信息，相位信息求和单元230也可以对在相对长的周期期间获得的相位信息求和。相位内插器240可以基于在每个相对长的周期求和的相位信息来更新。因此，时钟和数据恢复电路2的功耗以及使用时钟和数据恢复电路2的系统1的功耗可以被有效地降低。
参照图7，系统1000可以包括一个或更多个处理器1100。处理器1100可以被单独使用或与其它处理器结合使用。芯片组1150可以电耦接至处理器1100。芯片组1150是用于处理器1100与系统1000的其它组件之间的信号的通信路径。其它组件可以包括存储器控制器1200、输入/输出(“I/O”)总线1250以及磁盘驱动控制器1300。根据系统1000的配置，可以通过芯片组1150传输若干不同信号中的任意一种。
存储器控制器1200可以电耦接至芯片组1150。存储器控制器1200可以通过芯片组1150来接收从处理器1100提供的请求。存储器控制器1200可以电耦接至一个或更多个存储器件1350。存储器件1350可以包括上述时钟和数据恢复电路。
芯片组1150还可以电耦接至I/O总线1250。I/O总线1250可以用作用于信号从芯片组1150到I/O设备1410、1420和1430的通信路径。I/O设备1410、1420和1430可以包括鼠标1410、视频显示器1420或键盘1430。I/O总线1250可以采用若干通信协议中的任意一种以与I/O设备1410、1420和1430通信。
磁盘驱动控制器1300还可以电耦接到芯片组1150。磁盘驱动控制器1300可以用作芯片组1150与一个或更多个内部磁盘驱动器1450之间的通信路径。磁盘驱动控制器1300和内部磁盘驱动器1450可以使用几乎任意类型的通信协议彼此通信或与芯片组1150通信。
虽然上面已经描述某些实施例，但是本领域技术人员应该理解的是，实施例仅是通过示例的方式而被描述。因此，所述时钟和数据恢复电路不应基于所述实施例受到限制。更确切地说，当结合上面描述和附图时，所述时钟和数据恢复电路应该仅受到所附权利要求限制。
通过以上实施例可见，本申请可以提供以下技术方案。
技术方案1.一种时钟和数据恢复电路，包括：
相位检测单元，被配置为通过比较时钟信号和数据来产生早相位检测信号和晚相位检测信号；
滤波单元，被配置为基于早相位检测信号的产生次数的数目和晚相位检测信号的产生次数的数目来产生上行信号和下行信号；
相位信息求和单元，被配置为在时钟信号的每个周期接收滤波单元的输出，并通过在求和时间期间求和从滤波单元接收的上行信号的数目和下行信号的数目来产生第一相位控制信号和第二相位控制信号，求和时间是时钟信号的周期的n倍大，其中，n是等于或大于2的整数；以及
相位内插器，被配置为根据第一相位控制信号和第二相位控制信号来调整时钟的相位。
技术方案2.根据技术方案1所述的时钟和数据恢复电路，其中，相位检测单元在通过分割时钟信号而获得的分割的时钟信号的上升边缘处捕捉数据的电平，并对捕捉的电平执行操作以产生早相位检测信号和晚相位检测信号。
技术方案3.根据技术方案1所述的时钟和数据恢复电路，其中，当早相位检测信号的产生次数的数目与晚相位检测信号的产生次数的数目之间的差达到预定值时，滤波单元产生上行信号和下行信号中的一个。
技术方案4.根据技术方案1所述的时钟和数据恢复电路，其中，滤波单元包括移动平均滤波器。
技术方案5.根据技术方案1所述的时钟和数据恢复电路，其中，相位信息求和单元包括：
上行信号加法器，被配置为在求和时间期间求和从滤波单元输出的上行信号的数目，并输出第一相位控制信号；以及
下行信号加法器，被配置为在求和时间期间求和从滤波单元输出的下行信号的数目，并输出第二相位控制信号。
技术方案6.根据技术方案5所述的时钟和数据恢复电路，其中，上行信号加法器检测是否在时钟信号的每个周期输出上行信号，并将在求和时间期间求和的上行信号的数目输出为多位二进制码。
技术方案7.根据技术方案5所述的时钟和数据恢复电路，其中，下行信号加法器检测是否在时钟信号的每个周期输出下行信号，并将在求和时间期间求和的下行信号的数目输出为多位二进制码。
技术方案8.一种时钟和数据恢复电路，包括：
相位检测单元，被配置为通过比较第一时钟信号和数据来产生早相位检测信号和晚相位检测信号；
滤波单元，被配置为根据早相位检测信号的产生次数的数目和晚相位检测信号的产生次数的数目来产生上行信号和下行信号；
相位信息求和单元，被配置为与第一时钟信号同步地求和上行信号的产生次数的数目和下行信号的产生次数的数目，并与第二时钟信号同步地输出求和结果作为第一相位控制信号和第二相位控制信号；以及
相位内插器，被配置为当与第二时钟信号同步地更新时，根据第一相位控制信号和第二相位控制信号来调整第一时钟信号的相位。
技术方案9.根据技术方案8所述的时钟和数据恢复电路，其中，第二时钟信号的周期是第一时钟信号的周期的n倍大，其中，n是等于或大于2的整数。
技术方案10.根据技术方案8所述的时钟和数据恢复电路，其中，相位检测单元在通过分割第一时钟信号而获得的分割的时钟信号的上升边缘处捕捉数据的电平，并对捕捉的电平执行操作以产生早相位检测信号和晚相位检测信号。
技术方案11.根据技术方案8所述的时钟和数据恢复电路，其中，当早相位检测信号的产生次数的数目与晚相位检测信号的产生次数的数目之间的差达到预定值时，滤波单元产生上行信号和下行信号中的一个。
技术方案12.根据技术方案8所述的时钟和数据恢复电路，其中，滤波单元包括移动平均滤波器。
技术方案13.根据技术方案8所述的时钟和数据恢复电路，其中，相位信息求和单元包括：
上行信号加法器，被配置为在与第二时钟信号的周期相对应的时间期间求和从滤波单元输出的上行信号的数目，并输出求和结果；以及
下行信号加法器，被配置为在与第二时钟信号的周期相对应的时间期间求和从滤波单元输出的下行信号的数目，并输出求和结果。
技术方案14.根据技术方案13所述的时钟和数据恢复电路，其中，上行信号加法器检测是否在第一时钟信号的每个周期输出上行信号，并将在与第二时钟信号的周期相对应的时间期间求和的上行信号的数目输出为多位二进制码。
技术方案15.根据技术方案13所述的时钟和数据恢复电路，其中，下行信号加法器检测是否在第一时钟信号的每个周期输出下行信号，并将在与第二时钟信号的周期相对应的时间期间求和的下行信号的数目输出为多位二进制码。
技术方案16.一种时钟和数据恢复电路，包括：
相位检测单元，被配置为接收时钟信号和数据，在时钟信号的边缘领先数据的转换点时产生早相位检测信号，并在时钟信号的边缘在数据的转换点之后时产生晚相位检测信号；
滤波单元，被配置为在早相位检测信号的产生次数的数目与晚相位检测信号的产生次数的数目之间的差达到预定值时，产生上行信号和下行信号中的一个；
相位信息求和单元，被配置为在求和时间期间求和接收的上行信号的数目和下行信号的数目，并产生第一相位控制信号和第二相位控制信号；以及
相位内插器，被配置为接收第一相位控制信号和第二相位控制信号，并调整时钟信号的相位。
技术方案17.根据技术方案16所述的时钟和数据恢复电路，其中，相位内插器被配置为使接收第一相位控制信号和第二相位控制信号的时间点同步。
技术方案18.根据技术方案16所述的时钟和数据恢复电路，其中，相位内插器被配置为根据第一相位控制信号和第二相位控制信号来改变时钟信号的相位调整。
技术方案19.根据技术方案16所述的时钟和数据恢复电路，其中，相位检测单元被配置为在时钟信号的每个周期产生早相位检测信号和晚相位检测信号。
技术方案20.根据技术方案16所述的时钟和数据恢复电路，其中，滤波单元被配置为计算在时钟信号的每个周期产生的早相位检测信号和晚相位检测信号的产生次数的数目。

Claims (10)

1.一种时钟和数据恢复电路，包括：
相位检测单元，被配置为通过比较时钟信号和数据来产生早相位检测信号和晚相位检测信号；
滤波单元，被配置为基于早相位检测信号的产生次数的数目和晚相位检测信号的产生次数的数目来产生上行信号和下行信号；
相位信息求和单元，被配置为在时钟信号的每个周期接收滤波单元的输出，并通过在求和时间期间求和从滤波单元接收的上行信号的数目和下行信号的数目来产生第一相位控制信号和第二相位控制信号，求和时间是时钟信号的周期的n倍大，其中，n是等于或大于2的整数；以及
相位内插器，被配置为根据第一相位控制信号和第二相位控制信号来调整时钟的相位。
2.根据权利要求1所述的时钟和数据恢复电路，其中，相位检测单元在通过分割时钟信号而获得的分割的时钟信号的上升边缘处捕捉数据的电平，并对捕捉的电平执行操作以产生早相位检测信号和晚相位检测信号。
3.根据权利要求1所述的时钟和数据恢复电路，其中，当早相位检测信号的产生次数的数目与晚相位检测信号的产生次数的数目之间的差达到预定值时，滤波单元产生上行信号和下行信号中的一个。
4.根据权利要求1所述的时钟和数据恢复电路，其中，滤波单元包括移动平均滤波器。
5.根据权利要求1所述的时钟和数据恢复电路，其中，相位信息求和单元包括：
上行信号加法器，被配置为在求和时间期间求和从滤波单元输出的上行信号的数目，并输出第一相位控制信号；以及
下行信号加法器，被配置为在求和时间期间求和从滤波单元输出的下行信号的数目，并输出第二相位控制信号。
6.根据权利要求5所述的时钟和数据恢复电路，其中，上行信号加法器检测是否在时钟信号的每个周期输出上行信号，并将在求和时间期间求和的上行信号的数目输出为多位二进制码。
7.根据权利要求5所述的时钟和数据恢复电路，其中，下行信号加法器检测是否在时钟信号的每个周期输出下行信号，并将在求和时间期间求和的下行信号的数目输出为多位二进制码。
8.一种时钟和数据恢复电路，包括：
相位检测单元，被配置为通过比较第一时钟信号和数据来产生早相位检测信号和晚相位检测信号；
滤波单元，被配置为根据早相位检测信号的产生次数的数目和晚相位检测信号的产生次数的数目来产生上行信号和下行信号；
相位信息求和单元，被配置为与第一时钟信号同步地求和上行信号的产生次数的数目和下行信号的产生次数的数目，并与第二时钟信号同步地输出求和结果作为第一相位控制信号和第二相位控制信号；以及
相位内插器，被配置为当与第二时钟信号同步地更新时，根据第一相位控制信号和第二相位控制信号来调整第一时钟信号的相位。
9.根据权利要求8所述的时钟和数据恢复电路，其中，第二时钟信号的周期是第一时钟信号的周期的n倍大，其中，n是等于或大于2的整数。
10.一种时钟和数据恢复电路，包括：
相位检测单元，被配置为接收时钟信号和数据，在时钟信号的边缘领先数据的转换点时产生早相位检测信号，并在时钟信号的边缘在数据的转换点之后时产生晚相位检测信号；
滤波单元，被配置为在早相位检测信号的产生次数的数目与晚相位检测信号的产生次数的数目之间的差达到预定值时，产生上行信号和下行信号中的一个；
相位信息求和单元，被配置为在求和时间期间求和接收的上行信号的数目和下行信号的数目，并产生第一相位控制信号和第二相位控制信号；以及
相位内插器，被配置为接收第一相位控制信号和第二相位控制信号，并调整时钟信号的相位。
CN201510558134.XA 2014-12-05 2015-09-02 时钟和数据恢复电路以及使用其的系统 Active CN105680831B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140174449A KR20160069093A (ko) 2014-12-05 2014-12-05 클럭 데이터 리커버리 회로 및 이를 이용하는 시스템
KR10-2014-0174449 2014-12-05

Publications (2)

Publication Number Publication Date
CN105680831A true CN105680831A (zh) 2016-06-15
CN105680831B CN105680831B (zh) 2020-08-14

Family

ID=56095304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510558134.XA Active CN105680831B (zh) 2014-12-05 2015-09-02 时钟和数据恢复电路以及使用其的系统

Country Status (3)

Country Link
US (1) US9602272B2 (zh)
KR (1) KR20160069093A (zh)
CN (1) CN105680831B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417234A (zh) * 2017-02-09 2018-08-17 爱思开海力士有限公司 内部时钟发生电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040022339A1 (en) * 2002-03-27 2004-02-05 Takehiko Nakao Clock recovery circuit
US7003066B1 (en) * 2001-12-03 2006-02-21 Lattice Semiconductor Corporation Digital phase locked loop with phase selector having minimized number of phase interpolators
CN101501995A (zh) * 2006-07-28 2009-08-05 松下电器产业株式会社 相位比较器、相位比较装置以及时钟数据恢复系统
US20090232265A1 (en) * 2008-03-13 2009-09-17 Hitachi, Ltd. Clock data recovery circuit
CN102751984A (zh) * 2012-06-29 2012-10-24 无锡思泰迪半导体有限公司 一种高速时钟数据恢复系统实现方法及使用该方法的结构
US20130148704A1 (en) * 2010-08-03 2013-06-13 Panasonic Corporation Adaptive receiver system and adaptive transceiver system
CN103258561A (zh) * 2012-02-20 2013-08-21 爱思开海力士有限公司 半导体装置的数据输出定时控制电路
US20140185633A1 (en) * 2012-12-28 2014-07-03 Nvidia Corporation Flexible threshold counter for clock-and-data recovery
CN203708218U (zh) * 2014-01-07 2014-07-09 英特格灵芯片(天津)有限公司 时钟数据恢复电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8537955B1 (en) * 2010-09-28 2013-09-17 Agilent Technologies, Inc. System and method for compensating for loop filter delay
US8938043B2 (en) 2012-03-29 2015-01-20 Terasquare Co., Ltd. Adaptive optimum CDR bandwidth estimation by using a kalman gain extractor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7003066B1 (en) * 2001-12-03 2006-02-21 Lattice Semiconductor Corporation Digital phase locked loop with phase selector having minimized number of phase interpolators
US20040022339A1 (en) * 2002-03-27 2004-02-05 Takehiko Nakao Clock recovery circuit
CN101501995A (zh) * 2006-07-28 2009-08-05 松下电器产业株式会社 相位比较器、相位比较装置以及时钟数据恢复系统
US20090232265A1 (en) * 2008-03-13 2009-09-17 Hitachi, Ltd. Clock data recovery circuit
US20130148704A1 (en) * 2010-08-03 2013-06-13 Panasonic Corporation Adaptive receiver system and adaptive transceiver system
CN103258561A (zh) * 2012-02-20 2013-08-21 爱思开海力士有限公司 半导体装置的数据输出定时控制电路
CN102751984A (zh) * 2012-06-29 2012-10-24 无锡思泰迪半导体有限公司 一种高速时钟数据恢复系统实现方法及使用该方法的结构
US20140185633A1 (en) * 2012-12-28 2014-07-03 Nvidia Corporation Flexible threshold counter for clock-and-data recovery
CN203708218U (zh) * 2014-01-07 2014-07-09 英特格灵芯片(天津)有限公司 时钟数据恢复电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417234A (zh) * 2017-02-09 2018-08-17 爱思开海力士有限公司 内部时钟发生电路
CN108417234B (zh) * 2017-02-09 2021-12-31 爱思开海力士有限公司 内部时钟发生电路

Also Published As

Publication number Publication date
US20160164667A1 (en) 2016-06-09
US9602272B2 (en) 2017-03-21
CN105680831B (zh) 2020-08-14
KR20160069093A (ko) 2016-06-16

Similar Documents

Publication Publication Date Title
US10965290B2 (en) Phase rotation circuit for eye scope measurements
US9577815B1 (en) Clock data alignment system for vector signaling code communications link
US8116418B2 (en) Fast locking clock and data recovery
US8149980B2 (en) System and method for implementing a phase detector to support a data transmission procedure
US7683685B2 (en) System and method for implementing a digital phase-locked loop
US11509410B2 (en) Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
US7499511B2 (en) Clock recovery systems and methods for adjusting phase offset according to data frequency
EP2832031A1 (en) Clock recovery, receiver, and communication system for multiple channels
CN102684676B (zh) 序列连接接收器及其时钟重建方法
CN107148756B (zh) 信号发送/接收方法和装置
CN105680831A (zh) 时钟和数据恢复电路以及使用其的系统
KR101225314B1 (ko) 클럭 데이터 복원 장치 및 그 동작 방법
JP3719413B2 (ja) データ伝送システム及びそれに用いられるデータ送受信装置と、その方法
JP4387410B2 (ja) 周期符号化済信号用の受信機
US20160164666A1 (en) Clock and data recovery circuit and system using the same
US8811501B2 (en) Receiving apparatus, transmission and reception system, and restoration method
KR20140031768A (ko) 위상고정루프를 사용하는 직렬 링크
US8824591B2 (en) Digital radio frequency clocking methods
JP5791090B2 (ja) 位相制御装置及び位相制御方法
US20130259104A1 (en) Synchronous Mode Tracking of Multipath Signals
KR101082386B1 (ko) 임베디드 클록 및 데이터 복원 회로 및 그 방법
JP2015104126A (ja) インデックス化入出力符号通信
JP2015100017A (ja) 位相比較回路およびクロックデータリカバリ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant