CN109074146B - 用于通用串行总线（usb）系统的功率节省系统和方法 - Google Patents

Abstract

公开了用于通用串行总线(USB)系统的功率节省系统和方法。当USB物理层(PHY)进入U3低功率状态时，不仅正常元件被断电，而且USB PHY内与检测低频周期性信号(LFPS)唤醒信号相关联的电路也被断电。USB PHY仍然接收低速参考时钟信号，并且USB PHY内的中速时钟在低速参考时钟信号的每个周期被激活一次。中速时钟激活信号检测电路并采样用于LFPS的线路。如果没有检测到LFPS，则信号检测电路和中速时钟返回到低功率，直到低速参考时钟信号的下一个周期。如果检测到LFPS，则USB PHY返回到U0活跃功率状态。

Description

用于通用串行总线（USB）系统的功率节省系统和方法

优先权申请

本申请要求于2016年5月10日提交的题为“POWER SAVING SYSTEMS AND METHODSFOR UNIVERSAL SERIAL BUS(USB)SYSTEMS(用于通用串行总线(USB)系统的功率节省系统和方法)”的美国专利申请S/N. 15/150,586的优先权，该申请通过援引全部纳入于此。

背景

I.公开领域

本公开的技术一般涉及通用串行总线(USB)物理层(PHY)的低功率操作期间的功率节省技术。

II.背景技术

增加的功能性允许计算设备能用于在计算设备被引入商业市场时从未考虑过的许多环境中。除了增加的功能性之外，计算设备的类型已经激增。在最流行的计算设备中有电池供电的移动计算设备(诸如智能电话和平板)。随着移动计算设备的数量增加，设备执行多种功能的需求也越来越高，使得最初可能被设想为简单蜂窝电话的设备现在是完全多媒体电话和能够上网的娱乐设备。

如上所述，移动计算设备通常是电池供电的。功能性和此类功能的相应使用的增加导致对移动计算设备的电池的相应消耗。消费者显然发现耗尽电池而断电是不方便的，并且计算行业普遍推动通过引入更高效的电池与此同时寻找节省功率的方法来改善电池寿命。一种这样的功率节省技术是将未正被活跃使用的电路置于低功率或睡眠模式。

一种流行的实现设备到设备通信的标准是通用串行总线(USB)标准。 USB标准定义了三种低功率状态，其在非使用条件超过某些阈值时使越来越多的电路断电。具体地，U0状态被认为是一般活跃状态，而U1-U3反映低功率状态并且U3是最少功耗的。在处于这些低功率状态时，必要的和足够的电路必须保持活跃以检测唤醒事件以使电路返回至一般活跃的U0状态。虽然USB标准通过使用低功率状态提供了充足的功率节省机会，但是应当领会，为了改善电池寿命，在功耗方面的进一步改进总是受欢迎的。

公开概述

详细描述中所公开的各方面包括用于通用串行总线(USB)系统的功率节省系统和方法。在示例性方面，当USB物理层(PHY)进入U3低功率状态时，不仅正常元件被断电，而且USB PHY内与检测低频周期性信号(LFPS)唤醒信号相关联的电路(该电路有时被称为信号检测(或sigdet)电路)也被断电。 USB PHY仍然接收低速参考时钟信号，并且USB PHY内的中速时钟在低速参考时钟信号的每个周期被激活一次。中速时钟激活信号检测电路并采样用于 LFPS的线路。如果没有检测到LFPS，则信号检测电路和中速时钟返回到低功率，直到低速参考时钟信号的下一个周期。如果检测到LFPS，则USB PHY返回到U0活跃功率状态。在U3低功率状态期间，信号检测电路目前消耗USB PHY所用功率的一半以上。通过在U3低功率状态期间在低速参考时钟信号的周期的大部分时间里关断信号检测电路，实现了显著的功率节省。此外，通过在低速参考时钟信号的每个周期开启信号检测电路一次，该信号检测电路有足够的时间量来检测甚至最短的LFPS并且将与返回至U0活跃功率状态相关联的等待时间保持在可接受的低电平。

就此而言，在一个方面，公开了一种用于在U3功率状态期间降低USB PHY中的功耗的方法。该方法包括：在U3功率状态期间，在USB PHY处接收参考时钟信号。该方法还包括：在U3功率状态期间，在接收到参考时钟信号中的边沿时唤醒USB PHY中的中频时钟。唤醒所述中频时钟包括将所述中频时钟唤醒约4微秒。唤醒所述中频时钟包括允许所述中频时钟在所述约4微秒中的约2微秒里稳定下来。该方法还包括：在U3功率状态期间并且根据中频时钟的操作，唤醒信号检测电路。该方法还包括使用信号检测电路来检测线路上的LFPS。

在另一方面，公开了一种USB PHY。USB PHY包括被配置成接收参考时钟信号的输入。USB PHY还包括配置成接收LFPS的线路输入。USB PHY 还包括中频时钟。USB PHY还包括被配置成检测线路输入上的LFPS的信号检测电路。USB PHY还包括控制系统。该控制系统被配置成：在U3低功率状态期间，在接收到参考时钟信号中的边沿时唤醒中频时钟。所述控制系统被配置成将所述中频时钟唤醒约4微秒。该控制系统还被配置成：在U3低功率状态期间并且基于接收到对中频时钟的唤醒，唤醒信号检测电路。该控制系统还被配置成从信号检测电路接收关于在线路输入上检测到 LFPS的指示。

在另一方面，公开了一种USB PHY。USB PHY包括用于接收参考时钟信号的装置。USB PHY还包括用于接收LFPS的装置。USB PHY还包括中频时钟。USB PHY还包括用于在该用于接收LFPS的装置上检测LFPS的装置。USB PHY还包括控制系统。该控制系统被配置成：在U3低功率状态期间，在接收到参考时钟信号中的边沿时唤醒中频时钟。该控制系统还被配置成：在U3低功率状态期间并且基于接收到对中频时钟的唤醒，唤醒用于检测LFPS 的装置。该控制系统还被配置成：从用于检测LFPS的装置接收关于在用于接收LFPS的装置上检测到LFPS的指示。

附图简述

图1是具有可纳入根据本公开的示例性功率节省技术的通用串行总线 (USB)连接器的示例性移动计算设备的立体视图；

图2是移动计算设备内与图1的USB连接器协同操作的电路的简化框图；

图3是与图1的USB连接器相关联的USB物理层(PHY)的简化框图；

图4是图3的USB PHY内的元件的简化框图，其解说了根据本公开的示例性功率节省技术；

图5是与本公开的示例性功率节省技术相关联的过程的流程图；

图6是解说与本公开的示例性功率节省技术相关联的附加步骤的第二流程图；以及

图7是可以包括图3的功率节省USB PHY的示例性基于处理器的系统的框图。

详细描述

现在参照附图，描述了本公开的若干示例性方面。措辞“示例性”在本文中用于表示“用作示例、实例、或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。

详细描述中所公开的各方面包括用于通用串行总线(USB)系统的功率节省系统和方法。在示例性方面，当USB物理层(PHY)进入U3低功率状态时，不仅正常元件被断电，而且USB PHY内与检测低频周期性信号 (LFPS)唤醒信号相关联的电路(该电路有时被称为信号检测(或sigdet) 电路)也被断电。USB PHY仍然接收低速参考时钟信号，并且USB PHY 内的中速时钟在低速参考时钟信号的每个周期被激活一次。中速时钟激活信号检测电路并采样用于LFPS的线路。如果没有检测到LFPS，则信号检测电路和中速时钟返回到低功率，直到低速参考时钟信号的下一个周期。如果检测到LFPS，则USB PHY返回至U0活跃功率状态。在U3低功率状态期间，信号检测电路目前消耗USB PHY所用功率的一半以上。通过在 U3低功率状态期间在低速参考时钟信号的周期的大部分时间里关断信号检测电路，实现了显著的功率节省。此外，通过在低速参考时钟信号的每个周期开启信号检测电路一次，该信号检测电路有足够的时间量来检测甚至最短的LFPS并且将与返回至U0活跃功率状态相关联的等待时间保持在可接受的低电平。

就此而言，图1是示例性移动计算设备100的立体视图。移动计算设备100可以是蜂窝电话、智能电话、平板、膝上型计算机、或诸如此类。如所解说的，移动计算设备100是具有外壳102的智能电话，外壳102具有触摸屏显示器104和命令按钮106，它们形成移动计算设备100的用户接口。虽然未具体解说，但应当领会，移动计算设备100可包括一个或多个扬声器和一个或多个话筒作为用户接口的一部分。除了用户接口之外，外壳102可以支撑USB插槽108。在示例性方面，USB插槽108可以是配置成支持USB 3.0或USB 3.1的micro-A或micro-B插槽。如其他地方所提及的，移动计算设备100可以在活跃功率模式和睡眠或低功率模式下操作。此外，即使移动计算设备100的部分是活跃的，其他部分也可以基于操作需求和使用而被置于睡眠或低功率模式。在本公开的示例性方面，与USB 插槽108相关联的USB PHY可以被置于多个低功率模式之一中。

具体地，USB标准将U0定义为活跃功率状态并且将U1-U3定义为低功率状态，其中在USB PHY从U1转变到U3时，增加数量的元件不被供电。在常规系统中，当USB PHY处于U3状态时，USB PHY维持对检测 USB总线的超高速通道上的低频周期性信号(LFPS)的信号检测电路供电。当信号检测电路检测到LFPS时，信号检测电路唤醒USB PHY并发起使 USB PHY返回至U0活跃状态的过程。在U3状态的上下文中，信号检测电路消耗相对大量的功率。在某些情况下，U3状态中消耗的功率的一半以上是由信号检测电路所消耗的。本公开的示例性方面允许信号检测电路在 USB PHY在U3状态下花费的大部分时间被减电。此外，USB PHY内部的中频时钟也可以被减电，从而提供进一步的功率节省。这些元件由低频时钟信号选择性地激活，并允许对超高速线路进行采样以检测LFPS。如果没有检测到LFPS，则两个元件都返回至减电状态，直到下一个采样实例。因此，可以实现显著的功率节省。

就此而言，图2解说了图1的移动计算设备100内的元件的简化框图。具体地，图2解说了具有位于其上的集成电路(IC)以及USB插槽108的电路板200。USB插槽108被耦合至片上系统(SoC)202，SoC 202进而耦合至功率管理IC(PMIC)204。PMIC 204包括生成低频时钟信号208的晶体振荡器206，低频时钟信号208被提供给SoC 202。在示例性方面，低频时钟信号208是32千赫兹(32kHz)的时钟信号。在一些替代方面，PMIC 204可被纳入到SoC 202中。

继续参考图2，SoC 202可以包括控制系统210和USB PHY 212。在示例性方面，控制系统210控制USB PHY 212，并且可以被称为USB PHY 控制器或MAC控制器。控制系统210可以根据需要或期望通过片上系统网络(SNoC)(未解说)或其他连接来耦合至USB PHY 212。此外，应当领会，低频时钟信号208可以被传递到控制系统210或USB PHY 212、或这两者。应当领会，由于晶体振荡器206在USB PHY 212的外部，因此低频时钟信号208有时可以被称为外部时钟信号。此外，USB PHY 212的功率状态改变不影响晶体振荡器206，因此，即使当USBPHY 212已经转变到低功率状态(诸如U1-U3)时，低频时钟信号208也是可用的。

深入研究更多细节，图3解说了图2的USB PHY 212。USB PHY 212 可以包括接收低频时钟信号208的时钟输入300。时钟输入300有时被称为用于接收时钟信号的装置。低频时钟信号208从时钟输入300共享到控制系统302和锁频环(FLL)304。控制系统302双向通信地连接到FLL 304 和信号检测(有时称为sigdet)电路306。具体地，控制系统302将FLL使能信号(有时标记为fll_en)308传递给FLL 304。FLL使能信号308启用 FLL 304，从而将FLL 304从睡眠或低功率模式中唤醒。控制系统302从 FLL 304接收FLL时钟信号(有时标记为fll_clk)310。控制系统302还将接收电路使能信号(有时标记为rx_sigdet_en)312传递到信号检测电路306，并接收一接收信号检出信号(有时标记为rx_sigdet)314。信号检测电路306有时被称为用于检测LFPS的装置。信号检测电路306耦合至线路输入316，该线路输入316被配置成从差分线路318接收超高速(SuperSpeed)信号(诸如差分超高速信号)。线路输入316有时被称为用于接收LFPS的装置。应当领会，USB标准定义了USB PHY 212将接收LFPS的方式。具体地，在差分线路318上提供LFPS。FLL 304可以生成时钟信号。如本文中所使用的，来自FLL 304的该时钟信号是中频时钟信号。在此情形中是“中频”是因为信号约为10到20兆赫兹(10-20MHz)，其高于低频时钟信号208 的32kHz，但是远低于USB 3.0超高速数据的5千兆赫兹(5GHz)。

图4解说了图3的控制系统302。具体地，控制系统302包括低频时钟计时部分400、FLL计时部分402和采样逻辑404。低频时钟计时部分400 接收低频时钟信号208并选择性地输出开启FLL 304的FLL使能信号308。 FLL计时部分402从FLL 304接收FLL时钟信号310并输出接收电路使能信号312，其开启信号检测电路306。另外，FLL计时部分402从控制寄存器(未解说)接收定时器控制信号406。采样逻辑404还接收FLL时钟信号310，其与来自信号检测电路306的接收信号检出信号314一起由有限状态机(FSM)408用于确定是否向USB PHY控制器210输出LFPS检测信号(有时被标记为LFPS_DET)410。然后，USB PHY控制器210控制从U3的唤醒。

在上述硬件的背景下，图5解说了根据本公开的示例性方面的过程500 的流程图。过程500开始(框502)并询问信号检测电路306是否被禁用(框 504)。如果框504的答案为否，则过程500循环直到在框504处生成肯定答案。一旦框504的答案为是，则过程500等待直到信号检测电路306被启用(框506和框508)。下文参考过程600和图6更详细地研究启用信号检测电路306的过程。然后，过程500等待信号检测启动定时器(在图4 中解说但未标记)完成(框510)。过程500查询信号检测启动定时器是否完成(框512)，并且一旦框512的答案为是，则采样逻辑404对来自信号检测电路306的接收信号检出信号314进行采样(框514)。当信号检测电路306是活跃的(框516)并且感测到活动时(即，在线路输入316处存在LFPS)，过程500查询采样定时器是否完成(框518)。如果对于整个采样定时器存在LFPS，则确定LFPS是有效的。即，一旦采样定时器完成，过程500就输出LFPS中断(IRQ)(框520)，并且过程500结束(框522)。然而，如果信号检测电路306在采样定时器仍在计数时曾经感测到无活动 (来自框516的否分支)，则LFPS被终止或无效，并且过程500在开头处重新开始。

图6中解说的过程600提供关于进入和离开U3功率状态以及如何检测 LFPS的附加细节。就此而言，过程600始于USB PHY 212根据USB标准进入U3功率状态(框602)。在进入U3功率状态时，USB PHY 212使许多元件减电，并且具体地，关断信号检测电路306(框604)并关断FLL 304 (框606)。然而，USB PHY 212仍然从晶体振荡器206接收低频时钟信号208(框608)。在低频时钟信号208的边沿(上升沿或下降沿)，控制系统302用FLL使能信号308唤醒FLL 304(框610)。FLL 304的输出被传递回控制系统302，控制系统302用接收电路使能信号312唤醒信号检测电路306(框612)。在示例性方面，信号检测电路306需要约2微秒才能稳定下来。相应地，过程600允许信号检测电路306稳定下来(框614)。然后，信号检测电路306在采样时间里对超高速输入进行采样(框616)。在示例性方面，该采样时间是1微秒。如果在框618处未在采样时间的整个历时内检测到LFPS，则过程600通过返回到框604来关断FLL 304和信号检测电路306。然而，如果在框618处在采样时间的整个历时内检测到 LFPS，则信号检测电路306生成LFPS检测信号410(框620)，并且USB PHY控制器210使USB PHY 212进入U0活跃状态(框622)。

应当领会，LFPS由USB标准定义为历时在80微秒到10毫秒之间。如果低频时钟信号208是32kHz，则意味着信号检测电路306应该在任何 80微秒周期中苏醒并采样至少两次。该采样频率提供了冗余检查以检测 LFPS，即使LFPS处于最短周期亦然。相应地，该布置提供了以可接受的等待时间检测LFPS的高概率。另外，通过在大多数时间使信号检测电路306和FLL 304减电，实现了显著的功率节省。

根据本文公开的各方面的功率节省系统和方法可以设在或集成到包括 USB PHY的任何基于处理器的设备中。不作为限定的示例包括：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、智能电话、平板设备、平板手机、服务器、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、便携式数字视频播放器、以及汽车。

就此而言，图7解说了可以采用图2中所解说的USB PHY 212的基于处理器的系统700的示例。在该示例中，基于处理器的系统700包括一个或多个中央处理单元(CPU)702，每个中央处理单元包括一个或多个处理器704。(诸) CPU 702可以具有耦合至(诸)处理器704以用于对临时存储的数据进行快速访问的高速缓存存储器706。(诸)CPU 702被耦合至系统总线708，且可交互耦合被包括在基于处理器的系统700中的主设备和从设备。如众所周知的， (诸)CPU 702通过在系统总线708上交换地址、控制、以及数据信息来与这些其他设备通信。例如，(诸)CPU 702可以向作为从设备的示例的存储器控制器710传达总线事务请求。尽管未在图7中解说，但可提供多个系统总线708，其中每个系统总线708构成不同的织构。

其他主设备和从设备可被连接到系统总线708。如在图7中所解说的，作为示例，这些设备可以包括存储器系统712、一个或多个输入设备714、一个或多个输出设备716、一个或多个网络接口设备718、以及一个或多个显示器控制器720。(诸)输入设备714可以包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。(诸)输出设备716可以包括任何类型的输出设备，包括但不限于音频、视频、其他视觉指示器等。(诸)网络接口设备718可以是被配置成允许往来于网络722的数据交换的任何设备。网络722可以是任何类型的网络，包括但不限于有线或无线网络、私有或公共网络、局域网(LAN)、无线局域网(WLAN)、广域网(WAN)、蓝牙^TM网络、以及因特网。(诸)网络接口设备718可以被配置成支持所期望的任何类型的通信协议。存储器系统712可包括一个或多个存储器单元724(0-N)。

(诸)CPU 702还可被配置成在系统总线708上访问(诸)显示器控制器 720以控制发送给一个或多个显示器726的信息。(诸)显示器控制器720经由一个或多个视频处理器728向(诸)显示器726发送要显示的信息，该视频处理器728将要显示的信息处理成适用于(诸)显示器726的格式。(诸)显示器726可包括任何类型的显示器，包括但不限于阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器、发光二极管(LED)显示器等。

本领域技术人员将进一步领会，结合本文所公开的各方面描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其他处理设备执行的指令、或这两者的组合。作为示例，本文所描述的主设备和从设备可用在任何电路、硬件组件、IC、或IC 芯片中。本文中所公开的存储器可以是任何类型和大小的存储器，且可配置成存储所需的任何类型的信息。为清楚地解说这种可互换性，各种解说性组件、框、模块、电路和步骤在上文已经以其功能性的形式一般性地作了描述。此类功能性如何被实现取决于具体应用、设计选择、和/或加诸于整体系统上的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。

结合本文中所公开的各方面描述的各种解说性逻辑块、模块、以及电路可用设计成执行本文中描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。处理器可以是微处理器，但在替换方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合(例如DSP与微处理器的组合、多个微处理器、与DSP核协作的一个或多个微处理器、或任何其他此类配置)。

本文所公开的各方面可被体现为硬件和存储在硬件中的指令，并且可驻留在例如随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM (EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、 CD-ROM、或本领域中所知的任何其它形式的计算机可读介质中。示例性存储介质被耦合到处理器，以使得处理器能从/向该存储介质读取信息和写入信息。替换地，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在远程站中。在替换方案中，处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。

还注意到，本文任何示例性方面中描述的操作步骤是为了提供示例和讨论而被描述的。所描述的操作可按除了所解说的顺序之外的众多不同顺序来执行。此外，在单个操作步骤中描述的操作实际上可在数个不同步骤中执行。另外，示例性方面中讨论的一个或多个操作步骤可被组合。应理解，如对本领域技术人员显而易见地，在流程图中解说的操作步骤可进行众多不同的修改。本领域技术人员还将理解，可使用各种不同技术和技艺中的任何一种来表示信息和信号。例如，贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。

提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖特征一致的最广义的范围。

Claims (21)

1.一种用于在U3功率状态期间降低通用串行总线物理层中的功耗的方法，其中在进入所述U3功率状态时信号检测电路被关断并且中频时钟被置于低功率状态，所述方法包括：

在U3功率状态期间，在通用串行总线物理层处接收参考时钟信号；

在所述U3功率状态期间，在接收到所述参考时钟信号中的边沿时唤醒所述通用串行总线物理层中的中频时钟；

在所述U3功率状态期间并且基于接收到所述中频时钟的时钟信号，唤醒信号检测电路；以及

使用所述信号检测电路来检测线路上的低频周期性信号。

2.如权利要求1所述的方法，其特征在于，接收所述参考时钟信号包括接收32千赫兹(32kHz)的参考时钟信号。

3.如权利要求1所述的方法，其特征在于，接收所述参考时钟信号包括从具有晶体振荡器的功率管理集成电路(PMIC)接收所述参考时钟信号。

4.如权利要求1所述的方法，其特征在于，进一步包括进入所述U3功率状态。

5.如权利要求1所述的方法，其特征在于，唤醒所述中频时钟包括唤醒锁频环(FLL)时钟源。

6.如权利要求1所述的方法，其特征在于，在接收到所述参考时钟信号中的边沿时唤醒所述通用串行总线物理层中的所述中频时钟包括在上升沿唤醒所述中频时钟。

7.如权利要求1所述的方法，其特征在于，在接收到所述参考时钟信号中的边沿时唤醒所述通用串行总线物理层中的所述中频时钟包括在下降沿唤醒所述中频时钟。

8.如权利要求1所述的方法，其特征在于，进一步包括：在检测到所述低频周期性信号时，将所述通用串行总线物理层唤醒到U0活跃功率状态。

9.如权利要求8所述的方法，其特征在于，将所述通用串行总线物理层唤醒到所述U0活跃功率状态包括在所述通用串行总线物理层内的控制系统处生成中断并将所述中断传递到通用串行总线物理层控制器。

10.如权利要求1所述的方法，其特征在于，唤醒所述中频时钟包括将所述中频时钟唤醒4微秒。

11.如权利要求10所述的方法，其特征在于，检测所述线路上的低频周期性信号包括对所述线路进行采样1微秒。

12.如权利要求10所述的方法，其特征在于，唤醒所述中频时钟包括允许所述中频时钟在所述4微秒中的2微秒里稳定下来。

13.一种通用串行总线物理层，包括：

输入，其被配置成接收参考时钟信号；

线路输入，其被配置成接收低频周期性信号；

中频时钟；

信号检测电路，其被配置成检测所述线路输入上的低频周期性信号；以及

控制系统，其被配置成：

在进入U3功率状态时关断所述信号检测电路并且将所述中频时钟置于低功率状态；

在U3低功率状态期间，在接收到所述参考时钟信号中的边沿时唤醒所述中频时钟；

在所述U3低功率状态期间并且基于接收到所述中频时钟的时钟信号，唤醒所述信号检测电路；

从所述信号检测电路接收关于在所述线路输入上检测到所述低频周期性信号的指示。

14.如权利要求13所述的通用串行总线物理层，其特征在于，所述中频时钟包括锁频环(FLL)时钟源。

15.如权利要求13所述的通用串行总线物理层，其特征在于，所述参考时钟信号包括32千赫兹(32kHz)时钟信号。

16.如权利要求13所述的通用串行总线物理层，其特征在于，所述控制系统进一步被配置成：在检测到所述低频周期性信号时，输出指示通用串行总线物理层控制器将所述通用串行总线物理层唤醒到U0活跃功率状态的中断。

17.如权利要求13所述的通用串行总线物理层，其特征在于，所述控制系统被配置成将所述中频时钟唤醒4微秒。

18.如权利要求17所述的通用串行总线物理层，其特征在于，所述信号检测电路被配置成在唤醒之后对用于所述低频周期性信号的线路输入进行采样1微秒。

19.如权利要求13所述的通用串行总线物理层，其特征在于，所述通用串行总线物理层被集成在集成电路(IC)中。

20.如权利要求13所述的通用串行总线物理层，其特征在于，所述通用串行总线物理层被集成在选自下组的设备中：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；移动电话；蜂窝电话；智能电话；平板设备；平板手机；服务器；计算机；便携式计算机；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视机；调谐器；无线电；卫星无线电；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频碟(DVD)播放器；便携式数字视频播放器；以及汽车。

21.一种通用串行总线物理层，包括：

用于接收参考时钟信号的装置；

用于接收低频周期性信号的装置；

中频时钟；

用于在所述用于接收低频周期性信号的装置上检测低频周期性信号的装置；以及

控制系统，其被配置成：

在进入U3功率状态时关断所述用于检测低频周期性信号的装置并且将所述中频时钟置于低功率状态；

在U3低功率状态期间，在接收到所述参考时钟信号中的边沿时唤醒所述中频时钟；

在所述U3低功率状态期间并且基于接收到所述中频时钟的时钟信号，唤醒所述用于检测低频周期性信号的装置；

从所述用于检测低频周期性信号的装置接收关于在所述用于接收低频周期性信号的装置上检测到所述低频周期性信号的指示。

Images