CN104781754A

CN104781754A - 通信端口中的空闲功率的减小

Info

Publication number: CN104781754A
Application number: CN201380060338.XA
Authority: CN
Inventors: 陈惠珉; K.H.陈; 彭坚良; K.R.瓦迪贝卢
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2012-12-19
Filing date: 2013-12-11
Publication date: 2015-07-15
Also published as: US9811145B2; EP2936273A4; EP2936273A1; TWI507865B; CN110502463A; WO2014099533A1; TW201428480A; US20140173166A1

Abstract

本文描述用于减少端口的空闲功率消耗的技术。一个示例方法包含使用放置在下游端口中的下拉电阻器来确定装置存在。方法也包含启动下游端口与上游装置之间的链路的低功率状态。方法也包含响应于启动低功率状态来禁用下拉电阻器。

Description

通信端口中的空闲功率的减小

背景技术

USB是设计来标准化用于通信并且供应电力的计算机装置之间的接口的行业协议。USB2协议在几乎每个计算装置中享有广泛采用，并且利用完善的知识产权（IP）组合和标准化的软件基础结构在技术发展方面受到巨大的支持。

USB2规范使用3.3伏特模拟信令用于两个USB2端口之间的通信。这可以导致相对高水平的功耗，甚至在链路空闲状态期间。其结果是，USB2可能不适合于在I/O功耗上制定严格规范的装置，例如，移动平台。

附图说明

图1是在通用串行总线（USB）接口与USB装置之间传递数据的计算系统的示例的框图。

图2是配置为在链路的低功率状态期间消除链路的空闲功耗的USB物理层的框图。

图3是操作如图2中示出的PHY的方法的过程流程图。

图4是配置为周期性地执行装置存在检测的USB物理层的框图。

图5是操作PHY（例如，图4中示出的PHY）的方法的过程流程图。

具体实施方式

本文描述的实施例涉及用于在通信接口（例如，USB、USB2和USB3，等等）的低功率链路状态期间减少空闲功耗的技术。例如，USB2接口使用一组无源的上拉和下拉电阻器来确定装置存在。因此，当链路空闲时，USB2链路维持恒定直流（DC）路径（由装置无源的上拉和主机无源的下拉形成）。由主机读取导线电压来确定装置的连接状态。由于上拉和下拉电阻器，当链路处于低功率状态时（例如，L1或暂停），标准USB2消耗近似600 μW或1 mW的功率。

本公开描述在USB2的情况下，当链路处于低功率状态（例如，L1或暂停）时用于减少或消除通信链路的功耗的技术。可通过在链路的低功率状态期间禁用放置在主机端口中的下拉电阻器来减少空闲功率的消耗。在一些实施例中，新的装置存在检测过程可用于在低功率状态期间检测装置断开，引起在空闲模式时的非常低的功耗。

图1是在通用串行总线（USB）接口与USB装置之间传递数据的计算系统的示例的框图。例如，计算系统100可以是移动电话、膝上计算机、台式计算机或平板计算机，等等。计算系统100可包含配置为执行存储的指令的处理器102，以及存储可由处理器102执行的指令的存储器装置104。处理器102可以是单核处理器、多核处理器、计算群集或任何数量的其它配置。存储器装置104可以包含随机存取存储器（例如，SRAM、DRAM、零电容器RAM、SONOS、eDRAM、EDO RAM、DDR RAM、RRAM、PRAM等）、只读存储器（例如，掩模ROM、PROM、EPROM、EEPROM等）、闪速存储器或任何其它合适的存储器系统。

处理器102可通过系统总线106（例如，PCI、ISA、PCI-Express、HyperTransport®、NuBus等）连接到适用于将计算系统100连接到一个或多个I/O装置110的输入/输出（I/O）装置接口108。例如，I/O装置110可包含键盘和指点装置，其中指点装置可包含触摸板或触摸屏，等等。I/O装置110可以是计算系统100的内置部件，或可以是外部连接到计算系统100的装置。

处理器102还可通过系统总线106连接到适用于将计算系统100连接到显示装置114的显示接口112。显示装置114可包含是计算系统100的内置部件的显示屏幕。显示装置114还可包含外部连接到计算系统100的计算机监视器、电视或投影仪，等等。

网络接口卡（NIC）116可适用于通过系统总线106将计算系统100连接网络（未描绘）。网络（未描绘）可以是广域网（WAN）、局域网（LAN）或因特网，等等。

USB主机端口118可适用于通过系统总线106连接到计算系统100。USB主机端口可以是任何合适的USB协议端口，例如，包含USB2和USB3。USB主机端口118可与USB装置通信，包含外部USB装置120和嵌入式USB装置122。如本文所使用的，术语“外部USB装置”指通过使外部USB装置120能物理上被断开的连接器而耦合到USB主机端口118的USB装置。术语“嵌入式USB装置”指连接到与USB主机端口118相同的电路板并且通过芯片间通信链路与USB主机端口118通信的USB装置，其中主机知道装置存在。此外，USB主机端口118可在本文被称作为下游端口并且USB装置120或122可被称作上游装置，它可包含上游端口。如关于图2-图5以下另外解释的，当USB主机端口118与USB装置120或122之间的链路处于低功率状态时，USB主机端口118配置为减少或基本上消除USB主机端口118中的功耗。

要理解，图1的框图不旨在指示计算系统100将包含图1中示出的所有部件。而是，计算系统100可以包含更少的或未在图1中图示的附加的部件（例如，附加的USB端口、附加的网络接口等）。此外，虽然关于USB协议来描述本技术的实施例，但是将意识到，本文描述的技术还可用在其它合适的通信协议中。

图2是配置为在链路的低功率状态期间消除或减少链路的空闲功耗的USB物理层的框图。在实施例中，HS、FS以及LS数据率对应于由USB2协议规定的数据率。例如，在LS操作期间，USB物理层200（本文也被称作为PHY 200）可提供近似1.5 Mbit/s的数据率；在FS操作期间，PHY可提供近似12 Mbit/s数据率的数据率；并且在HS操作期间，PHY可提供近似480 Mbit/s的数据率。USB PHY 200可以包含低速/全速（LS/FS）传送器202和接收器204以及高速（HS）传送器206和接收器208。传送器202和206以及接收器204和208在通信上耦合到差分信号线210，它们包含D+ 212和D- 214。配置PHY 200使得HS传送器206和接收器208或LS/FS传送器202和接收器204根据连接到PHY 200的上游装置的数据率能力来控制信号线210。

PHY 200还可包含静噪检测器216、HS断开检测器218以及单端零（SE0）检测器220。静噪检测器216配置为检测线路活动。HS断开检测器218是模拟包络检测器，用于当在HS处操作并且链路在L0中时检测装置断开。

PHY 200受控于链路层222，链路层222通过在链路层22与PHY 200的各种元件之间耦合的各种数据和控制线来控制PHY 200。例如，如图2所示，启用信号224和226分别用于选择性地启用LS/FS传送器202或HS传送器206。驱动器输入228耦合到HS传送器206以便驱动HS传送器206来将数据和/或控制信号输出到信号线路210。接收器输出230耦合到HS接收器208以便接收经由信号线路210传送到PHY 200的数据。当检测到HS数据分组的开始时，静噪检测器216启用HS接收器208。接收器输出232耦合到LS/FS接收器204以便接收经由信号线路210传送到PHY 200的数据。驱动器输入234耦合到LS/FS传送器202以便驱动LS/FS传送器来将数据和/或控制信号输出到信号线路210。

PHY 200也包含用于检测装置存在的一对下拉电阻器206。确定装置存在涉及确定装置是否通过信号线210而物理和电连接到PHY 200。下拉电阻器206可以是近似15 K欧姆的电阻器，例如。下拉电阻器206可结合连接到电压源的上游装置（未示出）的上游端口中的上拉电阻器来操作。例如，上游端口的上拉电阻器可以是耦合到近似3.3伏特的电压源的近似1.5 K欧姆的电阻器。当上游装置通过信号线210耦合到PHY 200时，在上游装置的上拉电阻器与下拉电阻器206之一之间创建DC路径。DC路径可消耗近似600uW的功率。如果上游装置从VBus得到3.3伏特，则空闲功率可以近似l mW。DC路径创建有别于当未连接上游装置的情况的逻辑‘1’。如果上游装置被断开，则此DC路径不再存在，并且下拉电阻器206将把信号线210接地来代表逻辑‘0’，因此允许下游端口以后检测上游装置是否已连接。当链路被发送到低功率状态时（例如，在USB的情况下的L1或暂停），下拉电阻器206将继续消耗空闲功率，只要在上游装置与下游装置之间有DC路径。本公开提供用于消除或减少此空闲功率的技术。

在一些实施例中，每个下拉电阻器206耦合到开关238，开关238配置为在选择的时间处禁用下拉电阻器。每个开关238可串联地耦合在下拉电阻器206与其相应信号线212或214之间。每个开关238可受控于来自链路层222的输入240。如果链路进入低功率状态（例如，L1或暂停），则链路层将打开开关的控制信号发送到开关238，因此消除下拉电阻器206与上游装置的上拉电阻器之间的DC路径。

在一些实施例中，在低功率状态期间可关闭上游装置来节省功率。然而，如果关闭上游装置，在发生同步事件（应该使上游装置恢复操作）的情况下，装置可不再能够远程唤醒。因此，如果关闭上游装置，则边带信令可用于唤醒上游装置。通过禁用下拉电阻器206，在链路的低功率状态期间，上游装置可以保持被供电同时仍然允许空闲功率的减小或消除。以此方式，可以消除边带信号同时仍然改进链路的能量效率。

在一些实施例中，基本上链路处于低功率状态的整个时间都禁用下拉电阻器206。例如，如果上游装置是嵌入式装置，则机械断开不再是可能的。因此，当在L1或暂停状态中时，可以禁用下拉电阻器而不需要持续地监测装置连接性。因此，可以有效地消除DC路径，在低功率链路状态期间节省600 uW或l mW的空闲功率。

图3是操作PHY（例如，在图2中示出的PHY）的方法的过程流程图。在一些实施例中，对于耦合到嵌入式上游装置的PHY实现方法300。为清楚起见，关于在图2中示出的PHY 200来描述方法。然而，将意识到，方法300可实现在各种类型的端口中。例如，可由包含在图2的链路层222和PHY 200中的逻辑来实现方法300。逻辑实现在例如配置为执行存储在非暂时性、计算机可读介质中的指令的逻辑电路或一个或多个处理器的硬件中。

方法300可在框302处开始，其中例如由图2的链路层222启动链路的低功率状态。例如，低功率状态可以是L1状态或暂停状态。

在框304处，可禁用下游端口的下拉电阻器206。例如，可以由链路层222将控制信号发送到开关238来禁用下拉电阻器，从而消除装置的下游下拉电阻器与上游上拉电阻器之间的DC路径。在低功率状态的整个持续时间内，可保持禁用下拉电阻器206。

在框306处，主机从低功率状态恢复链路。在框308处，可启用下拉电阻器206。在一些实施例中，嵌入式上游装置可配置为电断开。在启用下拉电阻器206之后，可以确定装置存在。换句话说，使用下拉电阻器206可以确定嵌入式装置电连接还是电断开。例如，当它启用下拉电阻器以及在SE0检测器220中的观察的SE0时，链路层222可宣布装置断开。

图4是配置为周期性地执行装置存在检测的USB物理层的框图。在一些实施例中，物理层（PHY）400耦合到通过连接器而机械可连接的上游装置。PHY 400可基本上类似于图2的PHY 200，除了PHY 400配置为允许装置存在的周期性监测之外。可在链路的低功率状态（例如，L1或暂停）期间执行装置存在的周期性监测。

如以上关于PHY 200所描述的，PHY 400包含一对下拉电阻器206，其结合上游装置（未示出）的上游端口中的上拉电阻器之一操作以检测装置存在。每个下拉电阻器206可耦合到开关238，开关238配置为在选择的时间处禁用下拉电阻器206。如果链路进入低功率状态（例如，L1或暂停），则链路层将打开开关的控制信号发送到开关238，从而消除在上游装置的上拉电阻器与下拉电阻器206之间的DC路径。当在低功率状态中时，链路层222可通过短时间内周期性地重新启用下拉电阻器206来周期性地监测装置存在。当启用下拉电阻器206时，链路层可确定是否已经断开上游装置。

为了执行装置存在的周期性监测，PHY 400可包含定时器402。定时器可接收来自链路层222的一个或多个输入，其包含指示进入低功率状态的控制信号404和指示从低功率状态恢复的控制信号406。定时器402的输出可以耦合到开关238以便控制下拉电阻器206的禁用。在一些实施例中，定时器402是非常低功率的模拟定时器或数字计数器。例如，定时器402的功耗可以是在几十微瓦的级别。

当链路进入低功率状态时，可以由链路层222起动定时器402。当起动定时器402时，定时器402禁用下拉电阻器206。当定时器402运行时，禁用下拉电阻器206并且总体链路功率等于由定时器402消耗的功率。当定时器402期满时，下游端口通过启用下拉电阻器206来执行装置存在检测，从而创建在短时间内（例如，几微秒）消耗例如600微瓦或1毫瓦的DC路径。如果装置仍然存在，则下游端口将禁用其下拉电阻器206并且再次重新起动定时器402。可根据任何合适的时间段来周期性地执行装置存在检测。例如，可近似每100微秒到几毫秒来周期性地启用下拉电阻器206。

如果断开装置，则保持启用下拉电阻器206但是不消耗功率。如果主机在定时器期满之前恢复，则下游端口可以在恢复的开始处执行装置连接性检测。例如，链路层222可以终止定时器402的运行并且通过控制信号406重新启用下拉电阻器206。根据上述过程，在低功率状态期间由链路消耗的平均空闲功率实际上接近定时器功率，它可以是几十微瓦。

图5是操作PHY（例如，在图4中示出的PHY）的方法的过程流程图。在一些实施例中，对于耦合到可以被机械地解耦合的外部上游装置的PHY实现方法500。为清楚起见，关于图4中示出的PHY 400来描述方法500。然而，将意识到，方法500可实现在各种类型的端口中。可由例如包含在图4的链路层222和PHY 400中的逻辑来实现方法500。逻辑实现在例如配置为执行存储在非暂时性、计算机可读介质中的指令的逻辑电路或一个或多个处理器的硬件中。

方法500可在框502处开始，其中由例如图4的链路层222启动链路的低功率状态。例如，低功率状态可以是L1状态或暂停状态。

在框504处，可禁用下游端口的下拉电阻器206并且起动定时器402。例如，可以由链路层222将控制信号发送到定时器402来禁用下拉电阻器206，所述控制信号起动定时器402的运行并且使定时器402打开开关238，从而消除装置的下游下拉电阻器与上游上拉电阻器之间的DC路径。保持禁用下拉电阻器直到定时器期满。

在框506处，作出定时器402已期满的确定。在定时器402的期满处，执行装置存在检测。

在框508处，启用下拉电阻器206。一旦启用下拉电阻器206，则检查装置存在。例如，如果当禁用下拉电阻器时，SE0检测器检测SE0，它可宣布装置断开。

在框510处，如果装置存在，则过程流前进到框504，并且禁用下游端口的下拉电阻器206并且重新起动定时器402。如果在框510处装置不存在，则过程流前进到框512。

在框512处，由SE0检测器220指示装置断开的指示。此外，可以将下拉电阻器206维持在启用的状态中用于后续装置连接的检测。因为没有耦合到端口的外部装置，所以下拉电阻器206不形成与外部装置的下拉电阻器的DC路径。因此，当在断开的状态中时，下拉电阻器不消耗功率。根据上述过程，在低功率状态期间下游端口的功耗近似等于定时器402的功耗。

要理解，本文描述的装置连接的实现和操作模式检测技术不只限于USB实现。在实施例中，上述的断开检测技术可以应用于使用上拉和或下拉电阻器来指示装置存在的任何输入/输出（I/O）标准。

虽然参考特定实现来描述一些实施例，但是根据一些实施例其它实现是可能的。此外，在图中图示的或本文描述的电路元件或其它特征的布置和次序不需要以图示以及描述的特定方式来布置。根据一些实施例，很多其它布置是可能的。

在图中示出的每个系统中，在一些情况下元件可每个具有相同的参考标号或不同的参考标号来暗示表示的元件可以是不同或类似的。然而，元件可足够灵活来具有不同的实现并且与本文示出或描述的系统的一些或所有一起工作。在图中示出的各种元件可以是相同或不同的。哪一个被称作第一元件以及哪一个被称作第二元件是任意的。

实施例是本发明的实现或示例。在说明书中对 “实施例”、“一个实施例”、“一些实施例”或“其它实施例”的参考意味着结合实施例描述的特定特征、结构或特性包含在本发明的至少一些实施例中，但是不一定在所有实施例中。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定都参考相同的实施例。

不是本文描述并且图示的所有部件、特征、结构、特性等都需要包含在特定实施例中或实施例中。例如如果说明书陈述“可”、“可能”、“可以”“能”包含部件、特征、结构或特性，不要求包含那个特定部件、特征、结构或特性。如果说明书或权利要求提及“一”元件，那不意味着只有一个元件。如果说明书或权利要求提及“附加的”元件，它不排除有多于一个附加的元件。

虽然本文可使用流程图或状态图来描述实施例，但是本发明不限于那些图或本文对应的描述。例如，流不需要通过每个图示的框或状态或以与本文图示并且描述的完全相同的次序来移动。

本发明不限于本文列出的特定细节。实际上，具有本公开的受益的本领域技术人员将意识到：可在本发明的范围内作出来自上文的描述和图的许多其它变化。因此，是由包含任何对其的修改的随附权利要求来定义本发明的范围。

Claims

1. 一种电子装置，包括：

下游端口，包括物理层来经由链路将数据发送并且接收到上游装置，所述物理层包括：

下拉电阻器，用于确定所述上游装置的存在；以及

开关，耦合到所述下拉电阻器，响应于所述下游端口启动所述下游端口与所述上游装置之间的所述链路的低功率状态，所述开关禁用所述下拉电阻器。

2. 如权利要求1所述的电子装置，其中当从所述低功率状态恢复时，所述下游端口将启用所述下拉电阻器并且确定装置存在。

3. 如权利要求1所述的电子装置，其中所述物理层包括定时器，当进入所述低功率状态时，所述下游端口起动所述定时器，并且在所述定时器的期满处，使所述下拉电阻器能确定所述上游装置是否已断开。

4. 如权利要求3所述的电子装置，包括，如果所述上游装置被连接，则重新起动所述定时器并且禁用所述下拉电阻器。

5. 如权利要求1所述的电子装置，其中所述下游端口是通用串行总线（USB）端口。

6. 如权利要求3所述的电子装置，其中所述上游装置由连接器耦合到所述下游端口并且在所述低功率状态期间，所述下游端口的功耗近似等于所述定时器的功耗。

7. 如权利要求1所述的电子装置，其中所述上游装置是嵌入式装置，并且在所述低功率状态期间，所述嵌入式装置保持被供电并且所述下游端口在所述下游端口与所述嵌入式装置之间的接口处不消耗功率。

8. 如权利要求1所述的电子装置，其中所述低功率状态是USB L1或暂停状态。

9. 一种通用串行总线（USB）端口，包括：

下拉电阻器，用于确定装置是否耦合到所述USB端口；以及

开关，耦合到所述下拉电阻器，响应于所述USB端口启动所述USB端口与所述装置之间的链路的低功率状态，所述开关禁用所述下拉电阻器。

10. 如权利要求9所述的USB端口，其中当从所述低功率状态恢复时，所述USB端口将启用所述下拉电阻器并且确定装置存在。

11. 如权利要求9所述的USB端口，其中所述物理层包括定时器，当进入所述低功率状态时，所述USB端口起动所述定时器，并且在所述定时器的期满处，使所述下拉电阻器能确定所述装置是否已断开。

12. 如权利要求11所述的USB端口，包括，如果所述装置被连接，则重新起动所述定时器并且禁用所述下拉电阻器。

13. 如权利要求11所述的USB端口，其中所述装置由连接器耦合到所述USB端口并且在所述低功率状态期间，所述USB端口的功耗近似等于所述定时器的功耗。

14. 如权利要求9所述的USB端口，其中所述USB端口是USB 2端口。

15. 如权利要求9所述的USB端口，其中所述装置是嵌入式装置并且在所述低功率状态期间，所述嵌入式装置保持被供电并且所述USB端口在所述下游端口与所述嵌入式装置之间的接口处不消耗功率。

16. 一种计算装置，包括用于执行以下操作的逻辑：

使用放置在下游端口中的下拉电阻器来确定装置存在；

启动所述下游端口与上游装置之间的链路的低功率状态；

响应于启动所述低功率状态，禁用所述下拉电阻器。

17. 如权利要求16所述的计算装置，包括用于执行以下操作的逻辑：

从所述低功率状态恢复；以及

响应于从所述低功率状态恢复，启用所述下拉电阻器并且确定装置存在。

18. 如权利要求16所述的计算装置，包括用于执行以下操作的逻辑：

响应于启动所述低功率状态，起动定时器；以及

在所述定时器的期满处，启用所述下拉电阻器来确定所述装置是否已断开。

19. 如权利要求18所述的计算装置，包括用于执行以下操作的逻辑：

如果所述装置被连接，则重新起动所述定时器并且禁用所述下拉电阻器。

20. 如权利要求16所述的计算装置，其中所述链路是通用串行总线（USB）链路。