JPH0879034A - 電力用半導体デバイスの駆動回路装置 - Google Patents
電力用半導体デバイスの駆動回路装置Info
- Publication number
- JPH0879034A JPH0879034A JP7229626A JP22962695A JPH0879034A JP H0879034 A JPH0879034 A JP H0879034A JP 7229626 A JP7229626 A JP 7229626A JP 22962695 A JP22962695 A JP 22962695A JP H0879034 A JPH0879034 A JP H0879034A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor device
- power semiconductor
- fet
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- D—TEXTILES; PAPER
- D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
- D06F—LAUNDERING, DRYING, IRONING, PRESSING OR FOLDING TEXTILE ARTICLES
- D06F23/00—Washing machines with receptacles, e.g. perforated, having a rotary movement, e.g. oscillatory movement, the receptacle serving both for washing and for centrifugally separating water from the laundry
Landscapes
- Engineering & Computer Science (AREA)
- Textile Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 電界効果により制御可能な電力用半導体デバ
イスの駆動回路装置において、スイッチオン速度を変え
ることなくスイッチオフ速度を高める。 【解決手段】 電流制限手段１４を介して電力用半導体
デバイス１のゲート端子とソース端子との間に制御可能
なスイッチとしてディプリーション形ＦＥＴ１８を接続
し、電流制限手段１４が電力用半導体デバイス１のゲー
トリード線中に接続されているディプリーション形ＦＥ
Ｔ１８のソース‐ドレイン間パスを含み、そのゲート端
子を電力用半導体デバイス１のゲート端子と接続し、デ
ィプリーション形ＦＥＴ１８に等しいチャネル形式のエ
ンハンスメント形ＦＥＴ１９を並列に接続し、エンハン
スメント形ＦＥＴ１９のゲート端子を電力用半導体デバ
イス１のゲート端子と接続する。
イスの駆動回路装置において、スイッチオン速度を変え
ることなくスイッチオフ速度を高める。 【解決手段】 電流制限手段１４を介して電力用半導体
デバイス１のゲート端子とソース端子との間に制御可能
なスイッチとしてディプリーション形ＦＥＴ１８を接続
し、電流制限手段１４が電力用半導体デバイス１のゲー
トリード線中に接続されているディプリーション形ＦＥ
Ｔ１８のソース‐ドレイン間パスを含み、そのゲート端
子を電力用半導体デバイス１のゲート端子と接続し、デ
ィプリーション形ＦＥＴ１８に等しいチャネル形式のエ
ンハンスメント形ＦＥＴ１９を並列に接続し、エンハン
スメント形ＦＥＴ１９のゲート端子を電力用半導体デバ
イス１のゲート端子と接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果により制
御可能な電力用半導体デバイスを駆動するための回路装
置であって、電流制限手段を介して電力用半導体デバイ
スのゲート端子とソース端子（エミッタ端子）との間に
接続されている制御可能なスイッチを有する回路装置に
関する。
御可能な電力用半導体デバイスを駆動するための回路装
置であって、電流制限手段を介して電力用半導体デバイ
スのゲート端子とソース端子（エミッタ端子）との間に
接続されている制御可能なスイッチを有する回路装置に
関する。
【０００２】
【従来の技術】このような回路装置はたとえばヨーロッ
パ特許出願第 0572706号明細書に記載されている。スイ
ッチはここではディプリーション形ＦＥＴである。電力
用半導体デバイスのゲートリード線中に抵抗が配置され
ている。電力用半導体デバイスが導通状態に制御される
べき場合にば、そのゲート端子に、ゲート‐ソース間キ
ャパシタンスを抵抗を介して充電する入力信号が与えら
れる。同時にディプリーション形ＦＥＴが遮断される。
電力用半導体デバイスを遮断するためには、その入力電
圧が零にセットされ、ディプリーション形ＦＥＴが導通
状態に制御される。次いで電力用半導体デバイスのゲー
ト‐ソース間キャパシタンスがディプリーション形ＦＥ
Ｔおよび抵抗を介して放電する。
パ特許出願第 0572706号明細書に記載されている。スイ
ッチはここではディプリーション形ＦＥＴである。電力
用半導体デバイスのゲートリード線中に抵抗が配置され
ている。電力用半導体デバイスが導通状態に制御される
べき場合にば、そのゲート端子に、ゲート‐ソース間キ
ャパシタンスを抵抗を介して充電する入力信号が与えら
れる。同時にディプリーション形ＦＥＴが遮断される。
電力用半導体デバイスを遮断するためには、その入力電
圧が零にセットされ、ディプリーション形ＦＥＴが導通
状態に制御される。次いで電力用半導体デバイスのゲー
ト‐ソース間キャパシタンスがディプリーション形ＦＥ
Ｔおよび抵抗を介して放電する。
【０００３】電力用半導体デバイスのスイッチオン速度
およびスイッチオフ速度は主として抵抗により決定され
る。それにより両スイッチング速度が互いに結び付けら
れている。
およびスイッチオフ速度は主として抵抗により決定され
る。それにより両スイッチング速度が互いに結び付けら
れている。
【０００４】
【発明が解決しようとする課題】本発明の課題は、前記
の種類の回路装置を、スイッチオン速度は変えることな
くスイッチオフ速度を高め得るように改良することであ
る。
の種類の回路装置を、スイッチオン速度は変えることな
くスイッチオフ速度を高め得るように改良することであ
る。
【０００５】
【課題を解決するための手段】この課題を解決するた
め、本発明においては、電流制限手段が電力用半導体デ
バイスのゲートリード線中に接続されているディプリー
ション形ＦＥＴのソース‐ドレイン間パスを含んでお
り、そのゲート端子が電力用半導体デバイスのゲート端
子と接続されており、ディプリーション形ＦＥＴに等し
いチャネル形式のエンハンスメント形ＦＥＴが並列に接
続されており、エンハンスメント形ＦＥＴのゲート端子
が電力用半導体デバイスのゲート端子と接続される。
め、本発明においては、電流制限手段が電力用半導体デ
バイスのゲートリード線中に接続されているディプリー
ション形ＦＥＴのソース‐ドレイン間パスを含んでお
り、そのゲート端子が電力用半導体デバイスのゲート端
子と接続されており、ディプリーション形ＦＥＴに等し
いチャネル形式のエンハンスメント形ＦＥＴが並列に接
続されており、エンハンスメント形ＦＥＴのゲート端子
が電力用半導体デバイスのゲート端子と接続される。
【０００６】本発明の他の構成は請求項２以下に記載し
たとおりである。
たとおりである。
【０００７】
【実施例】以下、図面に示されている実施例により本発
明を詳細に説明する。
明を詳細に説明する。
【０００８】図１による電力用半導体デバイス１は電力
用ＭＯＳＦＥＴである。そのドレイン端子はＤを、その
ソース端子はＳを、またそのエミッタ端子はＥで示され
ている。電力用半導体デバイス１はドレイン側で端子３
と、ソース側で端子４と接続されている。端子３には作
動電圧ＶDDが与えられ、端子４と負荷２が接続されてい
る。
用ＭＯＳＦＥＴである。そのドレイン端子はＤを、その
ソース端子はＳを、またそのエミッタ端子はＥで示され
ている。電力用半導体デバイス１はドレイン側で端子３
と、ソース側で端子４と接続されている。端子３には作
動電圧ＶDDが与えられ、端子４と負荷２が接続されてい
る。
【０００９】電力用半導体デバイス１のゲート端子は端
子１７を介して電流制限手段１４と接続されている。電
流制限手段１４はディプリーション形ＦＥＴ１８を含ん
でおり、そのソース端子は電力用半導体デバイス１のゲ
ート端子と接続されている。さらにディプリーション形
ＦＥＴ１８のゲート端子はそのソース端子および電力用
半導体デバイス１のソース端子と接続されている。ディ
プリーション形ＦＥＴ１８のドレイン‐ソース間パスに
エンハンスメント形ＦＥＴ１９のドレイン‐ソース間パ
スが並列に接続されている。両ＦＥＴは等しいチャネル
形式である。その際にエンハンスメント形ＦＥＴ１９の
ドレイン端子はディプリーション形ＦＥＴ１８のドレイ
ン端子と接続されており、エンハンスメント形ＦＥＴ１
９のソース端子はディプリーション形ＦＥＴ１８のソー
ス端子と接続されている。エンハンスメント形ＦＥＴ１
９のゲート端子はそのソース端子および電力用半導体デ
バイス１のソース端子と接続されている。ＦＥＴ１８、
１９のゲートおよびソース端子と電力用半導体デバイス
１のゲート端子との間にさらに抵抗２０が接続されてい
る。
子１７を介して電流制限手段１４と接続されている。電
流制限手段１４はディプリーション形ＦＥＴ１８を含ん
でおり、そのソース端子は電力用半導体デバイス１のゲ
ート端子と接続されている。さらにディプリーション形
ＦＥＴ１８のゲート端子はそのソース端子および電力用
半導体デバイス１のソース端子と接続されている。ディ
プリーション形ＦＥＴ１８のドレイン‐ソース間パスに
エンハンスメント形ＦＥＴ１９のドレイン‐ソース間パ
スが並列に接続されている。両ＦＥＴは等しいチャネル
形式である。その際にエンハンスメント形ＦＥＴ１９の
ドレイン端子はディプリーション形ＦＥＴ１８のドレイ
ン端子と接続されており、エンハンスメント形ＦＥＴ１
９のソース端子はディプリーション形ＦＥＴ１８のソー
ス端子と接続されている。エンハンスメント形ＦＥＴ１
９のゲート端子はそのソース端子および電力用半導体デ
バイス１のソース端子と接続されている。ＦＥＴ１８、
１９のゲートおよびソース端子と電力用半導体デバイス
１のゲート端子との間にさらに抵抗２０が接続されてい
る。
【００１０】ドレイン端子と接続されている端子１６に
正の電圧が与えられると、電流がディプリーション形Ｆ
ＥＴ１８を通って流れる。このＦＦＴは電流原として作
用し、電力用半導体デバイス１のゲート‐ソース間キャ
パシタンスを充電する。エンハンスメント形ＦＥＴ１９
は、そのゲート‐ソース間電圧が０Ｖであるので遮断さ
れている。電力用半導体デバイス１がスイッチオフされ
るべきであれば、端子１６における電圧が０Ｖ（電力用
半導体デバイス１のソース端子を基準にして）にされ
る。それによってＦＥＴ１８、１９のドレイン端子にお
ける電位が零に下げられ、一方そのソース端子における
電位は引き続き正にとどまる。両ＦＥＴ１８、１９はい
まや２つの並列接続されたダイオードを形成し、それら
を通って電力用半導体デバイス１のゲート‐ソース間キ
ャパシタンスが（図２中のディプリーション形ＦＥＴ１
２を経て）放電し得る。電力用半導体デバイス１はそれ
によって迅速に遮断される。
正の電圧が与えられると、電流がディプリーション形Ｆ
ＥＴ１８を通って流れる。このＦＦＴは電流原として作
用し、電力用半導体デバイス１のゲート‐ソース間キャ
パシタンスを充電する。エンハンスメント形ＦＥＴ１９
は、そのゲート‐ソース間電圧が０Ｖであるので遮断さ
れている。電力用半導体デバイス１がスイッチオフされ
るべきであれば、端子１６における電圧が０Ｖ（電力用
半導体デバイス１のソース端子を基準にして）にされ
る。それによってＦＥＴ１８、１９のドレイン端子にお
ける電位が零に下げられ、一方そのソース端子における
電位は引き続き正にとどまる。両ＦＥＴ１８、１９はい
まや２つの並列接続されたダイオードを形成し、それら
を通って電力用半導体デバイス１のゲート‐ソース間キ
ャパシタンスが（図２中のディプリーション形ＦＥＴ１
２を経て）放電し得る。電力用半導体デバイス１はそれ
によって迅速に遮断される。
【００１１】図１による回路装置は例えば図２に示され
ている冒頭に記載した駆動回路に応用され得る。電流制
限手段１４は図２中でも符号１４を付されている。その
端子は図２中でも符号１６および１７を付されている。
ている冒頭に記載した駆動回路に応用され得る。電流制
限手段１４は図２中でも符号１４を付されている。その
端子は図２中でも符号１６および１７を付されている。
【００１２】図２による回路装置は電流制限手段１４、
電力用半導体デバイス１および制御可能なスイッチ１２
のほかに、主としてコンデンサ１０、ダイオード９およ
びバイポーラトランジスタ８から成る電荷ポンプを有す
る。端子１６はその際にダイオード９およびコンデンサ
１０を介して入力端子１１と接続されている。バイポー
ラトランジスタ８はエミッタ側でダイオード９の陽極端
子と、またコレクタ側で端子３および電力用半導体デバ
イス１のドレイン端子と接続されている。バイポーラト
ランジスタ８のベース端子とコレクタ端子との間に、デ
バイス１と逆のチャネル形式を有するＦＥＴ５のドレイ
ン‐ソース間パスが位置している。ＦＥＴ５のゲート端
子とソース端子との間に抵抗６が接続されている。ＦＥ
Ｔ５のドレイン端子およびバイポーラトランジスタ８の
ベース端子と端子４またはデバイス１のソース端子との
間に抵抗７が接続されている。両抵抗に、電圧制限器と
して作用するツェナーダイオードが並列に接続されてい
てよい。ＦＥＴ５のゲート端子はさらに抵抗１３を介し
てスイッチ１５と接続されており、スイッチ１５を介し
て入力電圧ＵinがＦＥＴ５およびスイッチ１２のゲート
端子に与えられ得る。電圧ＵinはＶDDよりも小さい。
電力用半導体デバイス１および制御可能なスイッチ１２
のほかに、主としてコンデンサ１０、ダイオード９およ
びバイポーラトランジスタ８から成る電荷ポンプを有す
る。端子１６はその際にダイオード９およびコンデンサ
１０を介して入力端子１１と接続されている。バイポー
ラトランジスタ８はエミッタ側でダイオード９の陽極端
子と、またコレクタ側で端子３および電力用半導体デバ
イス１のドレイン端子と接続されている。バイポーラト
ランジスタ８のベース端子とコレクタ端子との間に、デ
バイス１と逆のチャネル形式を有するＦＥＴ５のドレイ
ン‐ソース間パスが位置している。ＦＥＴ５のゲート端
子とソース端子との間に抵抗６が接続されている。ＦＥ
Ｔ５のドレイン端子およびバイポーラトランジスタ８の
ベース端子と端子４またはデバイス１のソース端子との
間に抵抗７が接続されている。両抵抗に、電圧制限器と
して作用するツェナーダイオードが並列に接続されてい
てよい。ＦＥＴ５のゲート端子はさらに抵抗１３を介し
てスイッチ１５と接続されており、スイッチ１５を介し
て入力電圧ＵinがＦＥＴ５およびスイッチ１２のゲート
端子に与えられ得る。電圧ＵinはＶDDよりも小さい。
【００１３】電力用半導体デバイス１がスイッチオンさ
れるべき場合には、先ずスイッチ１５が閉じられる。そ
れによって電流が端子３から抵抗６および抵抗１３を通
って閉じられたスイッチ１５を経て電圧源Ｕinへ流れ
る。抵抗６、１３および上記の電圧は、ＦＥＴ５が導通
状態に制御され、ＦＥＴ１２が遮断されるように選ばれ
ている。ＦＥＴ５はそれによってバイポーラトランジス
タ８を導通状態に制御する。それによって電流がバイポ
ーラトランジスタ８、ダイオード９、手段１４を通って
流れ、電力用半導体デバイス１のゲート‐ソース間キャ
パシタンスがほぼ一定の電流により充電される。電力用
半導体デバイス１はそれによって導通し始める。
れるべき場合には、先ずスイッチ１５が閉じられる。そ
れによって電流が端子３から抵抗６および抵抗１３を通
って閉じられたスイッチ１５を経て電圧源Ｕinへ流れ
る。抵抗６、１３および上記の電圧は、ＦＥＴ５が導通
状態に制御され、ＦＥＴ１２が遮断されるように選ばれ
ている。ＦＥＴ５はそれによってバイポーラトランジス
タ８を導通状態に制御する。それによって電流がバイポ
ーラトランジスタ８、ダイオード９、手段１４を通って
流れ、電力用半導体デバイス１のゲート‐ソース間キャ
パシタンスがほぼ一定の電流により充電される。電力用
半導体デバイス１はそれによって導通し始める。
【００１４】バイポーラトランジスタ８を通る電流によ
りコンデンサ１０も充電される。いま入力端１１にパル
スが与えられると、バイポーラトランジスタ８のエミッ
タ端子とダイオード９の陽極端子との間の接続点におけ
る電圧は周知の電圧倍増原理に従って、作動電圧ＶDDよ
りも大きい値にポンプアップされる。従って電力用半導
体デバイス１は確実にスイッチオンされた状態にとどま
る。そのゲート‐ソース間キャパシタンスはその際に、
電流源として接続されているディプリーション形ＦＥＴ
１８（図１）を経て一定の電流により充電される。
りコンデンサ１０も充電される。いま入力端１１にパル
スが与えられると、バイポーラトランジスタ８のエミッ
タ端子とダイオード９の陽極端子との間の接続点におけ
る電圧は周知の電圧倍増原理に従って、作動電圧ＶDDよ
りも大きい値にポンプアップされる。従って電力用半導
体デバイス１は確実にスイッチオンされた状態にとどま
る。そのゲート‐ソース間キャパシタンスはその際に、
電流源として接続されているディプリーション形ＦＥＴ
１８（図１）を経て一定の電流により充電される。
【００１５】電力用半導体デバイス１をスイッチオフす
るためには、入力端１１における電圧が零にセットさ
れ、スイッチ１５が開かれる。それによってディプリー
ション形ＦＥＴ１２における電圧が上昇し、またこのＦ
ＥＴが導通状態になる。同時にＦＥＴ５およびバイポー
ラトランジスタ８が遮断される。端子１６における電位
はそれによって端子１７における電位よりも低くなり、
電力用半導体デバイス１のゲート‐ソース間キャパシタ
ンスは図１により説明した回路１４を通って放電し得
る。この回路はダイオードとして作用し並列に接続され
ている２つのＭＯＳＦＥＴを含んでいるので、電力用半
導体デバイス１のゲート‐ソース間キャパシタンスは迅
速に放電され、電力用半導体デバイスは迅速に遮断され
る。
るためには、入力端１１における電圧が零にセットさ
れ、スイッチ１５が開かれる。それによってディプリー
ション形ＦＥＴ１２における電圧が上昇し、またこのＦ
ＥＴが導通状態になる。同時にＦＥＴ５およびバイポー
ラトランジスタ８が遮断される。端子１６における電位
はそれによって端子１７における電位よりも低くなり、
電力用半導体デバイス１のゲート‐ソース間キャパシタ
ンスは図１により説明した回路１４を通って放電し得
る。この回路はダイオードとして作用し並列に接続され
ている２つのＭＯＳＦＥＴを含んでいるので、電力用半
導体デバイス１のゲート‐ソース間キャパシタンスは迅
速に放電され、電力用半導体デバイスは迅速に遮断され
る。
【００１６】電流制限手段１４は好ましくは集積技術で
製造される。個々の機能ブロックの絶縁が阻止方向にバ
イアスされたｐｎ接合により保証されるいわゆる自己絶
縁技術では、前記のｐｎ接合が常に阻止状態にとどまる
ように基板をバイアスさせることが必要である。この場
合、基板端子Ｂはそのつどのデバイスのソース端子Ｓと
接続されずに、破線で記入されている接続２１を介して
利用可能な最低の電位に接続される。この電位は、図示
されている実施例では、電力用半導体デバイス１のソー
ス電位である。例えば誘電性絶縁を有するような他のテ
クノロジーでは、ＦＥＴ１８、１９の基板はそのソース
端子と接続された状態にとどまる。
製造される。個々の機能ブロックの絶縁が阻止方向にバ
イアスされたｐｎ接合により保証されるいわゆる自己絶
縁技術では、前記のｐｎ接合が常に阻止状態にとどまる
ように基板をバイアスさせることが必要である。この場
合、基板端子Ｂはそのつどのデバイスのソース端子Ｓと
接続されずに、破線で記入されている接続２１を介して
利用可能な最低の電位に接続される。この電位は、図示
されている実施例では、電力用半導体デバイス１のソー
ス電位である。例えば誘電性絶縁を有するような他のテ
クノロジーでは、ＦＥＴ１８、１９の基板はそのソース
端子と接続された状態にとどまる。
【００１７】電力用半導体デバイスはＩＧＢＴであって
もよい。
もよい。
【図１】本発明による電流制限手段の１つの実施例の接
続図。
続図。
【図２】駆動回路への図１による回路装置の応用例の接
続図。
続図。
１ 電力用半導体デバイス ２ 負荷 ５ ＦＥＴ ８ バイポーラトランジスタ １２ 制御可能なスイッチ １４ 電流制限手段 １８ ディプリーション形ＦＥＴ １９ エンハンスメント形ＦＥＴ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アダム‐イストフアン コロンカイ オーストリア国 9020 クラーゲンフルト ウエールヴエーク １／706
Claims (3)
- 【請求項１】 電界効果により制御可能な電力用半導体
デバイスを駆動するための回路装置であって、電流制限
手段を介して電力用半導体デバイスのゲート端子とソー
ス端子（エミッタ端子）との間に接続されている制御可
能なスイッチを有する回路装置において、 電流制限手段（１４）が電力用半導体デバイス（１）の
ゲートリード線中に接続されているディプリーション形
ＦＥＴ（１８）のソース‐ドレイン間パスを含んでお
り、そのゲート端子が電力用半導体デバイス（１）のゲ
ート端子と接続されており、ディプリーション形ＦＥＴ
（１８）に等しいチャネル形式のエンハンスメント形Ｆ
ＥＴ（１９）が並列に接続されており、エンハンスメン
ト形ＦＥＴのゲート端子が電力用半導体デバイス（１）
のゲート端子と接続されていることを特徴とする電力用
半導体デバイスの駆動回路装置。 - 【請求項２】 ディプリーション形ＦＥＴ（１８）およ
びエンハンスメント形ＦＥＴ（１９）が各１つの基板端
子（Ｂ）を有し、また基板端子が電力用半導体デバイス
のソース端子（Ｓ）（エミッタ端子（Ｅ））と接続され
ていることを特徴とする請求項１記載の回路装置。 - 【請求項３】 ディプリーション形ＦＥＴ（１８）およ
びエンハンスメント形ＦＥＴ（１９）のゲート端子と電
力用半導体デバイス（１）のゲート端子との間に抵抗
（２０）が接続されていることを特徴とする請求項１ま
たは２記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4429285A DE4429285C1 (de) | 1994-08-18 | 1994-08-18 | Ansteuerschaltung für ein feldeffektgesteuertes Leistungs-Halbleiterbauelement |
| DE4429285.6 | 1994-08-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0879034A true JPH0879034A (ja) | 1996-03-22 |
Family
ID=6525981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7229626A Pending JPH0879034A (ja) | 1994-08-18 | 1995-08-16 | 電力用半導体デバイスの駆動回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH0879034A (ja) |
| KR (1) | KR960009415A (ja) |
| DE (1) | DE4429285C1 (ja) |
| TW (1) | TW357487B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7782099B2 (en) | 2007-09-26 | 2010-08-24 | Sharp Kabushiki Kaisha | Switching circuit having low threshold voltage |
| CN104952872A (zh) * | 2015-05-13 | 2015-09-30 | 无锡昕智隆电子科技有限公司 | 一种单芯片集成电路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19606100C2 (de) * | 1996-02-19 | 2002-02-14 | Infineon Technologies Ag | Integrierte Schaltungsanordnung zum Ansteuern eines Leistungs-MOSFET mit sourceseitiger Last, insbesondere geeignet für die Verwendung im Kraftfahrzeugbereich |
| DE19742169C2 (de) * | 1997-09-24 | 1999-07-08 | Siemens Ag | Halbleiterschalter |
| US7439636B2 (en) | 2001-12-31 | 2008-10-21 | Lewis James M | Driver system for MOSFET based, high voltage electronic relays for AC power switching and inductive loads |
| US7230354B2 (en) | 2001-12-31 | 2007-06-12 | Lewis James M | Driver system for MOSFET based, high voltage, electronic relays for AC power switching and inductive loads |
| US7183672B2 (en) * | 2001-12-31 | 2007-02-27 | Lewis James M | MOSFET based, high voltage, electronic relays for AC power switching and inductive loads |
| KR101457789B1 (ko) | 2013-02-13 | 2014-11-03 | 동아제약 주식회사 | 상처 치료용 필름형성 약제학적 조성물 및 그의 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3936544A1 (de) * | 1988-12-21 | 1990-06-28 | Siemens Ag | Schaltungsanordnung zum schutz eines leistungs-mosfet |
| DE59207678D1 (de) * | 1992-06-05 | 1997-01-23 | Siemens Ag | Ansteuerschaltung für einen Leistungs-FET mit sourceseitiger Last |
-
1994
- 1994-08-18 DE DE4429285A patent/DE4429285C1/de not_active Expired - Lifetime
-
1995
- 1995-07-01 TW TW084106792A patent/TW357487B/zh active
- 1995-08-16 JP JP7229626A patent/JPH0879034A/ja active Pending
- 1995-08-18 KR KR1019950025353A patent/KR960009415A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7782099B2 (en) | 2007-09-26 | 2010-08-24 | Sharp Kabushiki Kaisha | Switching circuit having low threshold voltage |
| CN104952872A (zh) * | 2015-05-13 | 2015-09-30 | 无锡昕智隆电子科技有限公司 | 一种单芯片集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW357487B (en) | 1999-05-01 |
| DE4429285C1 (de) | 1995-10-12 |
| KR960009415A (ko) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4492883A (en) | Unpowered fast gate turn-off FET | |
| US6633195B2 (en) | Hybrid power MOSFET | |
| US6349047B1 (en) | Full wave rectifier circuit using normally off JFETs | |
| KR930007794B1 (ko) | 소오스에 부하가 연결되어 있는 mosfet를 구동시키기 위한 회로배열 | |
| US20060220168A1 (en) | Shielding high voltage integrated circuits | |
| US6759692B1 (en) | Gate driver with level shift circuit | |
| US5204562A (en) | Turn off delay reduction circuit and method | |
| JPH10233632A (ja) | 高圧側ｍｏｓｆｅｔゲート保護シャント回路 | |
| US4740722A (en) | Composite semiconductor device | |
| US5057721A (en) | Level shift circuit for controlling a driving circuit | |
| US5371418A (en) | Drive circuit for a power MOSFET with load at the source side | |
| JPH0879034A (ja) | 電力用半導体デバイスの駆動回路装置 | |
| US20020000568A1 (en) | Two-terminal semiconductor overcurrent limiter | |
| US6466060B2 (en) | Switching device with separated driving signal input and driving circuit of the same | |
| US6313513B1 (en) | AC switch device used for switching AC circuit and AC switch circuit having the AC switch device | |
| US4677325A (en) | High voltage MOSFET switch | |
| JPH06252727A (ja) | Ｍｏｓ半導体素子の制御回路 | |
| JP3258050B2 (ja) | 誘導性負荷用ｍｏｓｆｅｔを備えた回路装置 | |
| CN113647021B (zh) | 用于操控换流器的电路装置 | |
| US6018263A (en) | Trigger circuit for a field-effect-controlled power semiconductor component | |
| JPH09213893A (ja) | 半導体装置 | |
| US6538279B1 (en) | High-side switch with depletion-mode device | |
| JPH04364784A (ja) | Ｍｏｓ型半導体素子駆動回路 | |
| JPH0583100A (ja) | Ｍｏｓｆｅｔの駆動回路 | |
| US6940319B2 (en) | Device for controlling high and low levels of a voltage-controlled power switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020627 |