KR930007794B1 - 소오스에 부하가 연결되어 있는 mosfet를 구동시키기 위한 회로배열 - Google Patents

소오스에 부하가 연결되어 있는 mosfet를 구동시키기 위한 회로배열 Download PDF

Info

Publication number
KR930007794B1
KR930007794B1 KR1019870002075A KR870002075A KR930007794B1 KR 930007794 B1 KR930007794 B1 KR 930007794B1 KR 1019870002075 A KR1019870002075 A KR 1019870002075A KR 870002075 A KR870002075 A KR 870002075A KR 930007794 B1 KR930007794 B1 KR 930007794B1
Authority
KR
South Korea
Prior art keywords
mosfet
region
source
gate
terminal
Prior art date
Application number
KR1019870002075A
Other languages
English (en)
Other versions
KR870009542A (ko
Inventor
티하니 예늬
Original Assignee
지멘스 악티엔게젤샤프트
드로스트, 후흐스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트, 드로스트, 후흐스 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR870009542A publication Critical patent/KR870009542A/ko
Application granted granted Critical
Publication of KR930007794B1 publication Critical patent/KR930007794B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

소오스에 부하가 연결되어 있는 MOSFET를 구동시키기 위한 회로배열
제1도는 본 발명에 따라 구성된 회로의 1실시예를 보여주는 간략회로도.
제2도는 3개의 입력단자 전압과 부하전류를 나타내는 일련의 파형도.
제3도는 본 실시예의 다이오드의 집적회로 구조를 보여주는 단면도.
* 도면의 주요부분에 대한 부호의 설명
T1, T2, T3, T4 : MOSFET RL: 부하
R2: 저항기 CGS: 게이트-소오스 캐패시턴스
C : 캐패시터 D1, D2 : 다이오드
1, 2, 3 : 입력단자 4 : 전원단자
10 : 드레인 영역 11 : 소오스 영역
12 : 게이트 전극 13 : 캐소드 영역
14, 15 : 기생 바이폴라 트랜지스터
본 발명은 소오스전극과 접지사이에 부하를 갖는 MOSFET를 구동시키기 위한 회로배열에 관한 것으로, 그 특징은 다음과 같다 : a) MOSFET의 드레인은 회로단자에 연결되고 ; b) 이 회로단자는 동작전압공급원의 극에 연결될 수 있으며 ; c) 스위치가 MOSFET의 게이트와 접지사이에 위치되고 ; d) 직렬연결된 다이오드 결합은 MOSFET의 게이트 공급라인에 위치되어 있으며 ; e) 상기 직렬 결합에는 캐패시터의 한쪽 전극에 연결되는 중앙탭이 제공되며 ; 그리고 f) 캐패시터의 다른쪽 전극은 제1의 제어단자에 연결되고, 이 단자에는 클럭제어 직류전압이 연결될 수 있다.
공지된 상기 형태의 회로배열은, 예컨대 간행물(Magazine "Siemens Components"22(1984), 권 4, 페이지 169)에 공지되어 있으며, MOSFET가 스위치-온될 때 소오스 회로에 부하를 갖는(소오스 폴로워(source follower)) MOSFET의 소오스 전위가 변한다는 사실에 근거를 두고 있다. 만약 MOSFET가 스위치-온 상태를 유지해야 한다면, 게이트 전위는 적어도 개시 전압만큼 소오스 전위를 항상 초과해야 한다. 그러므로 MOSFET가 완전히 도통상태일 때, 게이트 전위는 적어도 개시 전압만큼 드레인 전위를 초과해야 한다. 공지된 회로에서는 활용되는 전압이 드레인-소오스 전압원(동작전압)보다 크지 않을 때에도 도통상태에서 소오스 플로워를 확실하게 유지할 수 있다. 이 회로는 배전압기회로를 이용하고 있으며, 거기서 캐패시터는 다이오드들중 하나를 통해 동작전압이 이를때까지 충전된다. 또한, 캐패시터에는 클럭제어 직류전압이 공급되는데, 이 클럭제어 직류전압은 동작전압보다 더 큰 전압으로 캐패시터를 충전한다. 캐패시터는 MOSFET가 도통되도록 제2의 다이오드를 통해 MOSFET의 게이트-소오스 캐패시턴스로 방전된다.
본 발명의 목적은 적어도 두개의 다이오드와 관련해서 반도체 칩에 쉽게 집적될 수 있는 상기 형태의 개선된 회로배열을 개발하는 데 있다.
본 발명에 따라서, 소오스 전극과 접지사이에 위치되는 부하를 가지는 MOSFET를 구동시키기 위한 회로배열이 제공되는데, 이것은 다음의 특징을 갖고 : a) MOSFET의 드레인은 회로단자에 연결되고 ; b) 이 회로단자는 동작전압공급원의 극에 연결될 수 있으며 ; c) 스위치가 MOSFET의 게이트와 접지사이에 위치되고 ; d) 직력 연결된 다이오드의 결합은 MOSFET의 게이트 공급라인에 위치되어 있으며 ; e) 상기 직렬 결합에는 캐패시터의 한쪽 전극에 연결되는 중앙탭이 제공되며 ; 그리고 f) 캐피시터의 다른쪽 전극은 제1의 제어단자에 연결되고, 이 단자에는 클럭제어 직류전압이 연결될 수 있으며 ; 또한, 다음의 특징도 갖는다 : g) 직렬 연결된 다이오드의 결합이 제2의 MOSFET의 드레인-소오스 통로를 통해 상기 공급원 단자에 연결되고 ; h) 제2의 MOSFET는 제1의 MOSFET와 반대되는 채널도전타입이고, 그것의 소오스는 상기 공급원 단자에 연결되고 ; i) 저항기는 제2의 MOSFET의 소오스와 게이트 사이에 연결되고 ; k) 제1의 MOSFET의 채널도전타입과 일치하는 제3의 MOSFET의 소오스-드레인 통로는 제2의 MOSFET의 게이트와 접지사이에 연결되며 ; l) 제3의 MOSFET의 게이트는 제2의 입력단자에 연결되고 ; m) 스위치는 제1의 MOSFET의 채널도전타입과 일치하는 제4의 MOSFET에 의해 형성되며 ; n) 제4의 MOSFET의 게이트는 제3의 입력단자에 연결되고 ; 그리고 o) 동작시, 상호 역시 논리신호가 제2 및 제3의 입력단자에 제공된다.
이제, 본 발명이 도면을 참고로 설명될 것이다.
MOSFET(T1)는 제1도에 도시된 회로배열에서 소오스 플로워 스테이지로 동작한다. MOSFET(T1)의 소오스 회로에는 직렬부하(RL)가 연결되어 있다. 이 직렬배열은 동작전압(+UB)에 연결되고, 공급단자(4)와 접지사이에 연결된다. 트랜지스터(T1)는 게이트-소오스 캐패시턴스(CGS)를 갖는다. 트랜지스터(T1)의 게이트 전극은 직렬로 결합된 두개의 다이오드(D1, D2)와 제2의 MOSFET(T2)의 소오스-드레인 통로를 통해 회로의 공급단자(4)에 연결된다. 제2의 MOSFET(T2)는 제1의 MOSFET(T1)와 반대되는 채널 도전타입을 갖는다. 실시예에서, (T1)은 n 채널타입이고 (T2)는 p 채널타입이다. 트랜지스터(T2)의 소오스는 공급단자(4)에 연결되어 있다.
저항기(R1)는 공급단자와 트랜지스터(T2)의 게이트 사이에 위치된다. T2의 게이트는 MOSFET(T3)를 통해 접지에 연결되며, 이 MOSFET(T3)의 채널도전타입은 T1과 같다. T4의 드레인은 접지에 연결되어 있다.
2 다이오드(D1, D2)의 직렬결합에는 캐패시터(C)의 전극에 연결되는 중앙탭이 제공된다. 캐패시터의 다른 전극은 입력단자(1)에 연결된다.
트랜지스터(T1)의 게이트는 MOSFET(T4)의 소오스-드레인 통로에 연결되며, MOSFET(T4)의 소오스는 접지에 연결된다. 이 트랜지스터(T4)의 게이트는 입력단자(3)에 연결되어 있다.
트랜지스터(T1)가 스위치-온될 수 있기 위해서는 각각의 전압파형(u1, u2, u3)이 입력단자(1,2,3)에 공급된다(제2도). 여기서 U1은 클럭제어 직류전압이며, 예컨대 이것의 범위는 동작전압이 일치할 수 있다. 전압(u2) 및 (u2)은 예컨대 레벨 L=0(V), H=5(V)를 갖는 논리회로의 출력신호로 이루어질 수 있다. 이 신호들은 상호역이다.
그러므로, 클럭제어 전압이 입력단자(1)에 연결될 때, 전압(u3)는 L이고, 단자(2)에서의 전압(u2)는 H이다. 그결과, 트랜지스터(T4)는 차단되고 트랜지스터(T3)는 도통된다. 따라서, 전류는 단자(4)로부터 트랜지스터(T2) 및 다이오드(D1)을 통해 캐패시터(C)로 흐르고, 캐패시터(C)는 동작전압(+UB)으로 충전된다. 각각의 클럭펄스로 캐패시터(C)의 충전량이 증가됨으로 해서 캐패시터는 동작전압(+UB)보다 더 높은 전압으로 충전된다. 따라서, 캐패시터(C)는 T1의 게이트-소오스 캐패시턴스(CGS)로 계속해서 방전되다. 이것은 T1이 계속 도통되게 한다. 결과적으로 전류(IL)가 단자(+UB)로부터 부하(RL)을 거쳐 접지로 흐를 수 있다.
만약 트랜지스터(T1)가 스위치-오프도어야 한다면, 입력단자(1)의 전압이 0으로 감소되는 한편, 전압(U3)은 H로 되고, 전압(U2)는 L로 된다. 그결과, MOSFET(T4)는 도통되고, 캐패시턴스(CGS)를 방전한다. 동시에, MOSFET(T3)가 차단됨으로써 캐패시터(C)는 방전되지 않는다.
제1도의 회로배열은 쉽게 집적될 수 있고, MOSFET들의 집적화도 집적회로 기술로 실행될 수 있다. 그러므로, 집적된 저항기 및 캐패시터와 함께 집적된 MOSFET들에 대해서는 특별한 설명을 하지 않았다. 제3도는 다이오드(D1, D2)의 바람직한 집적된 배열을 간단하게 나타낸다.
다이오드들은 반도체 보디에 집적되며, 반도체 보디의 기저부(5)는 제1의 영역을 형성한다. 이 영역의 한쪽면은 더 높은 레벨로 도핑되고 동작전압(+UB)에 연결되어 있는 영역(6)에 접해있다. 반대되는 도전타입의 영역(7)의 제1영역(5)내에 평면형태로 삽입된다. 이 영역(7)은 두 구역(8 및 9)으로 이루어져 있는데, 구역(9)은 구역(8)보다 더 높은 레벨로 도핑되고, 또한 구역(8)보다 더 두껍다. 드레인 영역(10)과 소오스 영역(11)은 구역(8)에 삽입되어 있다. 그들 사이에서의 구역(8)은 반도체 본체 표면까지 연장하고, 이곳은 게이트전극(12)에 덮혀진다. 여기서, 구역(8)는 가로형 MOSFET의 게이트 영역을 형성한다. 게이트전극(12)는 드레인 영역(10)과 단자(b)에 연결되어 있다. 다이오드(D1)의 캐소드를 나타내는 구역(13)은 구역(9)에 삽입되어 있다. 애노드 구역은 단자(a)를 갖고 있는 구역(9)에 의해 형성된다. 다이오드(D1)의 캐소드 영역(13)과 소오스 영역(11)은 저항기(R2)를 통해 함께 연결되고, 저항기(R2)와 영역(13)의 접속점은 단자(C)에 연결되어 있다. 단자들은 제1도의 문자 a. b 및 c에 해당된다.
가로형 MOSFET가 다이오드(D2)를 형성하는 반면에 다이오드(D1)는 영역(13)과 구역(9)에 의해 형성된다. 만일 전압이 단자(b)에 연결되면, 가로형 MOSFET는 오픈되고, 전류는 구역(8)과 영역(11)을 통해서 영역(10)으로부터 단자(C)로 흐른다. 만일 전압이 단자(a)에 연결되면, 전류는 구역(9)과 영역(13)을 통해 단자(C)로 흐른다. 만일 전압이 단자(a)에 연결되면, 전류는 구역(9)과 영역(13)을 통해 단자(C)로 흐른다.
영역(13)은 구역(9) 및 영역(5)와 함께 기생 바이폴과 트랜지스터(15)를 형성하는 반면에, 영역(11)은 구역(8) 및 영역(5)과 함께 기생 바이폴라 트랜지스터(14)를 형성한다. 기생 바이폴라 트랜지스터(15)의 영향은 구역(9)의 높은 도우핑 레벨과 구역(9)이 구역(8)보다 더 깊은 것에 의해 크게 제거되어 전류증폭이 비교적 낮아진다(β=10~50). 기생 바이폴라 트랜지스터(14)의 어떤 바람직하지 않은 영향은 저항기(R2)에 의해 제한된다. 그러나, 원칙적으로, 낮은 개시전압이 가로형 MOSFET에 바람직하지 때문에 도우핑 레벨이 제한 받을지라도, 구역(8)이 더 깊게 되는 것도 가능하다. 구역(8) 및 (9)는 분리된 영역으로서 형성될 수 있다.

Claims (4)

  1. a) MOSFET의 드레인은 회로단자에 연결되고 ; b) 이 회로단자는 동작전압공급원의 극에 연결될 수 있으며 ; c) 스위치가 MOSFET의 게이트와 접지사이에 위치되고; d) 직렬연결된 다이오드의 결합은 MOSFET의 게이트 공급라인에 위치되어 있으며 ; e) 상기 직렬 결합에는 캐패시터의 한쪽 전극에 연결되는 중앙탭이 제공되며 ; 그리고 f) 캐패시터의 다른쪽 전극은 제1의 제어단자에 연결되고, 이 단자에는 클럭제어 직류전압이 연결될 수 있는 것으로 구성되는, 소오스전극과 접지사이에 위치되는 부하를 가지는 MOSFET를 구동시키기 위한 회로배열에 있어서, g) 직렬 연결된 다이오드의 결합이 제2의 MOSFET의 드레인-소오스 통로를 통해 상기 공급원 단자에 연결되어 있으며 ; h) 제2의 MOSFET는 제1의 MOSFET와 반대되는 채널도전타입이고, 그것의 소오스는 상기 공급원 단자에 연결되고 ; i) 저항기는 제2의 MOSFET의 소오스와 게이트 사이에 연결되고 ; k) 제1의 MOSFET의 채널도전타입과 일치하는 제3의 MOSFET의 소오스-드레인 통로는 제2의 MOSFET의 게이트와 접지사이에 연결되고 ; l) 제3의 MOSFET의 게이트는 제2의 입력단자에 연결되며 ; m) 스위치는 제1의 MOSFET의 채널도전타입과 일치하는 제4의 MOSFET에 의해 형성되며 ; n) 제4의 MOSFET의 게이트는 제3의 입력단자에 연결되고 ; 그리고 o) 동작시, 상호 역의 논리신호가 제2 및 제3의 입력단자에 제공되는 것을 특징으로 하는 회로배열.
  2. 제1항에 있어서, 상기 직렬연결된 다이오드의 결합은 반도체 기저부에 집적회로로서 형성되고, 소오스 영역, 드레인 영역 및 게이트 영역으로 구성되는 가로형 MOSFET는 상기 반도체 기저부에 삽입되고, 상기 가로형 MOSFET의 게이트 전극의 드레인 영역에 연결되고, 세로형 바이폴라 트랜지스터는 저 레벨의 전류증폭을 갖고 에미터 영역, 베이스 영역 그리고 기저부에 의해 형성되는 콜렉터 영역으로 구성되고, 저항은 소오스 영역과 에미터 영역 사이에 연결되고, 그리고 단자는 베이스 영역에 연결되고 것을 특징으로 하는 회로배열.
  3. 제2항에 있어서, 게이트 영역과 베이스 영역이 단일의 연속된 영역을 형성하는 것을 특징으로 하는 회로배열.
  4. 제3항에 있어서, 베이스 영역이 게이트 영역보다 더 깊고 그리고 더 높은 레벨로 도핑되는 것을 특징으로 하는 회로배열.
KR1019870002075A 1986-03-11 1987-03-09 소오스에 부하가 연결되어 있는 mosfet를 구동시키기 위한 회로배열 KR930007794B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE3608023 1986-03-11
DEP3608023.3 1986-03-11
DE93608023.3 1986-03-11

Publications (2)

Publication Number Publication Date
KR870009542A KR870009542A (ko) 1987-10-27
KR930007794B1 true KR930007794B1 (ko) 1993-08-19

Family

ID=6296037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870002075A KR930007794B1 (ko) 1986-03-11 1987-03-09 소오스에 부하가 연결되어 있는 mosfet를 구동시키기 위한 회로배열

Country Status (5)

Country Link
US (1) US4737667A (ko)
EP (1) EP0236967B1 (ko)
JP (1) JPS62219712A (ko)
KR (1) KR930007794B1 (ko)
DE (1) DE3763277D1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1224644B (it) * 1987-12-22 1990-10-18 Sgs Thomson Microelectronics Circuito per il mantenimento in conduzione di un transistore mos in mancanza di tensione di alimentazione elettrica.
US4888505A (en) * 1988-05-02 1989-12-19 National Semiconductor Corporation Voltage multiplier compatible with a self-isolated C/DMOS process
US4803612A (en) * 1988-06-08 1989-02-07 National Semiconductor Corporation Clock ripple reduction in a linear low dropout C/DMOS regulator
DE3878242D1 (de) * 1988-10-27 1993-03-18 Siemens Ag Leistungsendstufe mit einer last.
USRE35745E (en) * 1988-10-28 1998-03-17 Sgs-Thomson Microelectronics S.R.L. Device for generating a reference voltage for a switching circuit including a capacitive bootstrap circuit
US5008568A (en) * 1989-01-24 1991-04-16 Integrated Device Technology, Inc. CMOS output driver
DE59207678D1 (de) * 1992-06-05 1997-01-23 Siemens Ag Ansteuerschaltung für einen Leistungs-FET mit sourceseitiger Last
EP0582125B1 (de) * 1992-08-04 1998-01-28 Siemens Aktiengesellschaft Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last
DE4423733C2 (de) * 1994-07-06 1999-04-01 Siemens Ag Integriertes Leistungs-Halbleiterbauelement mit Schutzstruktur
DE4446327A1 (de) * 1994-12-23 1996-07-04 Siemens Ag Schaltungsanordnung zum Ansteuern eines Leistungs-MOSFET
US5672992A (en) * 1995-04-11 1997-09-30 International Rectifier Corporation Charge pump circuit for high side switch
DE19535541A1 (de) * 1995-09-25 1997-03-27 Siemens Ag Schaltungsanordnung zum Ansteuern eines Depletion-MOSFET
DE59608908D1 (de) * 1995-09-27 2002-04-25 Infineon Technologies Ag Schaltungsanordnung zum Ansteuern eines Leistungs-Enhancement-MOSFET
DE19535985B4 (de) * 1995-09-27 2005-02-17 Infineon Technologies Ag Schaltungsanordnung zum Ansteuern eines FET
US5726594A (en) * 1995-10-02 1998-03-10 Siliconix Incorporated Switching device including power MOSFET with internal power supply circuit
DE19631751C1 (de) * 1996-08-06 1997-11-27 Siemens Ag Ansteuerschaltung für einen Leistungs-FET mit sourceseitiger Last
DE19737586C2 (de) * 1997-08-28 2002-03-21 Infineon Technologies Ag Smart-Power-Schalter
FR2786629B1 (fr) 1998-11-27 2001-02-09 St Microelectronics Sa Circuit de commande d'un interrupteur a composants semiconducteurs fonctionnant en alternatif
DE19950022A1 (de) * 1999-10-09 2001-04-12 Bosch Gmbh Robert Ansteuervorrichtung für einen Schalter zum elektronischen Schalten eines Verbrauchers
US6772250B2 (en) * 2001-03-15 2004-08-03 International Business Machines Corporation Boundary scannable one bit precompensated CMOS driver with compensating pulse width control
DE10262017B4 (de) * 2002-02-22 2010-05-06 Trumpf Laser Gmbh + Co. Kg Pumplichtquelle für laseraktive Medien
KR20220109110A (ko) * 2021-01-28 2022-08-04 엘지이노텍 주식회사 배터리 스위치 구동회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271640A (en) * 1962-10-11 1966-09-06 Fairchild Camera Instr Co Semiconductor tetrode
US3667115A (en) * 1965-06-30 1972-06-06 Ibm Fabrication of semiconductor devices with cup-shaped regions
DE2547220A1 (de) * 1975-10-22 1977-05-05 Licentia Gmbh Verfahren zum herstellen einer integrierten schaltungsanordnung
JPS57208295A (en) * 1981-06-19 1982-12-21 Ricoh Co Ltd Diazo base heat-sensitive recording material
JPS583264A (ja) * 1981-06-30 1983-01-10 Fujitsu Ltd 高耐圧半導体集積回路およびその製造方法
JPH0612828B2 (ja) * 1983-06-30 1994-02-16 株式会社東芝 半導体装置
JPS6052112A (ja) * 1983-08-31 1985-03-25 Toshiba Corp 論理回路
US4698526A (en) * 1985-10-17 1987-10-06 Inmos Corporation Source follower CMOS input buffer

Also Published As

Publication number Publication date
DE3763277D1 (de) 1990-07-19
US4737667A (en) 1988-04-12
EP0236967A1 (de) 1987-09-16
KR870009542A (ko) 1987-10-27
JPS62219712A (ja) 1987-09-28
JPH0481892B2 (ko) 1992-12-25
EP0236967B1 (de) 1990-06-13

Similar Documents

Publication Publication Date Title
KR930007794B1 (ko) 소오스에 부하가 연결되어 있는 mosfet를 구동시키기 위한 회로배열
EP0649579B1 (en) Circuit for driving a half-bridge
KR100352317B1 (ko) 부트스트랩다이오드에뮬레이터를이용한브리지회로용드라이버회로
US4492883A (en) Unpowered fast gate turn-off FET
US4612497A (en) MOS current limiting output circuit
KR100696719B1 (ko) 동적 백게이트 바이어싱을 갖는 부트스트랩 다이오드이뮬레이터
US4888504A (en) Bidirectional MOSFET switching circuit with single gate bias
US4945266A (en) Composite semiconductor device
US6034413A (en) High speed biCMOS gate power for power MOSFETs incorporating improved injection immunity
JPS58501205A (ja) モノリシツクに合併されたｆｅｔ及びバイポ−ラ接合トランジスタ
KR970056052A (ko) 반도체 스위치
KR970004363B1 (ko) Da/ac 컨버터
KR920005356B1 (ko) 출력회로
US4811191A (en) CMOS rectifier circuit
KR890013890A (ko) 스위칭 파우워 mos 트랜지스터용 게이트 제어회로
US5371418A (en) Drive circuit for a power MOSFET with load at the source side
KR20010015560A (ko) 전자식 아날로그 스위치
KR890009004A (ko) 바이폴라-cmos 회로
US4717845A (en) TTL compatible CMOS input circuit
US4138614A (en) JFET switch circuit
US20010040480A1 (en) Switching device with separated driving signal input and driving circuit of the same
US4857984A (en) Three-terminal MOS integrated circuit switch
US4837458A (en) Flip-flop circuit
EP0784373B1 (en) High-efficiency voltage booster circuit operating at very low supply voltage
EP0177148A2 (en) Power supplies using mosfet devices

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030728

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee