JPH09509813A - 電力半導体スイッチ - Google Patents

Abstract

(57)【要約】 電力半導体装置（２）は、第１の電源電圧ライン（３）に結合するための第１の主電極（Ｓ）と、負荷（Ｌ）を介して第２の電源電圧ライン（５）に接続する第１の端子（４）に結合されている第２の主電極（Ｄ）と、電力半導体装置（２）を導通させるゲート信号を供給する制御端子（ＧＴ）に結合されている絶縁ゲート電極（Ｇ）とを有する。オープン回路検出回路は、前記電力半導体装置（２）と共に集積化され、電力半導体装置に結合されている負荷（Ｌ）がオープン回路であることを指示する。検出回路は、基準電流（Ｉｒ）を供給する回路（７，Ｒ３，Ｒ４，Ｒ７，Ｑ１，Ｑ２）と、前記第２の主電極（Ｄ）の電圧に依存する電流（Ｉｒ）を取り出す電流取り出し回路（Ｑ３，Ｑ４）とを有する。検出回路は検出した電流が前記基準電流（Ｉｒ）よりも大きい場合前記負荷（Ｌ）が正常に動作していることを示す出力信号（ＯＳ）を発生する。このように構成することにより、負荷（Ｌ）の状態を正確に決定することができる。この理由は、基準電流を用いることにより負荷（Ｌ）の周囲のリーク電流路を考慮することができ、負荷（Ｌ）が正確に動作しオープン回路でないことを指示するインデケーションは取り出した電流（Ｉｄ）が基準電流（Ｉｒ）よりも大きい場合だけ発生する。

Description

【発明の詳細な説明】 電力半導体スイッチ 本発明は電力半導体スイッチ、特に第１の電源電圧ラインに結合するための第 １の主電極、負荷を介して第２の電源電圧ラインに接続する第１の端子に結合さ れている第２の主電極、及び電力半導体装置を導通させるゲート信号を供給する 制御端子に結合されている絶縁ゲート電極を有する電力半導体装置と、負荷が存 在するか否かすなわち負荷がオープン回路であるか否かを決定する回路とを具え る電力半導体スイッチに関するものである。このオープン回路検出回路を用いて 例えば電力半導体スイッチにより制御されるランプ又は電球が切れているか否か を検出することができる。また、本発明は、この電力半導体スイッチを具える自 動車の電気系統に関するものである。 ｎチャネルエンハンスメント型電力ＭＯＳＦＥＴのような電力半導体装置が低 電位側のスイッチとして動作する場合、すなわち第２の電源電圧ラインに印加さ れる電圧が第１の電源電圧ラインに印加される電圧よりも正の場合、電力半導体 装置の第１の主電極と第２の主電極との間の電圧は電力半導体装置の状態及び負 荷の状態に依存する。 従って、電力半導体装置がゲート制御信号を除去することによりオフに切り換 えられる（すなわち、非導通）と共に負荷が接続されている（すなわち、負荷は オープン回路ではない）場合、電力半導体装置の第２の主電極の電圧はハイにな る。この理由は、この第２の主電極の電圧が電源電圧ラインの電位、一般に保護 されるスイッチが自動車の用途に用いられる場合にはバッテリ電位になるからで ある。一方、負荷がある理由によりオープン回路の場合、非導通状態にある電力 半導体装置の第１の主電極と第２の主電極との間の電圧は零になる。 これとは反対に、電力半導体装置が導通している場合、第１の主電極と第２の 主電極との間の電圧は、負荷が正常に動作しているときは極めて低くなり（電力 半導体装置のオン抵抗は負荷の抵抗に比べて小さいため）、負荷がオープン回路 の場合には零になる。従って、電力半導体装置が導通している場合、いつ負荷が オープン回路になっかを検出することは極めて困難である。 電力半導体装置が導通していない場合すなわちゲート制御信号が電力半導体装 置のゲート電極に供給されていない場合、負荷が正常に動作しているか否かを検 出することは比較的容易である。一方、たとえ負荷がオープン回路であっても、 負荷自身が不完全であっても、周囲の水分やほこりがリーク電流を誘導してしま い、電力半導体装置の第２の主電極の電圧がハイになるおそれがある。従って、 このリーク電流路の存在は、電力半導体装置が導通していなくても、オープン回 路負荷の検出を困難にしてしまう。 負荷のオープン回路状態を検出する試みとして、電力半導体装置の使用があり 、例えば自動車の製造者は、電力半導体装置が非導通のとき負荷がオープン回路 にあるかを検出する試みとして、電力半導体装置の第１の主電極と第２の主電極 との間に外部抵抗を結合し電力半導体装置を流れる電流の一部を取り出している 。 しかしながら、外部抵抗の使用は、電源電圧ラインから永久的なリーク電流が 流れることを意味し、このようなリーク電流により電源からの電力の流出が生じ てしまい電力半導体スイッチが自動車の用途に用いられる場合バッテリ切れが生 じてしまう。更に、外部回路が分離されて電力半導体装置が負荷がオープン回路 にあるか否かを指示できなくなるおそれもある。さらに、この技術は、電力半導 体スイッチの使用者に対して付加的なコスト及び努力を要求することになる。 本発明の目的は、スイッチに結合されている負荷がオープン回路にあることを 指示できると共に上記課題を解消又少なくとも軽減できる電力半導体スイッチを 提供することにある。 本発明の第１の概念によれば、第１の電源電圧ラインに結合するための第１の 主電極、負荷を介して第２の電源電圧ラインに接続する第１の端子に結合されて いる第２の主電極、及び電力半導体装置を導通させるゲート信号を供給する制御 端子に結合されている絶縁ゲート電極を有する電力半導体装置と、前記電力半導 体装置と共に集積化され、電力半導体装置に結合されている負荷がオープン回路 であることを指示するオープン回路検出回路と、基準電流を供給する手段、前記 第２の主電極の電圧に依存する電流を取り出すと共に取り出した電流が前記基準 電流よりも大きい場合前記負荷が正常に動作していることを示す出力信号を発生 する手段を有する検出回路とを具える電力半導体スイッチを提供する。 本発明の電力半導体スイッチは外部部品の必要性を解消でき、しかも負荷の状 態の正確な決定を行うことができる。この理由は、基準電流を用いることにより 、負荷の周囲の起こりうるリーク電流路を考慮することができ、取り出された電 流が基準電流よりも大きい場合に限り、負荷が正確に動作しオープン回路にない ことが指示されるからである。 本発明の別の概念によれば、第１及び第２の電源電圧ラインと、第２の電源電 圧ラインに結合した負荷と、前記負荷を切り換える電力半導体スイッチとを具え 、前記電力半導体スイッチが、第１の電源電圧ラインに結合した第１の主電極、 負荷を介して第２の電源電圧ラインに接続した第１の端子に結合されている第２ の主電極、及び前記負荷を切り換える電力半導体装置を導通させるゲート信号を 供給する制御端子に結合されている絶縁ゲート電極を有する電力半導体装置と、 前記電力半導体装置と共に集積化され、電力半導体装置に結合されている負荷が オープン回路であることを指示するオープン回路検出回路と、基準電流を供給す る手段、前記第２の主電極の電圧に依存する電流を取り出す手段、及び取り出し た電流が前記基準電流よりも大きい場合前記負荷が正常に動作していることを示 す出力信号を発生する手段とを有する検出回路とを具える自動車の電気系統を提 供する。 基準電流供給手段は第１及び第２のトランジスタを有する電流ミラーを具え、 第２のトランジスタは第１のトランジスタよりも予め定めた比率だけ大きな電流 を担うことができ、第１及び第２のトランジスタは、第１及び第２の主電極と制 御電極とをそれぞれ有し、第１及び第２のトランジスタの各々の第１の主電極が 第１の電源電圧ラインに結合され、第１トランジスタの第２の主電極が補助電源 電圧ラインに結合され、第１トランジスタがダイオード接続され、第１及び第２ のトランジスタの制御電極が前記電力半導体装置の第２の主電極の電圧に依存す る電流を受け取るように結合する。 この回路により基準電流を供給するための極めて小さい電流源を用いることが できる。従って、この極めて小さい電流源は、１個又はそれ以上の電力半導体ス イッチを制御する例えばマイクロプロセサのような適当な電流源から取り出され る。 電流取り出し及び出力発生手段は、第３及び第４のトランジスタを有する別の 電流ミラーを具えることができ、第３のトランジスタは第４のトランジスタより も予め定めた比率だけ大きな電流を担うことができ、第３及び第４のトランジス タは、第１及び第２の主電極と制御電極とをそれぞれ有し、第３及び第４のトラ ンジスタの各々の第２の主電極が前記電力半導体装置の第２の主電極に結合され 、第３トランジスタの第１の主電極が前記第２トランジスタの第２の主電極に結 合され、第３トランジスタがダイオード接続され、第３及び第４のトランジスタ の制御電極が一緒に結合され、第４トランジスタの第１の主電極は出力信号発生 回路に結合する。 このように構成することにより通常のリーク電流よりも大きく典型的には１ｍ Ａに選択できる適切な電流を低電圧で取り出すことができ、第２の電源電圧ライ ンからの過剰な電力の流出が防止され又は少なくとも軽減される。さらに、補助 電源電圧ラインの電圧が低電圧に維持されている場合、オープン回路検出手段は 負荷からの電流を取り出さない。従って、例えば単に制御するマイクロプロセッ サからの信号が電力半導体装置に供給されて電力半導体装置を導通させる直前の 負荷の状態をチエックするためにオープン回路検出手段を用いる必要がある場合 、このオープン回路検出は不作動状態にされることができる。従って、オープン 回路検出手段は、この電力半導体スイッチの正常な動作にほとんど影響を及ぼす ことなく、特に補助電源電圧ラインの電圧がターンオフされ又は低電位に維持さ れている場合、電力半導体装置の導通中に負荷電源ラインからいかなる電流も取 り出すことはない。 出力発生回路は、第５及び第６のトランジスタを有する別の電流ミラーを具え 、第５のトランジスタが第６のトランジスタよりも予め定めた比率だけ大きな電 流を担うことができ、第５及び第６のトランジスタは、第１及び第２の主電極と 制御電極とをそれぞれ有し、第５及び第６のトランジスタの各々の第１の主電極 が第１の電源電圧ラインに結合され、第５トランジスタの第２の主電極が前記第 ４トランジスタの第１の主電極に結合され、第５トランジスタがダイオード接続 され、第５及び第６のトランジスタの制御電極が一緒に結合され、第６トランジ スタの第２の主電極が前記出力信号を決定する電圧を発生するように結合する。 このような構成の回路により小さい基準電流源を用いることができると共に取り 出された電流の値を正確に決定することができる。この回路はマイクロプロセサ からの出力により駆動されると共に基準電流発生手段に高精度に整合することが できる。別の取り得る方法として、前記別の電流ミラーを電流検知抵抗が置換で きるこの抵抗に生ずる電圧は検出されるがその精度はあまり良好ではない。 第６トランジスタの第２の主電極は抵抗手段を介して前記補助電源電圧ライン 及び第６トランジスタの第２の主電極の電圧に依存する出力信号を発生する出力 インバータ段に結合する。この抵抗手段を用いることにより、複雑な埋込層技術 を用いない場合このような条件下において用いるのが困難な（例えば、寄生バイ ポーラの問題により）相補的ＭＯＳデバイス（例えは、この電力半導体スイッチ の残りの部分がＮＭＯＳデバイスの場合ＰＭＯＳデバイス）の必要性が解消され る。 出力インバータ段は第１及び第２の主電極及び制御電極を有する別のトランジ スタを具え、この別のトランジスタの制御電極が前記第６トランジスタの第２の 主電極に結合され、この別のトランジスタの第１及び第２の主電極が前記第１の 電源電圧ラインと補助電源電圧ラインとの間に結合する。 電力半導体装置の絶縁ゲート電極に結合されているデセーブリング手段は、電 力半導体装置が導通したとき、前記オープン回路検出回路を不作動にする。 一例として、デセーブリング手段を、前記電力半導体装置が導通したとき、前 記別のトランジスタの制御電極を前記第１の電源電圧ラインに結合するように設 ける。このデセーブリング手段は、前記別のトランジスタの制御電極と第１の電 源電圧ラインとの間に結合した第１及び第２の主電極と、前記電力半導体装置の 制御端子に結合した制御電極とを有する別のトランジスタを具える。このように 構成すれば、オープン回路検出の指示は、電力半導体装置が導通していないとき だけ発生する。これにより、電力半導体装置の絶縁ゲート電極の電圧を検出する 簡単で有効な方法が得られる。 別のトランジスタの制御電極の入力バッファにより電力半導体装置の制御端子 に結合することができる。 以下図面を参照して本発明を詳細に説明する。 図１は本発明による電力半導体スイッチ及び自動車の電気系統の一例を示す回 路である。 図２，３，４及び５は本発明による電力半導体セル及び電力半導体スイッチに 用いるのに好適な部品を示す半導体本体の種々の部分の断面図である。 尚、図面はスケール通りに表示されておらず、説明全体を通じて同一又は類似 の部材には同一符号が付されていると理解すべきである。 図面を参照するに、特に図１には、第１の電源電圧ライン３に接続するための 第１の主電極Ｓと、負荷Ｌを介して第２の電源電圧ライン５に接続する第１端子 ４に結合されている第２の主電極と、電力半導体装置２の導通をイネーブルする ゲート制御信号を供給する制御端子ＧＴに接続されている絶縁ゲート電極Ｇとを 有する電力半導体装置２を具える電力半導体スイッチ１、及び電力半導体装置２ と一体化され電力半導体装置２に結合されている負荷Ｌがオープン回路にされて いることを指示するオープン回路検出装置が記載され、このオープン回路検出装 置は基準信号Ｉｒを発生する手段７，Ｒ３，Ｒ４，Ｒ７，Ｑ１，Ｑ２と、第２の 主電極Ｄの電圧に依存する電流を取り出すと共に取り出された電流Ｉｄが基準電 流Ｉｒよりも大きい場合負荷Ｌが通常の動作をしていることを示す出力信号ＯＳ を発生する手段Ｑ３，Ｑ４を具える。本発明による電力半導体スイッチは外部部 品の必要性を回避し、さらに負荷Ｌの状態を正確に決定する必要がある。この理 由は、基準電流Ｉｒを用いることにより（この基準電流は予期されるいかなるリ ーク電流よりも大きくなるように選択することができる）負荷Ｌの周囲の起こり うるリーク電流路を考慮することができるので、取り出された電流Ｉｄが基準電 流Ｉｒよりも大きい場合だけ負荷Ｌが正しく動作しオープン回路になっていない ことが指示されるからである。 図１に示すように、電力半導体装置２は負荷Ｌ用の低電位側スイッチとして結 合されているｎチャネルエンハンスメント型電力ＭＯＳＦＥＴ２を具える。すな わち、ＭＯＳＦＥＴ２のドレイン電極Ｄは第１端子４に結合され負荷Ｌは第１端 子４と正の第２の電源電圧ライン５との間に結合する。ＭＯＳＦＥＴ２のソース 電極Ｓは負の第１の電源電圧ライン３に結合する。一般的に、第１の電源電圧ラ イン３はグランド（アース）に接続し、第２の電源電圧ライン５は適当な正の電 位、例えば電力半導体スイッチが自動車に用いるように意図されている場合バッ テリ電位に接続する。ＭＯＳＦＥＴ２の制御すなわちゲート電極のＧはゲート入 力電圧端子ＧＴを介してゲート駆動回路（図示せず）に結合する。ゲート駆動回 路は適当な通常の形態のものとすることができる。 負荷Ｌは、例えば自動車のランプ又は電球或いは自動車のフィールドコイルの ような適当な負荷とすることができる。 用語「エンハンスメント型」とは、第１及び第２の主電極に適当な電圧が印加 され制御電極に電圧が印加されない（すなわち、０Ｖ）場合に半導体装置が導通 せず、制御電極に非０Ｖを印加することにより導通することを意味する。 基準電流供給手段は第１電流ミラーを具える。図１に示すように、第１の電流 ミラーは第１及び第２のｎチャネルエンハンスメント型絶縁ゲート電界効果トラ ンジスタ（ＩＧＦＥＴ）Ｑ１及びＱ２により構成する。第１及び第２のＩＧＦＥ ＴＱ１及びＱ２は比率整合し、すなわち導通チャネル長に対するチャネル幅の比 Ｗ／Ｌが異なるので、第２のＩＧＦＥＴＱ２は第１のＩＧＦＥＴＱ１よりも予め 定めた比だけ大きい電流を担うことができる。本例では、第１及び第２のＩＧＦ ＥＴは同一のチャネル長Ｌ典型的には５マイクロｍのチャネル長を有し、第２の ＩＧＦＥＴＱ２は第１のＩＧＦＥＴＱ１のチャネル幅の５０倍のチャネル幅を有 する。従って、第２のＩＧＦＥＴＱ２は１０６０μｍのチャネル幅を有し、第１ のＩＧＦＥＴＱ１は２０μｍのチャネル幅を有する。実際の幅は重要はでなく、 この素子を所望の予め定めた比に整合させると共に所望の特性を与える処理技術 の能力により決定される。勿論、ＩＧＦＥＴを必要電流で導通させＩＧＦＥＴの 電圧降下を例えば1V以下の受け入れることができるレベルに維持するために必要 なある最小チャネル幅は必要である。 第１及び第２のＩＧＦＥＴＱ１及びＱ２の第１の主電極ｓは第１の電源電圧ラ イン３に結合する。第１のＩＧＦＥＴＱ１はダイオード接続（すなわち、そのゲ ート電極とソース電極とを共に結合する）し、第２のＩＧＦＥＴのゲート電極ｇ は第１のＩＧＦＥＴＱ１のゲート電極ｇに結合する。第１のＩＧＦＥＴＱ１の第 １の主電極すなわちドレイン電極ｄは適当な負荷を介して補助の電源電圧ライン に結合する。図１に示す実施例において、この抵抗は２個の直列接続した抵抗体 Ｒ３及びＲ４を有し典型的には２００ｋオームの抵抗値を有する。短絡リンク９ を破断することにより別の抵抗体Ｒ７を抵抗体Ｒ３及びＲ４に直列に接続して抵 抗値を典型的には２５０ｋまで増大する。基準電圧は補助電源電圧ライン７に印 加する。基準電圧の値及びＩＧＦＥＴＱ１のドレイン電極ｄから補助電源電圧ラ イン７までの抵抗値は基準電流Ｉｒを与える基準電流源を決定する。 この回路により電流源の値を使用者の要件に整合させることができ、高抵抗値 を用いることにより基準電流を流す極めて小さい値の電流源を形成することがで きる。従って、基準電流はいかある適当な電流源からもとりだすことができ、例 えばこの電力半導体スイッチを制御するマイクロプロセサからも取り出すことが できる。 ＩＧＦＥＴＱ２の第２の主電極すなわちドレイン電極ｄはｐチャネルエンハン スメント型のダイオード接続した第３のＩＧＦＥＴＱ３のドレイン電極ｄに結合 され、このＩＧＦＥＴＱ３は電力ＭＯＳＦＥＴのドレイン電極Ｄに結合した第２ の主電極すなわちソース電極ｓを有する。第３のＩＧＦＥＴＱ３はｐチャネルエ ンハンスメント型の第４のＩＧＦＥＴＱ４と共に第２の電流ミラーを形成し、こ のＩＧＦＥＴＱ４は電力ＭＯＳＦＥＴ２のドレイン電極に結合した第２の主電極 ｓ及び第３のＩＧＦＥＴＱ３の第１の主電極すなわちソース電極ｓ及びゲート電 極ｇに結合したゲート電極ｇを有する。第３のＩＧＦＥＴＱ３は第４のＩＧＦＥ ＴＱ４と比率整合しているので、第３のＩＧＦＥＴＱ３は第４のＩＧＦＥＴＱ４ よりも予め定めた比率だけ大きな電流を担うことができる。本例では、第３及び 第４のＩＧＦＥＴＱ３及びＱ４は同一のチャネル長Ｌを有し、第３のＩＧＦＥＴ Ｑ３は第４のＩＧＦＥＴＱ４のチャネル幅の約２５倍のチャネル幅を有する。従 って、第３のＩＧＦＥＴＱ３は５００μｍのチャネル幅を有し第４のＩＧＦＥＴ Ｑ４は２０μｍのチャネル幅を有することができる。一方、前述したように、比 率整合すること及び装置特性が重要であり、実際の値は重要ではない。 適当な基準電圧を補助電源電圧ライン７に与えると、受入れ得る電流Ｉｄ、典 型的には１ｍＡの電流が電力ＭＯＳＦＥＴ２のドレイン電極Ｄから低電圧で取り 出され又は検出されるので、第２の電源電圧ライン５からの過剰な流出が回避さ れ又は少なくとも低減される。一方、電源電圧ライン７の基準電圧が低く又はゲ ート入力電圧端子ＧＴの電圧が低い場合、電力半導体スイッチ１は負荷Ｌからい かなる電流も流さない。従って、例えば制御プロセッサからの信号が電力半導体 スイッチ１に供給されて電力半導体装置２を導通させる直前の負荷Ｌの状態を単 にチエックするためにオープン回路検出手段が用いられる場合、オープン回路検 出手段は不作動状態にすることができる。従って、このオープン回路検出手段は 電力半導体スイッチの正常動作に対してほとんど影響を及ぼさず、特に電力半導 体装置が導通している間に第２の電源電圧ライン５からいかなる電流も取り出す ことはない。 ＩＧＦＥＴＱ４のドレイン電極をｎチャネルエンハンスメント型のダイオード 接続した第５のＩＧＦＥＴＱ５のドレイン電極に結合し、第５のＩＧＦＥＴのソ ース電極は第１の電源電圧ライン３に結合する。第５のＩＧＦＥＴＱ５はｎチャ ネルエンハンスメント型の第６のＩＧＦＥＴＱ６と共に別の電流ミラーを形成し 、ＩＧＦＥＴＱ６は第１の電源電圧ライン３に結合したソース電極及び第５のＩ ＧＦＥＴＱ５の制御電極に結合した制御電極を有する。第６のＩＧＦＥＴＱ６の ドレイン電極はＩＧＦＥＴＱ１のドレイン電極を補助電源電圧ライン７に結合す る抵抗と同一の抵抗値の抵抗を介して補助電源電圧ライン７に結合して整合させ ると共に、誤りがない場合この電流を電力ＭＯＳＦＥＴ２のドレイン電極Ｄから 流れる電流よりも小さくする。図１に示す実施例において、この抵抗は２個の直 列接続した抵抗体Ｒ５及びＲ６を具え典型的に２００ｋオームの抵抗値を与える 。短絡リンク９を破断することにより別の抵抗体Ｒ８を抵抗体Ｒ５及びＲ６に直 列に接続しこの抵抗値を典型的には２５０ｋまで増大させる。この別の電流ミラ ーを用いることにより、オープン回路検出手段をマイクロプロセサにより駆動す ることができると共に抵抗Ｒ３とＩＧＦＥＴＱ１により形成される電流源に整合 させることができる。ＩＧＦＥＴＱ５は電流検知抵抗で置換することができ、こ の電流検知抵抗圧の電圧は検出されるが、その検出精度はあまり良好なものでは ない。 第６のＩＧＦＥＴＱ６のドレイン電極と抵抗８（抵抗８が短絡されている場合 には抵抗６９との接続部）を、第６のＩＧＦＥＴＱ６の第２の主電極ｄの電圧に 応じて出力信号を発生する出力バッファすなわちインバータ段に結合する。図示 のように、この出力インバータ段は別のｎチャネルエンハンスメント型ＩＧＦＥ ＴＱ８により形成され、このＩＧＦＥＴＱ８は接続部Ｊ１に結合した制御電極ｇ 、抵抗体Ｒ９（典型的には３００ｋオーム）を介して補助電源電圧ライン７に結 合したドレイン電極及び第１の電源電圧ライン３に結合したソース電極を有する 。 電力半導体装置が導通した場合オープン回路検出装置を不作動にするディセー ブリング手段を設けることができる。図１の実施例において、ディセーブリング 手段は、電力半導体装置２が導通した場合付加的なＩＧＦＥＴＱ８の制御電極を 第１の電源電圧ライン３に結合する。図１に示すディセーブリング手段は別のＩ ＧＦＥＴＱ７により形成し、このＩＧＦＥＴＱ７は別のＩＧＦＥＴＱ８の制御電 極ｇと第１の電源電圧ライン３との間に結合した第１及び第２の主電極及び本例 の場合入力バッファにより電力半導体装置２の制御端子Ｇに結合した制御電極ｇ を有する。これにより、電力半導体装置２が導通しない場合のみオープン回路検 出指示をを発生することができる。このように構成することにより、電力ＭＯＳ ＦＥＴ２の絶縁ゲート電極Ｇの電圧を検出する簡単な構造であるが有効な方法が 得られる。電力ＭＯＳＦＥＴ２がオン（導通）又はオフ（非導通）であるかを決 定する閾値電圧は抵抗Ｒ１とＩＧＦＥＴＱ９により形成されるインバータの閾値 電圧となる。半導体製造技術が許す場合より大きな半導体領域が必要になるが、 シュミット トリガ又は電圧比較器のような別の形態のインバータを用いること もできる。 図１に示すように、入力バッファはｎチャネルエンハンスメント型ＩＧＦＥＴ Ｑ９により構成され、このＩＧＦＥＴＱ９は電力半導体装置２の制御端子ＧＴに 結合（所望の場合、適当なゲート直列抵抗を介して）した制御電極ｇ、第１の電 源電圧ライン３に結合した第１の主電極Ｓ及び抵抗体Ｒ１を介して補助電源電圧 ライン７に結合した第２の主電極ｄを有する。第２の主電極と抵抗体Ｒ１との間 の接続部Ｊ２はｎチャネルエンハンスメント型ＩＧＦＥＴＱ１０の制御電極ｇに 結合し、このＩＧＦＥＴＱ１０は補助電源電圧ライン７に結合した第１の主電極 ｓ及び抵抗体Ｒ２を介して補助電源電圧ライン７に結合した第２の主電極ｄを有 する。第２の主電極と補助電源電圧ライン７との間の接続部Ｊ３をＩＧＦＥＴＱ ７の制御電極ｇに結合する。ＩＧＦＥＴＱ９及びＱ１０は同一となるように整合 させることができ、それぞれ５μｍのチャネル長及び５０μｍのチャネル幅を有 することができる。抵抗体Ｒ１及びＲ２はそれぞれ３００ｋの値を有する。抵抗 体Ｒ１とＩＧＦＥＴＱ９並びに抵抗体Ｒ２とＩＧＦＥＴＱ１０はバッファを形成 する。この理由は、ＩＧＦＥＴＱ１０からの出力の検知はＩＧＦＥＴＱ９からの 出力の検知と同一になるからである。技術が許す場合、シュミット トリガや電 圧比較器のような他の形式のバッファを用いることができる。 前述したように、エンハンスメント型ＩＧＦＥＴＱ１〜Ｑ１０は背面ゲート電 極ｂｇを有する。これらの背面ゲート電極ｂｇは回路内の最も適当な点に接続し て不所望な寄生バイポーラ動作を防止する。従って、図１に示すように、Ｎチャ ネルＩＧＦＥＴＱ１，Ｑ２及びＱ５〜Ｑ１０の背面ゲートｂｇは第１の電源電圧 ライン３に接続する。図１には図示されていないが、ｐチャネルＩＧＦＥＴＱ３ 及びＱ４の背面ゲートｂｇは負荷端子４、すなわち電力半導体装置２のドレイン 電極Ｄに接続する。 図１に示す電力半導体スイッチの種々の構成素子は電力半導体装置２と同一の 半導体本体に集積化する。 図２、３、４及び５は図１に示す回路に用いられている構成部品をどのように 形成するかを半導体本体１００の種々の部分により断面図として示す。 本例の場合、半導体本体１００は比較的高不純物濃度のｎ導電型の単結晶シリ コン基板１００ａを具え、この基板上にＭＯＳＦＥＴ２のドレインドリフト領域 を形成する比較的低不純物濃度のｎ導電型のシリコンエピタキシャル層１００ｂ を形成する。 ｎチャネルエンハンスメント型電力ＭＯＳＦＥＴ２は通常のＤＭＯＳ処理技術 を用いて形成する。ＭＯＳＦＥＴ２のソースセル１１を図２に示す。このソース セル１１は半導体本体１００の一方の主表面１００ｃと隣接するｐ導電型領域１ ４を具え、このｐ導電型領域１４はｎ導電型ソース領域１７を含むと共に電力Ｍ ＯＳＦＥＴ２の絶縁ゲート（図２において１８として示す）の下側で導通チャネ ルを規定する。図示のように、ｐ型領域１４は比較的高不純物濃度の補助領域１ ４ａを有し、この補助領域は電力ＭＯＳＦＥＴ２のソース電極Ｓに短絡されて（ ソース領域１７がエッチングされた堀として又はソースイオン注入をマスキング することにより形成されるように示され）寄生バイポーラ動作を抑制する。ソー ス及びゲート（図示せず）電極Ｓ及びＧは絶縁層３０上にメタライゼーションを 形成しそれぞれ適当なコンタクトホールを介してソース領域１７及び絶縁された ゲート１８へのコンタクトを形成することにより形成する。ドレイン電極Ｄは半 導体本体１００の他方の主表面に形成する。 図３は、例えばＩＧＦＥＴ Ｑ１のようなエンハンスメント型ｎチャネルＩＧ ＦＥＴ又はＮＭＯＳ ＩＧＦＥＴについての取り得る構造の一例を示す。図３に 示すように、ＩＧＦＥＴは分離領域又はウエル領域２１を構成するＰ形の第２の 領域内に拡散形成したｎ導電型のソース及びドレイン領域１９及び２０を有する 。ＩＧＦＥＴ Ｑ１，Ｑ２に対する場合のように、ＩＧＦＥＴが高電圧に耐久性 を有する必要がある場合、いかなる適当な通常の形態のフィールドレリーフを形 成し、図示のように領域１９及び２０に低不純物濃度の拡張部１９ａ及び２０ａ を形成することができる。絶縁ゲート２２は導通チャネル領域２２ａ上に形成し 、ソース、ゲート及びドレイン電極２３，２４及び２５は絶縁層３０を貫通する 窓として形成する。本例では、別の電極２１ａを分離領域すなわちウエル領域２ １に結合されているように図示されており、ＩＧＦＥＴの背面ゲートを適当な接 続部へ、すなわちＩＧＦＥＴ Ｑ１の場合第２の電源電圧ライン５への結合をイ ネーブルする。 図４は、例えばＩＧＦＥＴ Ｑ３のようなエンハンスメント型ＰチャネルＩＧ ＦＥＴ又はＮＭＯＳ ＩＧＦＥＴについての取り得る構造の一例を示す。図４に 示すように、このＩＧＦＥＴは半導体本体１００中に拡散形成したＰ導電型のリ ース及びドレイ領域４０及び４１を有する。ＩＧＦＥＴ Ｑ３についての場合の ように、ＩＧＦＥＴが高電圧に対して耐久性が必要な場合、いかなる適当な形態 のフィールドレリーフを形成し、図示のように領域４０及び４１に低不純物濃度 の拡張領域４０ａ及び４１ｂを形成することができる。絶縁ゲート４２は導通チ ャネル領域４２ａ上に形成し、ソース、ゲート及びドレイン電極４３，４４及び ４５は絶縁層３０を貫通する窓内に形成する。図５は例えば抵抗体Ｒ１のような 抵抗Ｒ１〜Ｒ９の一例を示す。勿論、いかなる形態の抵抗体、例えば如何なる形 態の拡散抵抗又は多結晶抵抗体を用いることもできる。図５に示すように、抵抗 体Ｒ１は、分離領域すなわちウエル領域２１の一部となるＰ導電型領域内に形成 した比較的低不純物濃度のｎ型領域２６で構成する。便宜のために同一点に接続 した背面ゲートを有する全ての素子は同一のＰ導電型の分離領域内に形成するこ とができるが、勿論、ＩＧＦＥＴ Ｑ１，Ｑ２及びＱ５〜Ｑ１０の背面ゲートを 抵抗体から回路内の種々の点に結合する場合、別個の分離領域が必要になる。各 電極２８ａ及び２８ｂは、比較的低不純物濃度のｎ導電型領域２６内で離間して いる比較的高不純物濃度のｎ導電型領域２６ａ及び２６ｂとそれぞれ接触する。 導電体の静電スクリーン５０を抵抗体Ｒ１上に形成されている不動化絶縁層４０ 上に形成することができる。このスクリーン５０は不純物が添加された多結晶シ リコーンで構成することがてきる。電極２７を設けてウエル領域２１を適当な基 準電位に結合することができる。しかし、勿論、抵抗体Ｒ１が分離ウエルと接触 しこのウエル領域を適当な基準電位に結合する１個又はそれ以上の他の素子と同 一のＰ導電型ウエル領域２１中に形成されている場合には、この電極２７は不要 である。 図１に示す電力半導体スイッチ１の動作中、抵抗体Ｒ３及びＲ４（Ｒ７が存在 する場合、及びＲ７）と補助電源電圧ライン７はＩＧＦＥＴ Ｑ１を流れる電流 を規定する。第１及び第２の電源電圧ライン３及び５は適当な電圧一般にアース （グランド）及びバッテリ電圧（自動車の用途の場合、典型的には１２Ｖ）にそ れぞれ結合するものとする。 ＩＧＦＥＴ Ｑ２を流れる電流は、ＩＧＦＥＴ Ｑ１及びＱ２のチャネル幅の 比に決定され、上記実施例においてはＩＧＦＥＴ Ｑ１を流れる電流の約５０倍 になる。上述した値で補助電源電圧ライン７の電圧が４．３Ｖの場合、ＩＧＦＥ Ｔ Ｑ１を流れる電流は２０μＡになりＩＧＦＥＴ Ｑ２を流れる電流は約１ｍ Ａになる。ＩＧＦＥＴ Ｑ２を流れる電流はＩＧＦＥＴ Ｑ３をも流れる。ＩＧ ＦＥＴ Ｑ２及びＱ３は十分に広いチャネル幅を有し、これら素子の電圧降下が 約１ｍＡの電流がＩＧＦＥＴ Ｑ２及びＱ３を流れる場合これら素子の電圧降下 が第２の電源電圧ライン５の取り得る電圧範囲（第２の電源電圧ライン５の電圧 が１２Ｖのバッテリ電圧の場合、典型的には２Ｖ）に比べて低くなるようにする 必要がある。 ＩＧＦＥＴ Ｑ４及びＱ５を流れる電流は、ＩＧＦＥＴ Ｑ３を流れる電流及 びＩＧＦＥＴ Ｑ３とＱ４のチャネル幅の比（上記実施例の場合、２５：１）に より決定される。ＩＧＦＥＴ Ｑ６を流れる電流は、ＩＧＦＥＴ Ｑ５を流れる 電流及びＩＧＦＥＴ Ｑ５及びＱ６のチャネル幅の比（上記実施例のは２：１） により決定される。従って、ＩＧＦＥＴ Ｑ６を流れる電流はＩＧＦＥＴ Ｑ１ を流れる電流にほぼ等しくなる。ＩＧＦＥＴ Ｑ６のソース−ドレイン間電圧は ＩＧＦＥＴ Ｑ１のソース−ドレイン間電圧にほぼ等しい。 負荷Ｌが存在しオープン回路でない場合、電力ＭＯＳＦＥＴ２のドレイン電極 の電圧はハイになり、ＩＧＦＥＴ Ｑ３及びＱ４はＩＧＦＥＴ Ｑ１とＱ２の比 率整合により決定される基準電流Ｉｒに等しい取り出されたすなわち検出された 電流Ｉｄ、本例の場合負荷Ｌからの１ｍＡの電流で導通する。上述したように、 ＩＧＦＥＴ Ｑ４及びＱ５を流れる電流は、ＩＧＦＥＴ Ｑ３とＱ４との比率整 合に基づいてＩＧＦＥＴ Ｑ３を流れる電流により決定される。従って、ＩＧＦ ＥＴ Ｑ５は導通され低いソース−ドレイン間電圧Ｖｄｓを有することになる。 従って、ＩＧＦＥＴ Ｑ８の制御電極ｇの電圧はローになり、抵抗Ｒ９とＩＧＦ ＥＴ Ｑ８のドレイン電極ｄとの間の接続部にハイの出力信号が発生する。この 信号は通常の手段により一般的に上述したマイクロプロセッサである適当なコン トローラに供給され、負荷Ｌが正常に動作しており制御信号を制御端子ＧＴに供 給して電力ＭＯＳＦＥＴ２を導通させることができることを表わすインディケー ションを発生させる。電力ＭＯＳＦＥＴ２が導通する場合、制御端子ＧＴのハイ の電圧によりＩＧＦＥＴ Ｑ９が導通し、接続部Ｊ２の電圧が低下し、この結果 ＩＧＦＥＴ Ｑ１０が非導通にされてＩＧＦＥＴ Ｑ７の制御ゲートｇにハイ信 号が供給され、ＩＧＦＥＴ Ｑ７は導通しＩＧＦＥＴ Ｑ８の制御電極の電圧が 低下する。この結果、電力ＭＯＳＦＥＴ２が導通するとき、ディセーブリング手 段はオープン回路検出手段をバイパスするので、電力ＭＯＳＦＥＴ２が導通する 場合に電力ＭＯＳＦＥＴ２のドレイン電圧にかかわらず出力信号ＯＳはハイに維 持される。従って、オープン回路検出手段は電力ＭＯＳＦＥＴ２にこの素子を導 通させる制御信号が供給されない場合単に動作状態となり、すなわちオープン回 路検出手段は、オープン回路負荷（例えば、吹込ランプ又は電球）と正常動作負 荷との間の差が検出される場合に単に動作状態となる。 負荷がオープン回路の場合、電力ＭＯＳＦＥＴ２のドレイン電極Ｄの電圧はロ ーになり、そのためＩＧＦＥＴ Ｑ２及びＱ３に電流が流れない。この結果、Ｉ ＧＦＥＴ Ｑ４，Ｑ８及びＱ６が全てオフすなわち非導通になり、ＩＧＦＥＴ Ｑ８のゲートはハイに引き上げられ、これにより負荷Ｌがオープン回路であるこ とを表わすローの出力信号ＯＳが発生する。ほこり又は水分によりリーク電流（ ＩＧＦＥＴ Ｑ２に決定される基準電流Ｉｒ以下の電流）がオープン回路負荷Ｌ に流れると、ＩＧＦＥＴ Ｑ２，Ｑ３，Ｑ４及びＱ５は導通し、リーク電流にほ ぼ等しいが、基準電流Ｉｒに等しい予期される典型的な１ｍＡの電流ではない電 流を流すことになる。従って、ＩＧＦＥＴ Ｑ６のドレイン電極ｄの電圧はハイ になり、ＩＦＧＦＥＴ Ｑ８のゲートはハイに上昇して負荷がオープン回路であ ることを示すローの出力信号０Ｓを発生する。電力半導体スイッチ１は、基準電 流Ｉｒの低下により、閾値電流値を発生するので、電力ＭＯＳＦＥＴ２のドレイ ン電極Ｄからの電流がほこりや水分によりオープン回路負荷Ｌに生ずるものと予 期されているリーク電流（本例の場合、１ｍＡに設定されている）以下の場合負 荷Ｌは正常に動作しているとは認められない。従って、電力半導体スイッチ１は 、負荷Ｌが正しく動作しているものと考えられ負荷Ｌ周囲のリーク電流により惑 わされることはない。電力ＭＯＳＦＥＴ２のドレイン電流Ｉｄが負荷リーク電流 であると考えられる電流値よりも小さい電流値は基準電流により本例の場合１ｍ Ａに設定される。一方、この閾値電流は、抵抗体Ｒ３〜Ｒ９の値、ＩＧＦＥＴ Ｑ１及びＱ８をオフする閾値電圧及び上述した電流ミラ一比により決定され、特 定の要件に適合するように希望に沿って調整することができる。抵抗体Ｒ９及び ＩＧＦＥＴ Ｑ８により構成されるインバータの閾値電圧は、負荷Ｌが接続され ている場合（正常な条件下である）、ＩＧＦＥＴ Ｑ１及びＱ６のドレイン電極 の電圧よりも低くする必要がある。 オープ回路検出手段は、通常の適当な手段を用いて補助電源電圧ライン７の電 圧を第１の電源電圧ライン３の電圧まで降下させることによりターンオフさせ、 基準電流を零に降下地電力ＭＯＳＦＥＴ２のドレイン電極から電流を流さないよ うにすることができる。 上述したように、ＩＧＦＥＴ Ｑ３及びＱ４は比率整合したＰチャネルＩＧＦ ＥＴとし、ＩＧＦＥＴ Ｑ１，Ｑ２，Ｑ５及びＱ６は比率整合したｎチャネルＩ ＧＦＥＴとする。Ｐチャネルデバイスは寄生バイポーラの問題による大きな危険 性が生ずることなく使用することができる。この理由は、このデバイスは常時基 板（電力ＭＯＳＦＥＴ２のドレイン電極）の電圧以下のバイアス電圧にされてい るからである。ここで用いられているように、整合した比率という用語は、各チ ャネル幅／長Ｗ／Ｌの比の差異により特性かわずかに相違するにすぎないように するためＩＧＦＥＴが同一の製造プロセスを用いて形成され互いに接近するよう に集積化することを意味する。 勿論、電力半導体スイッチを構成する種々の素子の値は、用いる素子の正確な 性質及び電力半導体スイッチに対する特定の要件に依存する。従って、上記値は 一例としてだけのものである考えるべきである。 図１に示す電力半導体スイッチ１は、ＩＧＦＥＴＱ１〜Ｑ５及び上記比率整合 により形成されるミラー電流アップ及びミラー電流ダウン回路により、平衡した 温度依存効果を有するオープン負荷回路の正確で良好な検出が行われる。さらに 、２個の利得段によりシャープな切り換え点が形成される。 勿論、電力半導体装置は電力ＭＯＳＦＥＴ以外のものとすることができ、例え ば図１の回路が同一の半導体本体に集積化されている場合不所望な寄生バイポー ラ動作を抑制する方策を考慮すれば、単に図２の領域１００ａの導電型を反転す ることによりＩＧＢＴとして形成することができる。同様に、例えばＩＧＦＥＴ Ｑ１〜Ｑ１０のような３端子ノーマルオフ装置は、例えばバイポーラトランジス タのような別の形式の３端子ノーマルオフ装置として形成することができる。さ らにオーバ電圧又はオーバ温度保護回路のような他の回路を電力半導体装置２と 共に集積化することができる。 勿論、上記導電型及び極性は反転することができ、半導体本体及び薄膜半導体 層は例えばゲルマニウム又は適当なIII-V族半導体材料の組み合わせのようなＩ シリコン以外の半導体で形成することができる。さらに、多結晶半導体材料の代 わりにアモルファス又は単結晶半導体材料を用いることも出来る。 上述した電力半導体スイッチは相補的ＭＯ技術を用いるのが困難な状況（ＩＧ ＦＥＴＱ３及びＱ４のようなデバイスの状況を除く）に対して意図したものであ るが、いかなる状況下でも用いられる電力半導体装置と共に集積化したロジック 回路を形成するために適当なＭＯＳ技術を利用できる場合、抵抗体Ｒ３をｐチャ ネルＩＧＦＥＴで置換すると共に抵抗体Ｒ５及びＲ６を整合したｐチャネルＩＧ ＦＥＴで置換することにより、比率規定された電流源を用いて基準電流を発生さ せることができる。また、インバータを用いる場合、技術許す場合ＰＭＯＳ又は ＣＭＯＳインバータを用いることができる。 この開示内容から明らかなように、当業者にとって種々の変形や変更が可能で ある。

───────────────────────────────────────────────────── 【要約の続き】 が正確に動作しオープン回路でないことを指示するイン デケーションは取り出した電流（Ｉｄ）が基準電流（Ｉ ｒ）よりも大きい場合だけ発生する。

Claims (1)

1. 【特許請求の範囲】 １．第１の電源電圧ラインに結合するための第１の主電極、負荷を介して第２の 電源電圧ラインに接続する第１の端子に結合されている第２の主電極、及び電力 半導体装置を導通させるゲート信号を供給する制御端子に結合されている絶縁ゲ ート電極を有する電力半導体装置と、前記電力半導体装置と共に集積化され、電 力半導体装置に結合されている負荷がオープン回路であることを指示するオープ ン回路検出回路と、基準電流を供給する手段、前記第２の主電極の電圧に依存す る電流を取り出すと共に取り出した電流が前記基準電流よりも大きい場合前記負 荷が正常に動作していることを示す出力信号を発生する手段を有する検出回路と を具える電力半導体スイッチ。 ２．請求項１に記載の電力半導体スイッチにおいて、前記基準電流供給手段が第 １及び第２のトランジスタを有する電流ミラーを具え、第２のトランジスタが第 １のトランジスタよりも予め定めた比率だけ大きな電流を担うことができ、第１ 及び第２のトランジスタが、第１及び第２の主電極と制御電極とをそれぞれ有し 、第１及び第２のトランジスタの各々の第１の主電極が第１の電源電圧ラインに 結合され、第１トランジスタの第２の主電極が補助電源電圧ラインに結合され、 第１トランジスタがダイオード接続され、第１及び第２のトランジスタの制御電 極が前記電力半導体装置の第２の主電極の電圧に依存する電流を受け取るように 結合されている電力半導体スイッチ。 ３．請求項１に記載の電力半導体スイッチにおいて、前記電流取り出し及び出力 発生手段が、第３及び第４のトランジスタを有する別の電流ミラーを具え、第３ のトランジスタが第４のトランジスタよりも予め定めた比率だけ大きな電流を担 うことができ、第３及び第４のトランジスタが、第１及び第２の主電極と制御電 極とをそれぞれ有し、第３及び第４のトランジスタの各々の第２の主電極が前記 電力半導体装置の第２の主電極に結合され、第３トランジスタの第１の主電極が 前記第２トランジスタの第２の主電極に結合され、第３トランジスタがダイオー ド接続され、第３及び第４のトランジスタの制御電極が一緒に結合され、第４ト ランジスタの第１の主電極が出力信号発生回路に結合されてい る電力半導体スイッチ。 ４．請求項３に記載の電力半導体装置において、前記出力発生回路が、第５及び 第６のトランジスタを有する別の電流ミラーを具え、第５のトランジスタが第６ のトランジスタよりも予め定めた比率だけ大きな電流を担うことができ、第５及 び第６のトランジスタが、第１及び第２の主電極と制御電極とをそれぞれ有し、 第５及び第６のトランジスタの各々の第１の主電極が第１の電源電圧ラインに結 合され、第５トランジスタの第２の主電極が前記第４トランジスタの第１の主電 極に結合され、第５トランジスタがダイオード接続され、第５及び第６のトラン ジスタの制御電極が一緒に結合され、第６トランジスタの第２の主電極が前記出 力信号を決定する電圧を発生するように結合されている電力半導体スイッチ。 ５．請求項４に記載ので半導体スイッチにおいて、前記第６トランジスタの第２ の主電極が抵抗手段を介して前記補助電源電圧ライン及び第６トランジスタの第 ２の主電極の電圧に依存する出力信号を発生する出力インバータ段に結合されて いる電力半導体スイッチ。 ６．請求項５に記載の電力半導体スイッチにおいて、前記出力インバータ段が第 １及び第２の主電極及び制御電極を有する別のトランジスタを具え、この別のト ランジスタの制御電極が前記第６トランジスタの第２の主電極に結合され、この 別のトランジスタの第１及び第２の主電極が前記第１の電源電圧ラインと補助電 源電圧ラインとの間に結合されている電力半導体スイッチ。 ７．請求項１から６までのいずれか１項に記載の電力半導体スイッチにおいて、 前記電力半導体装置の絶縁ゲート電極に結合されているデセーブリング手段が、 電力半導体装置が導通したとき、前記オープン回路検出回路を不作動にする電力 半導体スイッチ。 ８．請求項６に記載の電力半導体スイッチにおいて、デセーブリング手段を、前 記電力半導体装置が導通したとき、前記別のトランジスタの制御電極を前記第１ の電源電圧ラインに結合するように設けた電力半導体スイッチ。 ９．請求項８に記載の電力半導体スイッチにおいて、前記デセーブリング手段が 、前記別のトランジスタの制御電極と第１の電源電圧ラインとの間に結合した 第１及び第２の主電極と、前記電力半導体装置の制御端子に結合した制御電極と を有する別のトランジスタを具える電力半導体スイッチ。 １０．請求項９に記載の電力半導体スイッチにおいて、前記別のトランジスタの 制御電極が入力バッファにより電力半導体装置の制御電極に結合されている電力 半導体スイッチ。 １１．第１及び第２の電源電圧ラインと、第２の電源電圧ラインに結合した負荷 と、前記負荷を切り換える電力半導体スイッチとを具え、前記電力半導体スイッ チが、第１の電源電圧ラインに結合した第１の主電極、負荷を介して第２の電源 電圧ラインに接続した第１の端子に結合されている第２の主電極、及び前記負荷 を切り換える電力半導体装置を導通させるゲート信号を供給する制御端子に結合 されている絶縁ゲート電極を有する電力半導体装置と、前記電力半導体装置と共 に集積化され、電力半導体装置に結合されている負荷がオープン回路であること を指示するオープン回路検出回路と、基準電流を供給する手段、前記第２の主電 極の電圧に依存する電流を取り出す手段、取り出した電流が前記基準電流よりも 大きい場合前記負荷が正常に動作していることを示す出力信号を発生する手段と を有する検出回路とを具える自動車の電気系統。