TWI388100B - 形成整合式電壓保護裝置及結構之方法 - Google Patents

形成整合式電壓保護裝置及結構之方法 Download PDF

Info

Publication number
TWI388100B
TWI388100B TW095130662A TW95130662A TWI388100B TW I388100 B TWI388100 B TW I388100B TW 095130662 A TW095130662 A TW 095130662A TW 95130662 A TW95130662 A TW 95130662A TW I388100 B TWI388100 B TW I388100B
Authority
TW
Taiwan
Prior art keywords
voltage
unprotected
control
transistor
electrode
Prior art date
Application number
TW095130662A
Other languages
English (en)
Other versions
TW200713734A (en
Inventor
Paolo Migliavacca
Original Assignee
Semiconductor Components Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Ind filed Critical Semiconductor Components Ind
Publication of TW200713734A publication Critical patent/TW200713734A/zh
Application granted granted Critical
Publication of TWI388100B publication Critical patent/TWI388100B/zh

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H02H3/207Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage also responsive to under-voltage
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H02H11/002Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
    • H02H11/003Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection using a field effect transistor as protecting element in one of the supply lines

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

形成整合式電壓保護裝置及結構之方法
本發明一般而言係關於電子學,且更特定言之,係關於形成半導體裝置及結構之方法。
先前,已有多種方法及電路結構用於形成電路之過電壓及欠電壓保護。在一提供欠電壓及過電壓保護之應用中,使兩個N通道金屬氧化物半導體(MOS)電晶體以其源極在一共用點處結合之方式串聯。於2004年8月5日公開之由Strayer等人申請的美國專利公開案第2004/0150927號揭示此應用之一實例。歸因於與整合式電晶體相關聯之寄生二極體,難以將此實施方式整合至一單一半導體基板上。因此,此架構需要使用非整合式電晶體。該非整合式電晶體增加了使用該架構之系統的成本。
因此,需要一保護電路免於過電壓及欠電壓狀態之方法,該方法可被整合至一單一半導體基板上。
圖1示意性說明一保護系統10之一部分的實施例,該保護系統包含在反向電壓、欠電壓及過電壓狀態下的保護。系統10包含一保護管理器電路或管理器16、一負載14及一保護電路21。保護電路21接收一在電壓輸入11上的未保護電壓,且經配置以回應該未保護電壓之第一值及第二值而耦合及去耦負載14以接收該未保護電壓。保護電路21亦經配置以回應該未保護電壓之第一值及第二值而在輸出23上形成一受保護電壓。在較佳實施例中,負載14為一電池。在其他實施例中,負載14可能為另一類型之電路元件。系統10接收在電壓輸入11與電壓返回12之間的未保護電壓。該未保護電壓通常為一來自穩壓電源控制器之電壓,該電壓可在一欠電壓值與一過電壓值之間變動。欠電壓值與過電壓值之間的電壓值為該未保護電壓的標稱值。在某些實施例中,該未保護電壓可能為一經整流之正弦波,例如整流全波或整流半波。在一例示性實施例中,該未保護電壓為一來自電源控制器的調整電壓,其具有約為三(3)伏至七(7)伏之標稱值。在提供該未保護電壓之電路中出錯之情況下(未圖示),該未保護電壓可增加至一大於標稱值且可能遠大於過電壓值的值。提供該未保護電壓的電路中的出錯亦可導致該未保護電壓變得小於標稱值且遠小於欠電壓值,或甚至變為相對於返回12上之電壓為負。電路21係經配置以在輸出23上以某一不損害接收該受保護電壓之電路的值提供受保護電壓。熟習此項技術者將瞭解:最大操作電壓可大於標稱值。對於標稱值約為三(3)伏至七(7)伏之例示性實施例,最大操作電壓可高達28伏。該最大操作電壓通常係由用以形成管理器16之半導體技術的類型及用以形成電晶體26及27之半導體技術決定。
管理器16接收在輸入17與通常連接至返回12的電壓返回之間的受保護電壓。管理器16包含一內部調節器或連接於輸入17與電壓返回之間的調節器,以接收來自輸出23的受保護電壓及提供適合於操作管理器16之元件的調整電壓。管理器16亦通常包含一電荷泵、一電壓偵測器、控制邏輯及一驅動器。該電壓偵測器接收來自輸入17之受保護電壓,且向該控制邏輯提供一指示該受保護電壓之值係處於標稱範圍內之信號。如下文可見,該電壓偵測器不偵測負電壓或反向電壓。然而,保護電路21偵測反向電壓,且在反向電壓狀態下,藉由提供一不損害管理器16的受保護電壓來保護管理器16。該控制邏輯在輸出19上產生一過電壓(OV)信號,當輸入17上所接收的受保護電壓之值大於過電壓值時,信號為高,在其他狀態下為低。當輸入17上所接收的受保護電壓小於過電壓值時,該控制邏輯向電荷泵產生一高信號。該電荷泵提高信號的值且與驅動器一起在輸出18上形成一閘控信號,該閘控信號之值可能大於輸入17上所接收的受保護電壓的值。通常該閘控信號之值約為該經保護電壓之值的兩倍,其限制條件為該受保護電壓之值小於過電壓值。若受保護電壓的值高於過電壓值,則使輸出18耦合至一大體上與返回12之值相等的值。
圖2示意性說明保護電路21之一部分的例示性實施例。該描述參考圖1及圖2。保護電路21包含一諸如電晶體26之第一開關裝置或開關、一諸如電晶體27之第二開關裝置或開關、一信號控制器28及一反向電壓控制器29。在較佳實施例中,電晶體26及27為N通道LD(橫向雙擴散)功率MOS電晶體(LDMOS)。在其他實施例中,電晶體26及27可為其他類型之N通道電晶體,其限制條件為該等電晶體可承受汲極至閘極之高壓且具有低導通電阻。信號控制器28係經配置以接收未保護電壓且亦接收來自管理器16之閘控信號及OV信號。若該未保護電壓之值變得小於返回12之值或變成反向電壓,則控制器28亦經配置以提供一第一控制信號,以停用諸如電晶體26之第一開關,且若該未保護電壓之值大於過電壓值,則提供一第二控制信號,以停用諸如電晶體27之第二開關。反向電壓控制器29經配置以接收過電壓信號,且在輸出23上提供一不會變為負電壓之受保護電壓,以保護管理器16及其他為接收該受保護電壓而連接的電路。舉例而言,控制負載14之電路(未圖示)可使用該受保護電壓。通常將至少電晶體26及27一起整合至一半導體基板上。較佳為將至少電晶體26及27整合至與控制器28及29相同之半導體基板上。在某些實施例中,亦可將管理器16之各部分(諸如電壓偵測器、電荷泵、驅動器及控制邏輯之一部分)整合至與電晶體26及27相同之半導體基板上。將電晶體26及27整合至同一半導體基板上通常會使各電晶體26及27形成汲極至基板之寄生二極體。由於該汲極至基板之寄生二極體,電晶體26及27之汲極無法暴露於可施加至輸入11之負向電壓下。該反向電壓可使該二極體正向偏壓,從而導致可能損害電路的大電流流動。因此,使電晶體26及27之汲極或載流電極連接在一起,以防止反向電壓損害電路。同樣,電晶體26及27之參考載流電極或源極連接至各自之輸入11及輸出13。
在一例示性實施例中,負載14為5伏之電池。在該例示性實施例中,輸入電壓之標稱值的範圍約為3.0伏至7.0伏,因此,高於7.0伏的電壓表示過電壓狀態。儘管過電壓值為約7.0伏,但管理器16可承受高達大約28.0伏之電壓。在該例示性實施例中,返回12連接至電池的負端且起接地電壓之作用。在該例示性實施例之操作中,若該未保護電壓之值超出過電壓值,則管理器16之電壓偵測器迫使OV信號為高,而控制邏輯及驅動器迫使閘控信號為低。輸入11上之未保護電壓正向偏壓箝位電晶體26之閘極之電晶體50的內接二極體至一大約小於該未保護電壓一個二極體壓降的電壓。因此,控制器28提供第一控制信號至電晶體26,該第一控制信號對電晶體26形成小於臨限電壓之閘極至源極電壓(Vgs),且使電晶體26停用。耦合至電晶體26之Vgs亦小於電晶體26可承受之最大Vgs,該最大Vgs對於該例示性實施例為約8伏(8 V)之最大值。為確保電晶體50之內接二極體變為正向偏壓,以使二極體連接至電晶體50之源極的方式形成電晶體50。應注意,對於圖2中說明之例示性實施例,電晶體50為一N通道電晶體。熟習此項技術者應瞭解,當將電晶體50整合至與電晶體26及27相同之基板上時,在N井中形成電晶體50,該N井在P型半導體基板中形成。對於該實施例,電阻器48連接於輸入11與N井之間,在該N井中形成電晶體50。若輸入11為負,則電阻器48經由電晶體50之基板至N井之寄生二極體限制來自返回的電流。即使電晶體26被停用,但電晶體26之內接二極體可仍允許電流自輸入11流動。輸入24上之高OV信號啟用電晶體54,其將電晶體27之閘極牽引至接地電壓。由於電晶體27之源極連接至電池,因此來自電晶體54之低電壓停用電晶體27。電晶體27之停用使電池自輸入11上之未保護電壓去耦。請注意,電晶體27之內接二極體防止當電晶體27停用時電流自輸入11流至負載14,且確保負載14自未保護電壓去耦。輸入24上之高OV信號亦啟用電晶體31,其將地面電位耦合至電晶體30之閘極,藉此停用電晶體30。在電晶體30被停用之情況下,電阻器33及34之電阻器電橋維持電晶體37之閘極之電壓仍低於來自輸入11上的源極及汲極之電壓,藉此使電晶體37處於啟用狀態以將來自輸入11之未保護電壓耦合至輸出23上的受保護電壓。電阻器33及34亦將電晶體37之Vgs限制於一低於用以形成電晶體37之技術所允許的最大Vgs的值。即使該受保護電壓現大於7.0伏,但管理器16及其他接收來自輸出23之電壓的電路係經配置以在不造成損害之情況下在該等電壓下操作。
若未保護電壓之值反向,則電阻器46及47形成一分壓器,其迫使電晶體50之閘極電壓較之電晶體50之源極較少為負,藉此啟用電晶體50。電晶體50將一電壓耦合至約與未保護電壓之值相等的電晶體26之閘極,藉此停用電晶體26。同樣,電晶體26之內接二極體反向偏壓,因此無反向電流可自電池流至輸入11。由於輸入24上之OV信號實質上接地,因此電晶體54之內接二極體經正向偏壓,其將電晶體27之閘極大體牽引至返回25之地面電位,藉此停用電晶體27。應注意,將電晶體27之閘極耦合至返回25亦將耦合至電晶體27之Vgs限制為不損害電晶體27的值。電晶體31之汲極至基板之寄生二極體箝位電晶體30之Vgs至一接近返回25之地面電位的電壓,藉此保護電晶體30之Vgs。電晶體30之內接二極體迫使電晶體37之閘極大體上至返回25之地面電位,藉此停用電晶體37,且使未保護電壓自輸出23去耦。因此,控制器29在輸出23上提供一受保護電壓,該受保護電壓不損害管理器16或其他為接收輸出23上之電壓而連接的電路。
若未經保護之電路之值處於標稱範圍內,則管理器16迫使OV信號為低且閘控信號為高。OV信號大體上約為接地電壓,而閘控信號約為管理器16的輸入17上電壓之兩倍,以為電晶體26及27提供強驅動信號。控制器28之電阻器46及47迫使電晶體50之閘極低於來自輸入11之正電壓,藉此停用電晶體50。電阻器44及45之電阻分壓器將一電壓耦合至電晶體51及52之閘極,即低於輸入11上之電壓。低OV信號停用電晶體53及54,因此,高閘控信號由電晶體52上之汲極接收,其啟用電晶體51及52。啟用之電晶體51及52經由各自之電阻器41及42將閘控信號施加至電晶體26及27之閘極。電阻器44及45之電阻器電橋將電晶體51及52之閘極所接收之Vgs限制於一低於用以形成電晶體51及52之技術所能承受之最大值的值。因此,控制器28提供能夠使各自之電晶體26及27將電池耦合至未保護電壓之第一控制信號及第二控制信號,藉此將電池充電。輸入24上之低電壓使啟用電晶體30之電晶體31停用。電晶體37之閘極經降低且啟用電晶體37,其使來自輸入11之未保護電壓耦合至輸出23。熟習此項技術者將瞭解,由電阻器33及34、電阻器41及42、電阻器44及45與電阻器46及47形成之電阻器電橋所預形成的電壓限制有助於限制電晶體之Vgs,且促使電晶體整合至與電晶體26及27相同之半導體基板上。
為向電路21提供該功能性,電晶體26之源極一般連接至輸入11、電阻器48之第一端子、電晶體50之源極、電阻器46之第一端子、電阻器45之第一端子、電阻器35之第一端子、電阻器33之第一端子及電晶體37之汲極。電晶體26之汲極連接至電晶體27之汲極。藉由與電阻器41之第一端子及電晶體50之汲極之連接,電晶體26之閘極經耦合以接收來自控制器28之第一控制信號。電晶體50之本體連接至電晶體50之源極,因此連接至輸入11。電晶體50之N井連接至電阻器48之第二端子。電晶體50之閘極一般連接至電阻器46之第二端子及電阻器47之第一端子。電阻器47之第二端子一般連接至電阻器44之第一端子、二極體43之陽極、電晶體31之源極、電晶體30之源極、電阻器34之第一端子、電晶體53及54之源極且連接至輸入25。電阻器44之第二端子一般連接至電阻器45之第二端子、二極體43之陰極、電晶體52之閘極及電晶體51之閘極。電晶體51之汲極一般連接至電阻器41之第二端子及電阻器42之第一端子。電晶體27之源極連接至輸出13。藉由與電阻器42之第二端子及電晶體54之汲極之連接,連接電晶體27之閘極以接收來自控制器28之第二控制信號。電晶體51之源極連接至電晶體52之源極。電晶體52之汲極一般連接至輸入22及電晶體53之汲極。電晶體53之閘極一般連接至電晶體54之閘極、輸入24及電晶體31之閘極。電晶體31之汲極一般連接至電晶體30之閘極、二極體32之陰極及電阻器35之第二端子。二極體32之陽極連接至返回25。電晶體30之汲極一般連接至電阻器33之第二端子、電阻器34之第二端子及電晶體37之閘極。電晶體37之源極連接至輸出23。
圖3示意性說明一半導體裝置70之實施例之一部分的放大平面圖,該半導體裝置70係在半導體晶粒71上形成。電路21在晶粒71上形成。為使圖式簡單起見,晶粒71亦可包含圖3中未示出之其他電路。電路21及裝置70藉由熟習此項技術者所熟知之半導體製造技術在晶粒71上形成。在某些實施例中,管理器16之各部分亦可連同電路21一起在晶粒71上形成。
慮及上述所有情況,其顯然揭示新穎裝置及方法。其中包含形成一整合式保護裝置,該保護裝置使兩個背對背之保護電晶體在同一半導體基板上形成。將電晶體之汲極耦合在一起促使在同一半導體基板上形成電晶體,以使該整合式保護裝置可保護電路免受反向電壓損害。使用兩個控制信號控制該等背對背電晶體促使控制電晶體以保護電路免受過電壓狀態及反向電壓狀態損害。
當以具體較佳實施例描述本發明之標的時,顯然熟習半導體技術者將顯而易見多種替代及變化。另外,為描述之清晰起見,通篇採用"連接"一詞,然而,其欲表達與"耦合"一詞相同之涵義。因此,應將"連接"理解為包含直接連接或間接連接。
10...保護系統
11...輸入
12...返回
13...輸出
14...負載
16...管理器
17...輸入
18...輸出
19...輸出
21...保護電路
22...輸入
23...輸出
24...輸入
25...返回
26...電晶體
27...電晶體
28...信號控制器
29...反向電壓控制器
30...電晶體
31...電晶體
32...二極體
33...電阻器
34...電阻器
35...電阻器
37...電晶體
41...電阻器
42...電阻器
43...二極體
44...電阻器
45...電阻器
46...電阻器
47...電阻器
48...電阻器
50...電晶體
51...電晶體
52...電晶體
53...電晶體
54...電晶體
70...半導體裝置
71...半導體晶粒
圖1示意性說明保護系統的一部分之實施例,該保護系統包含根據本發明之保護電路。
圖2示意性說明根據本發明之圖1的保護電路的例示性實施例之一部分。
圖3示意性說明一半導體裝置之放大平面圖,該半導體裝置包含根據本發明之圖1之保護系統的至少一部分。
為使說明簡單清晰起見,圖中元件未必按比例繪製,且不同圖中之相同參考符號表示同一元件。另外,為使描述簡單起見,已省略熟知步驟及元件之描述及詳情。如本文所使用之載流電極意謂一裝置之元件,該元件載運通過該裝置之電流,例如MOS電晶體之源極或汲極、雙極電晶體之發射極或集極、或二極體之陰極或陽極;且控制電極意謂該裝置之元件,該元件控制通過該裝置之電流,例如MOS電晶體之閘極或雙極電晶體之基極。雖然該等裝置在本文中解釋為特定的N通道或P通道裝置,但一般熟習此項技術者將瞭解根據本發明互補裝置亦有可能。熟習此項技術者應瞭解,如本文所使用之詞"在…期間、當…時"並非意謂一動作在起始動作之後立刻發生之精確術語,而表示在由該起始動作引發之反應之間可存在些微但合理的延遲。
10...保護系統
11...輸入
12...返回
13...輸出
14...負載
16...管理器
17...輸入
18...輸出
19...輸出
21...保護電路
22...輸入
23...輸出
24...輸入
25...返回

Claims (15)

  1. 一種反向電壓及過電壓保護電路,其包括:一第一開關裝置,其具有一控制電極、一載流電極及一參考載流電極,該參考載流電極係經耦合以接收一未保護電壓;一第二開關裝置,其具有一控制電極、一耦合至一負載之參考載流電極及一耦合至該第一開關裝置之該載流電極的載流電極;一控制電路,其經配置以接收該未保護電壓,且回應該具有一大於一過電壓值之值的未保護電壓,在接收該未保護電壓時,停用該第二開關裝置且將該負載去耦,且回應該具有一反向值之未保護電壓,在接收該未保護電壓時,停用該第一開關裝置且將該負載去耦;及耦合串聯之一第一電晶體及一第二電晶體,其中該第一及第二電晶體之一的一載流電極係耦合至該第一及第二開關裝置二者之該控制電極,該第一及第二電晶體可操作耦合以接收一控制信號及耦合該控制信號至該第一及第二開關裝置之該控制電極。
  2. 如請求項1之反向電壓及過電壓保護電路,其中該控制電路具有一耦合至該第一開關裝置之該控制電極的第一輸出及一耦合至該第二開關裝置之該控制電極的第二輸出。
  3. 如請求項1之反向電壓及過電壓保護電路,其中該第一開關裝置及該第二開關裝置為N通道MOS電晶體。
  4. 如請求項1之反向電壓及過電壓保護電路,其中該控制電路係經配置以回應該具有一反向值之未保護電壓而耦合一大約與該未保護電壓相等的信號至該第一開關裝置的該控制電極。
  5. 如請求項1之反向電壓及過電壓保護電路,其中該控制電路係經配置以回應該具有該大於該過電壓值之值的未保護電壓而耦合一小於該第二開關裝置之一臨限電壓的信號至該第二開關裝置的該控制電極。
  6. 如請求項1之反向電壓及過電壓保護電路,其中該控制電路係經配置以耦合一第一控制信號至該第一開關裝置的該控制電極,且耦合一不同於該第一控制信號的第二控制信號至該第二開關裝置的該控制電極。
  7. 如請求項1之反向電壓及過電壓保護電路,其中該控制電路係經配置以回應該具有一小於該過電壓值而大於該反向值之值的未保護電壓而耦合該控制信號至該第一及第二開關裝置的一第二者。
  8. 如請求項1之反向電壓及過電壓保護電路,其中該負載為一電池。
  9. 一種形成一反向電壓及過電壓保護電路之方法,其包括:耦合一第一開關之一參考載流電極以接收一未保護電壓;耦合一第二開關裝置之一參考載流電極至一負載,且耦合該第二開關裝置之一載流電極至該第一開關的一載 流電極;耦合一第一電晶體之一第一載流電極以接收該未保護電壓,一第二載流電極至該第一開關之一控制電極,及一控制電極以接收一控制信號;及配置一控制電路以接收該未保護電壓及啟用該第一電晶體藉以停用該第一開關,配置該控制電路以回應該具有一大於一過電壓值之值的未保護電壓而在接收該未保護電壓時停用該第二開關裝置以將該負載去耦,且配置該控制電路以回應該具有一反向值之未保護電壓而在接收該未保護電壓時藉以停用該第一開關以將該負載去耦。
  10. 如請求項9之方法,其中配置該保護電路以接收該未保護電壓包含配置該控制電路以對該第一開關之一控制電極形成一第一控制信號,且對該第二開關裝置之一控制電極形成一不同於該第一控制信號的第二控制信號。
  11. 如請求項9之方法,其中耦合該第一開關之該參考載流電極以接收該未保護電壓包含:耦合一N通道MOS電晶體的一源極以接收該未保護電壓。
  12. 如請求項9之方法,其中耦合該第二開關裝置之該參考載流電極至該負載,且耦合該第二開關裝置之該載流電極至該第一開關的該載流電極,耦合一第一N通道MOS電晶體之一汲極至一第二N通道MOS電晶體的一汲極。
  13. 如請求項9之方法,其中配置該保護電路以接收該未保護電壓且啟用該第一電晶體包含配置該控制電路以回應 該具有該反向值的未保護電壓而對該第一開關之一控制電極形成一大約與該未保護電壓相等的控制電壓。
  14. 如請求項13之方法,其進一步包含配置該控制電路以回應該具有該反向值的未保護電壓而對該第二開關裝置之一控制電極形成一停用該第二開關裝置的控制電壓。
  15. 如請求項13之方法,其進一步包含配置該控制電路以回應該具有該大於該過電壓值之值的未保護電壓而對該第二開關裝置之一控制電極形成一小於該參考載流電極上之一電壓的控制電壓。
TW095130662A 2005-09-21 2006-08-21 形成整合式電壓保護裝置及結構之方法 TWI388100B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/231,069 US7382594B2 (en) 2005-09-21 2005-09-21 Method of forming an integrated voltage protection device and structure

Publications (2)

Publication Number Publication Date
TW200713734A TW200713734A (en) 2007-04-01
TWI388100B true TWI388100B (zh) 2013-03-01

Family

ID=37883800

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095130662A TWI388100B (zh) 2005-09-21 2006-08-21 形成整合式電壓保護裝置及結構之方法

Country Status (4)

Country Link
US (1) US7382594B2 (zh)
CN (1) CN1937344B (zh)
HK (1) HK1104125A1 (zh)
TW (1) TWI388100B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1717849A1 (en) 2005-04-27 2006-11-02 STMicroelectronics S.r.l. Process for manufacturing a MOS device with intercell ion implant
ITTO20070163A1 (it) 2007-03-02 2008-09-03 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo misfet a conduzione verticale con struttura dielettrica di porta a spessore differenziato e dispositivo misfet a conduzione verticale cosi' realizzato
JP5274823B2 (ja) * 2007-12-11 2013-08-28 ルネサスエレクトロニクス株式会社 電力供給制御回路
US8416549B2 (en) * 2008-03-13 2013-04-09 Semiconductor Components Industries, Llc Method for providing over-voltage protection and circuit therefor
DE102008027428B4 (de) * 2008-06-09 2021-08-12 Texas Instruments Deutschland Gmbh Integrierte Batterieladegerät-Schutzschaltung
CN104393558A (zh) * 2014-11-24 2015-03-04 程信羲 一种厚膜低功耗防反接过欠压保护模块
DE102014225431B4 (de) * 2014-12-10 2021-02-04 Volkswagen Aktiengesellschaft Vorrichtung und Verfahren zum Trennen und Verbinden zweier Teilbordnetze
US9768611B2 (en) * 2015-02-18 2017-09-19 Continental Automotive Systems, Inc. Apparatus and method for reverse battery protection
FR3050586B1 (fr) * 2016-04-22 2021-09-10 Renault Sas Protection de l’alimentation electrique d’un vehicule
DE102018207503A1 (de) * 2018-05-15 2019-11-21 Continental Teves Ag & Co. Ohg Schaltungsanordnung zum Schutz einer elektronischen Baugruppe
US11031776B2 (en) * 2018-11-08 2021-06-08 Nxp B.V. Overvoltage protection device and a method for operating an overvoltage protection device
CN113206494B (zh) * 2021-03-19 2023-04-28 成都市菱奇半导体有限公司 一种输入电压的检测电路和充电器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE897772A (fr) * 1983-09-19 1984-03-19 Itt Ind Belgium Contacts electroniques et dispositifs associes
US5569550A (en) * 1995-02-03 1996-10-29 Motorola, Inc. Battery pack having under-voltage and over-voltage protection
US5781390A (en) * 1996-12-21 1998-07-14 Sgs-Thomson Microelectronics, Inc. Integrated supply protection
US6424035B1 (en) * 1998-11-05 2002-07-23 Fairchild Semiconductor Corporation Semiconductor bilateral switch
US6922322B2 (en) * 2003-01-31 2005-07-26 Delphi Technologies, Inc. High side reverse and overvoltage transient protection
US7119999B2 (en) 2004-03-20 2006-10-10 Texas Instruments Incorporated Pre-regulator with reverse current blocking

Also Published As

Publication number Publication date
HK1104125A1 (en) 2008-01-04
CN1937344B (zh) 2010-12-01
CN1937344A (zh) 2007-03-28
TW200713734A (en) 2007-04-01
US20070064362A1 (en) 2007-03-22
US7382594B2 (en) 2008-06-03

Similar Documents

Publication Publication Date Title
TWI388100B (zh) 形成整合式電壓保護裝置及結構之方法
JP5067786B2 (ja) 電力用半導体装置
US7919976B2 (en) Transistor diagnostic circuit
US8116051B2 (en) Power supply control circuit
US8299841B2 (en) Semiconductor device
US20090002055A1 (en) Semiconductor device
EP2071726A2 (en) Load driving device
US8669805B2 (en) Coupling circuit, driver circuit and method for controlling a coupling circuit
US7835124B2 (en) Short circuit and over-voltage protection for a data bus
US20130188287A1 (en) Protection circuit, charge control circuit, and reverse current prevention method employing charge control circuit
US6650520B2 (en) Power supply reverse bias protection circuit for protecting both analog and digital devices coupled thereto
US5909135A (en) High-side MOSFET gate protection shunt circuit
US9075087B2 (en) Voltage detection circuit, ECU, automobile with ECU
US10797481B2 (en) Reverse connection protection circuit and load system
US20100053827A1 (en) Protection circuit
US20040070901A1 (en) Electrostatic discharge protection circuit
JP3537061B2 (ja) 半導体装置
US6727745B2 (en) Integrated circuit with current sense circuit and associated methods
CN111034048B (zh) 具有反向电流阻挡的传感器设备的高压输出驱动器
US20040169237A1 (en) Semiconductor integrated circuit device
US7724047B2 (en) Semiconductor integrated circuit driving external FET and power supply incorporating the same
JP2019103015A (ja) 電源逆接続保護機能を備えた負荷駆動回路
CN107977035B (zh) 栅极驱动器电路及其操作方法和用于电路保护的系统
US6653884B2 (en) Input interface circuit for semiconductor integrated circuit device
US20190079550A1 (en) Devices and methods for dynamic overvoltage protection in regulators

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees