JP3580857B2 - パワー半導体デバイス回路 - Google Patents
パワー半導体デバイス回路 Download PDFInfo
- Publication number
- JP3580857B2 JP3580857B2 JP13889694A JP13889694A JP3580857B2 JP 3580857 B2 JP3580857 B2 JP 3580857B2 JP 13889694 A JP13889694 A JP 13889694A JP 13889694 A JP13889694 A JP 13889694A JP 3580857 B2 JP3580857 B2 JP 3580857B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- power semiconductor
- gate
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Description
【産業上の利用分野】
本発明は、絶縁ゲート電界効果パワー半導体デバイスと、該パワー半導体デバイスの絶縁ゲート電極への電圧印加を制御するためのゲート制御回路と、異常状態が検出された際に前記パワー半導体デバイスをスイッチングオフするための欠陥検出回路とを具えているパワー半導体デバイス回路に関するものである。
【0002】
【従来の技術】
米国特許明細書第4928053号には、パワー半導体デバイスを誘導性負荷に対して高側スイッチとして用いられるnチャネルパワーMOSFETとするパワー半導体デバイス回路が記載されている。当業者には理解されるように、nチャネルデバイスの場合における「高側スイッチ」は、負荷と2つの給電ラインのうちの、正電圧側のラインとの間に結合されるスイッチである。前記米国特許明細書第4928053号に記載されている回路においては、ツェナーダイオードの形態の電圧クランプ回路を、パワー半導体デバイスの一方の主電極が結合される正電圧側の給電端子とパワー半導体デバイスのゲート電極との間に結合させている。nチャネルMOSトランジスタの主電流通路、即ちそのトランジスタの主電極間の電流通路は、パワー半導体デバイスのゲートと他方の主電極との間に結合されている。nチャネルMOSトランジスタのゲート電極はpチャネルMOSトランジスタのゲート電極と一緒に、接地ラインのような他方の給電ラインに結合されている。pチャネルMOSトランジスタの主電流通路はパワーMOSFETのゲート電極とゲート駆動回路との間に結合されている。この米国特許明細書第4928053号に記載されている回路は、誘導性負荷のスイッチングにより過電圧が生じた場合に、ツェナーダイオードがブレークダウンして、nチャネルMOSトランジスタが導電通路を成すことによりパワー半導体デバイスをバイパスさせて、誘導性負荷内のエネルギーを消散させる。同時に、pチャネルMOSトランジスタがスイッチオフされて、パワーMOSFETをゲート駆動回路から隔離する。
【0003】
【発明が解決しようとする課題】
本発明の目的は、パワー半導体デバイスのスイッチオン又はスイッチオフを促進するためのゲート制御回路を有するパワー半導体デバイス回路を提供することにある。
【0004】
【課題を解決するための手段】
本発明は、第1及び第2主電極とゲート電極とを有する絶縁ゲート電界効果パワー半導体デバイスと、ゲート電圧供給端と前記パワー半導体デバイスのゲート電極との間に導電通路を提供するゲート制御回路と、前記パワー半導体デバイスの動作時における異常状態を検出し、且つ前記ゲート制御回路に出力信号を供給する制御出力端子有している欠陥検出回路とを具えているパワー半導体デバイス回路において、前記ゲート制御回路が、前記ゲート電圧供給端子と前記パワー半導体デバイスのゲート電極との間に結合される第1抵抗と、前記ゲート電圧供給端子及び前記パワー半導体デバイスのゲート電極にそれぞれ結合されて、主電流通路が前記第1抵抗に並列に結合される第1及び第2主電極を有しているスイッチングトランジスタとを具え、該スイッチングトランジスタが、当該スイッチングトランジスタを非導通の第1状態と導通第2状態との間で切り換えるための制御電極を有し、前記スイッチングトランジスタの第2状態では前記第1抵抗に並列に追加の抵抗を与えて前記パワー半導体デバイスのターンオンを促進させ、前記スイッチングトランジスタの導通第2状態から非導通第1状態への切り換えが、前記パワー半導体デバイスのゲート電極と前記ゲート電圧供給端との間の導電通路の総抵抗値を高める働きをし、前記ゲート電圧供給端子における電圧の変化に応答して前記パワー半導体デバイスをターンオン又はターンオフさせるため、及び前記パワー半導体デバイスに対する異常状態が存在する場合に、前記欠陥検出回路の出力信号の変化に応答して前記スイッチングトランジスタをターンオフさせるために、前記ゲート制御回路に、前記スイッチングトランジスタの制御電極を前記欠陥検出回路の制御出力端子に結合させて制御信号をスイッチングトランジスタの制御電極に供給することにより該スイッチングトランジスタを前記第1及び第2状態のいずれか一方の状態から他方の状態に切り換え、且つこの切り換えにより、前記ゲート電圧供給端子と前記パワー半導体デバイスのゲート電極との間の導電通路の総抵抗値を変更させる回路手段を設け、且つ前記欠陥検出回路の制御出力端子が他のトランジスタの制御電極にも結合されて、前記パワー半導体デバイスの異常状態の検出時に前記他のトランジスタを導通させ、前記他のトランジスタが給電ラインと前記パワー半導体デバイスのゲート電極とにそれぞれ結合される第1及び第2主電極とを有し、前記欠陥検出回路による異常状態の検出時に前記他のトランジスタを導通させると、前記パワー半導体デバイスがターンオフするようにしたことを特徴とするパワー半導体デバイス回路。
【0005】
従って、本発明による回路においては、ゲート電圧供給端子とパワー半導体デバイスのゲート電極との間の導電通路の総抵抗が、ゲート電圧供給端子における電圧の変化又は欠陥状態の検出に応答して、抵抗と並列に接続されたスイッチング装置の導電性を制御することにより、加減、あるいは変更することができる。これによりパワー半導体デバイスのスイッチング速度は、このパワー半導体デバイスの正規の動作期間中はゲート電圧供給端子に結合される交流信号タイプの低インピーダンスゲート駆動回路の恩恵を被ることができるも、パワー半導体デバイスの異常状態のもとではゲート電極とゲート電圧供給端子との間の導電通路の総抵抗値が調節されて、さもなければ斯様な低インピーダンス駆動が生じることになる問題を低減する。
【0006】
本発明の好適例では、前記制御信号を前記スイッチングトランジスタの制御電極に供給する前記回路手段が、さらに別のトランジスタの第1主電極と第2主電極との間の主電流通路に直列に結合されるさらに別の抵抗を具え、前記さらに別のトランジスタの第1主電極が、前記さらに別の抵抗と、前記スイッチングトランジスタを通常は導通させるように前記スイッチングトランジスタの制御電極とに結合され、前記欠陥検出回路が異常状態の存在を示す出力信号を供給する際に、前記さらに別のトランジスタが、前記欠陥検出回路の制御出力端子に結合されて当該トランジスタを導通させると共に、この導通により前記スイッチングトランジスタを非導通の第1状態に切り換える制御電極を有するようにする。
【0007】
本発明の他の好適例では、前記パワー半導体デバイスの第1及び第2主電極の一方と該パワー半導体デバイスのゲート電極との間に、前記一方の主電極における電圧が予定した限界値を越える場合に、前記パワー半導体デバイスを非導通状態から導通状態へと切り換えるための電圧クランプ回路を結合させる。
【0008】
さらに、本発明の他の好適例では、前記ゲート電圧供給端子と前記パワー半導体デバイスの第1及び第2主電極のうちの他方の主電極との間に保護ツェナーダイオードを結合させる。
【0009】
本発明の他の好適例では、前記ゲート制御回路が、前記ゲート電圧供給端子における電圧が前記パワー半導体デバイスをターンオフするために変化する際に、該パワー半導体デバイスのターンオフを促進すべく前記ゲート電圧供給端子と前記パワー半導体デバイスのゲート電極との間に結合される他のスイッチングデバイスも具えるようにする。
【0010】
さらに、本発明の他の好適例では、前記他のスイッチングデバイスが、前記ゲート電圧供給端子と前記パワー半導体デバイスのゲート電極とに結合される第1主電極及び第2主電極と、前記パワー半導体デバイスのゲート電極に結合される制御電極とを有する絶縁ゲート電界効果トランジスタを具え、前記ゲート電圧供給端子における電圧が前記パワー半導体デバイスをターンオフするために変化する際に、前記絶縁ゲート電界効果トランジスタを導通させると共に、該導通により前記ゲート電圧供給端子と前記パワー半導体デバイスのゲート電極との間の総抵抗を低減させるようにする。
【0011】
本発明の他の好適例では、前記他のスイッチングデバイスが、前記ゲート電圧供給端子における電圧が前記パワー半導体デバイスをターンオフするために変化する際に導通するように配置される整流ダイオードを具えるようにする。
【0012】
さらに本発明の他の好適例では、前記スイッチングトランジスタ及び前記他のトランジスタの双方を前記パワー半導体デバイスと同じ半導体本体内に集積化されるnチャネルエンハンスメントモードの絶縁ゲート電界効果トランジスタとする。
【0013】
なお、米国特許第5173848号には、ゲート駆動回路と絶縁ゲートバイポーラトランジスタ(IGBT)の絶縁ゲートとの間の直列抵抗が、前記IGBTの絶縁ゲートへの導電通路における抵抗と並列に結合される切り換え自在の電界効果トランジスタ(FET)を有しているモータコントローラが開示されている。この切り換え自在の電界効果トランジスタは、通常は導通状態にある。しかしながら、IGBTの負荷電圧が所定の値以下に低下した場合に、FETをオフ状態に切り換えるのにセンシング回路を設けており、オーバーシュート電圧を回避するためにFETをターンオンからターンオフさせるのに比較的時間がかかる。
【0014】
【実施例】
本発明をより詳細に説明するために、添付の図面に従ってこれを説明する。なお、全図面を通して同様な部分を示すものには同じ参照符号を付して示してある。また、図1及び図2の回路は本発明の実施例ではないが、これらの回路におけるデバイスの特徴部及び回路の特徴部は図3〜図6に示す本発明の実施例にて同様に用い得るものである。
【0015】
図面を参照するに、それぞれの図にはパワー半導体デバイス回路1a, 1b, 1c, 1dの様々な例を示してあり、これらの各回路は、第1主電極3及び第2主電極4とゲート電極5とを有する絶縁ゲート電界効果形のパワー半導体デバイス2を具えていると共に、ゲート電極5とゲート電圧供給端子Gとの間に導電通路を提供するゲート制御回路6a, 6b, 6c, 6dを具えており、ゲート制御回路6は、ゲート電極5とゲート電圧供給端子Gとの間に結合された抵抗R3と、ゲート電圧供給端子G及びゲート電極5にそれぞれ結合された第1及び第2主電極を有しているスイッチングデバイスQ1, D1, Q2を具えており、これらのスイッチングデバイスの第1主電極と第2主電極との間の主電流通路は抵抗R3に並列に結合され、スイッチングデバイスQ1, D1, Q2は第1の非導通状態と第2の導通状態をとり、その第2の導通状態では抵抗R3に並列に付加の抵抗を与える。前記スイッチングデバイスは、ゲート電圧供給端子Gにおける電圧が変化する場合に、第1状態及び第2状態のうちの、一方の状態から他方の状態へと切り換わって、パワー半導体デバイス2をターンオン又はターンオフして、ゲート電極5とゲート電圧供給端子Gとの間の導電通路の総抵抗を変えるように配置される。
【0016】
このように、これらのパワー半導体デバイス回路においては、ゲート電圧供給端子Gとパワー半導体デバイス2のゲート電極5との間の導電通路の総抵抗RTOT を、ゲート電圧供給端子Gにおける電圧の変化又は欠陥状態の検出に応答して、抵抗R3と並列に接続されるトランジスタQ1, Q2の導通度(導電性)を制御することにより加減、あるいは変更することができる。これによりパワー半導体デバイスのスイッチング速度は、このパワー半導体デバイスの正規の動作期間中はゲート電圧供給端子に結合される交流信号タイプの低インピーダンスゲート駆動回路の恩恵を被ることができるも、パワー半導体デバイスの異常状態のもとではゲート電極とゲート電圧供給端子との間の導電通路の総抵抗値が調節されて、さもなければ斯様な低インピーダンス駆動が生じることになる問題を低減する。
【0017】
図1に示した例を参照するに、パワー半導体デバイス回路1aは第1給電ライン7と第2給電ライン8とを有している。この例におけるパワー半導体デバイス2は、負荷Lに対して低側のスイッチを成すnチャネルエンハンスメントモードのパワーMOSFETである。パワーMOSFET2内に示したダイオードDの記号は、このダイオードがDMOSタイプの縦型MOSFETのドレインと本体(チャネル規定領域)との間に形成されたダイオードであることを表わしている。負荷Lは、自動車内に存在する例えばモータのような誘導性負荷や、点火コイルのようなコイルとすることができる。従って第2給電ライン8の電圧は、一般に大地(接地)電位とする第1給電ライン7の電圧に比べて正の電圧とする。
【0018】
パワーMOSFET2のゲート電極5は、この例では、第1抵抗R1とゲート制御回路6aと第2抵抗R2とによりゲート電圧供給端子Gに結合されている。
【0019】
ゲート電圧供給端子Gにゲート電圧を供給するために任意の適当な形態のゲート駆動回路(図示せず)を設けることができる。
【0020】
パワー半導体デバイス回路には、パワー半導体デバイス2と一緒に集積化することができる適当な特性の温度センサ、クランプ回路及びdV/dt制限回路を含めることができる。
【0021】
図1に示したゲート制御回路6aは、第1抵抗R1と第2抵抗R2との間に直列に設けられた第3抵抗R3と、この第3抵抗R3間に結合された主電流通路(即ち、ソースとドレイン間の通路)を有するnチャネルエンハンスメントモードの絶縁ゲート電界効果トランジスタ(IGFET)Q1とを具えており、IGFETQ1のソース電極は第4抵抗R4により第2抵抗R2と第3抵抗R3との接続点J1に結合され、IGFETQ1のドレイン電極dは第1抵抗R1と第3抵抗R3との接続点J2に結合されている。IGFETQ1のゲート電極gはそのトランジスタのドレイン電極dに結合されている。
【0022】
図1では、IGFETQ1のバックゲート電極bgはどこにも結合されないものとして示しているが、実際にはこのバックゲート電極bgは慣例の態様でソース電極に結合させるか、あるいは第1給電ライン7に結合させる。
【0023】
パワー半導体デバイス回路1aの作動にあたり、パワー半導体デバイス2は正規の動作時にはゲート駆動回路(図示せず)によるゲート電圧供給端子Gへの適切な正の電圧の印加によりスイッチオンされる。
【0024】
この局面の間は、IGFETQ1は非導通、即ちオフ状態のままであり、ゲート電圧供給端子Gとゲート電極5との間の導電通路の総抵抗値は抵抗R1とR2とR3と総和となる。
【0025】
パワー半導体デバイス2をターンオフするためには、ゲート駆動回路によってゲート電圧を除去する。この段階では、IGFETQ1のドレインd(従って、ゲートg)における電圧がそのソースにおける電圧よりも高くなり、IGFETQ1が導通して抵抗R4とIGFETQ1の小さい抵抗とが第3抵抗R3に並列に接続されるため、ゲート電圧供給端子GとパワーMOSFET2のゲート電極5との間の導電通路の総抵抗RTOT を低減させる。
【0026】
従って、ゲート制御回路6aはパワー半導体デバイス2の正規のターンオン期間中はゲート電圧供給端子Gとパワー半導体デバイス2のゲート電極5との間の導電通路の抵抗値を所望な比較的高い値とすることができ、また、パワー半導体デバイス2をスイッチオフするためにゲート電圧を除去する場合に導電通路の抵抗値を自動的に低減させるため、パワー半導体デバイス2をスイッチオフするために要する時間を低減させることができる。
【0027】
図2は図1に示したパワー半導体デバイス回路1aの変形例1a' を示しており、この回路では、ゲート制御回路6a' のトランジスタQ1を整流ダイオードD1と置換しており、このダイオードは、パワー半導体デバイス2を内部に形成する半導体本体の上に設けた絶縁層上に形成する一般に多結晶シリコンの薄膜ダイオードとするのが好適である。
【0028】
図2に示した回路1a' の動作においては、ゲート駆動回路がゲート電圧を除去した場合に、ダイオードD1(このダイオードはパワー半導体デバイス2を導通させるためにゲート電圧が印加されている間は逆バイアスされる)は順方向に正バイアスされて導通することになり、ダイオードD1の順方向抵抗が第3抵抗R3に並列に配置されるため、ゲート電圧供給端子GとパワーMOSFET2のゲート電極5との間の導電通路の総抵抗値RTOT が低減する。
【0029】
トランジスタQ1の代わりにダイオードD1を使用すると、一般にそのダイオードが導通する場合に、ダイオードD1の順方向電圧がトランジスタQ1間の電圧降下よりも低くなり、総抵抗値RTOT を低減ささせることができ、パワー半導体デバイス2をターンオフさせるためにゲート電圧供給端子Gをソース電圧に引き込む場合に、パワー半導体デバイス2のゲートをソース電圧(即ち第1給電ライン7の電圧)により近づけて引き込むことができるので有利である。例えば、この場合には種々の構成要素の正確な電気的諸特性に依存して、パワー半導体デバイス2のゲート電極5の電圧を、図1の例における1.0 Vと比較して約0.7 Vにまで引き下げることができる。従ってゲート電極5のターンオフ時の遅延時間及び電圧降下時間は図1の例におけるよりも短くなる。
【0030】
図3は本発明によるパワー半導体デバイス回路1bの実施例を示す。
【0031】
この図3に示した例においては、パワー半導体デバイス2の第2主電極(図示の例ではドレイン)4とゲート電極5との間に電圧クランプ回路9を結合させて、例えば誘導性負荷Lのスイッチングにより過電圧が生じる場合に、電圧クランプ回路9がパワーMOSFET2のゲート電圧を上げるように作用して、このパワーMOSFET2をターンオン状態に戻して、誘導性負荷内の過剰エネルギーをパワーMOSFET2の導通により消散させることができる。
【0032】
電圧クランプ回路9は任意の適切なタイプのものとすることができる。例えば、電圧クランプ回路9は、パワー半導体デバイス2の第2主電極4における電圧が予定した値を超える場合にブレークダウンする一連のツェナーダイオードで簡単に構成することができ、また、米国特許明細書第4928053号,欧州特許出願公開明細書第372820号又は欧州特許公開明細書第523800号に記載された回路に類似する電圧クランプ回路を使用することができる。
【0033】
ゲート制御回路6bはnチャネルエンハンスメントモードのIGFETQ2を具えており、このIGFETQ2の主電流通路は抵抗R3間に抵抗R5と直列に接続され、抵抗R5は接続点J1に結合され、またトランジスタQ2のドレイン電極は接続点J2に結合されている。トランジスタQ2の絶縁ゲート電極は、抵抗R6を介して接続点J1と抵抗R2との間の接続点J3に結合されると共に、nチャネルエンハンスメントモードのIGFETQ3主電流通路を介して第1給電ライン7に結合されている。トランジスタQ3のゲート電極は制御入力信号端子Cに結合されている。
【0034】
欠陥検出回路10を抵抗R2を介してゲート電圧供給端子Gへ結合させると共に、第1給電ラインにも結合させる。欠陥検出回路10は異常状態が検出された場合にパワー半導体デバイス2をスイッチオフするために制御出力信号を供給するための制御出力端子10A を有している。
【0035】
欠陥検出回路10は、パワー半導体デバイス2をスイッチオフさせる必要がある異常状態を指示するのに好適な任意の回路とすることができる。従って、例えば欠陥検出回路10は、パワー半導体デバイス2の温度が予定した望ましい最高温度を超過する時を検出するように設計することもできる。このような場合には任意の適当な超過温度検出回路を使用することができ、例えば本出願人の出願に係る欧州特許出願公開第523799号に記載されているものを用いることができる。他の別のもの、或いは付加的な欠陥検出回路として、本出願人の出願中の欧州特許出願公開第479362号に記載されているような回路を用いて、パワー半導体デバイスを内蔵している半導体本体間の温度差が予定した限界値を超える時を検出することができる。
【0036】
欠陥検出回路10の制御出力端子10a はnチャネルエンハンスメントモードのIGFETQ4の制御ゲートに結合され、このIGFETQ4のドレイン電極は抵抗R1を介してパワー半導体デバイス2のゲート電極に結合されると共に、接続点J2に結合され、IGFETQ4のソース電極は第1給電ライン7に結合されている。
【0037】
この例では、欠陥検出回路10の制御出力端子10a は、点CにおいてトランジスタQ3の制御電極にも結合されている。
【0038】
図4は本発明によるパワー半導体デバイス回路の変形例1cを示しており、この回路は、抵抗R6を接続点J3でなくて別個の基準電圧VC に結合させていることだけが図3に示したものと相違している。抵抗R6を基準電圧VC に結合させることにより、電圧VC を図3の接続点J3にける電圧よりもゲート電圧に近づけることができるため、トランジスタQ2のゲートにより高い電圧を印加することができる。
【0039】
回路1b又は1cの動作において、通常はターンオフしているパワー半導体デバイス2は、ゲート電圧供給端子Gに適切なゲート電圧を印加することによりスイッチオンする。この正規のターンオン過程の期間中、トランジスタQ3は導通せず、従ってトランジスタQ2のゲート電圧が高くなるため、このトランジスタQ2は導通して、抵抗R5と、これに直列のトランジスタQ2の抵抗とを抵抗R3に並列に結合させる。この状態は、ゲート電圧を除去することによりパワー半導体デバイス2をターンオフさせる期間の状態に似ている。従って、正規の動作状態のもとでは、ゲート電圧供給端子Gからゲート電極5までの総抵抗は、R1+R2+Rx
となり、ここに
1/Rx=1/R3+1/R5
であり、トランジスタQ2が導通している場合におけるこのトランジスタの抵抗値は無視することができる。
【0040】
欠陥検出回路10が異常状態、例えばパワー半導体デバイス2の過大温度を検出した場合には、制御出力信号が出力端子10aに与えられて、トランジスタQ4をターンオンするために、パワー半導体デバイス2のゲート電極5が第1給電ライン7に結合されて、パワー半導体デバイス2をターンオフする。同時に、制御出力信号が接続点Cを介してトランジスタQ3の制御電極に与えられて、このトランジスタQ3を導通させることにより、トランジスタQ2のゲート電圧を下げるため、このトランジスタQ2は非導通になる。従って、抵抗R5とトランジスタQ2はもはや抵抗R3に並列な導電通路を成さなくなるため、ゲート電圧供給端子Gからゲート電極5までの導電通路の総抵抗値は、R1+R2+R3に増大する。
【0041】
かくして、接続点J2からゲート電圧供給端子Gまでの通路の抵抗値が増大されて、トランジスタQ4によるパワー半導体デバイス2のゲート電極電圧の引下げを促進し、且つゲート電圧供給端子Gに結合されるゲート駆動回路(図示せず)への導電通路の抵抗値を増大させることにより、ゲート駆動回路にとってはパワー半導体デバイス2を導通状態にして、その状態を維持させるのが一層困難になる。従って、このような回路の助力により、ゲート駆動回路はパワー半導体デバイス2をスイッチオフすること目的としている欠陥検出回路10とは逆の動作をしなくなる。
【0042】
そこで、パワー半導体デバイス2が、例えばモータ又はコイルのような誘導性負荷を切り換えるために用いられる場合につき考察する。ゲート電圧を除去することによりパワー半導体デバイス2をターンオフさせると、誘導性負荷Lは第2主電極4における電圧を急上昇させる。この電圧が予定した電圧に達した場合には電圧クランプ回路9が導通して、パワー半導体デバイス2のゲート電圧を上昇させることによりこのパワー半導体デバイス2が導通するため、誘導性負荷内のエネルギーが消散され、従ってパワー半導体デバイス2の破壊的なブレークダウンが回避される。図3又は4には示していないが、電圧クランプ回路9を導通させる際に、接続点Cに補助制御信号を供給して、トランジスタQ3のゲート電圧を上昇させて、非導通になるトランジスタQ2のゲートの電圧よりも低いゲート電圧でトランジスタQ3を導通させる制御回路を設けることができる。この場合には、抵抗R5及びトランジスタQ2はもはや抵抗R3に並列な導電通路を成さないため、ゲート電圧供給端子Gからゲート電極5までの導電通路の総抵抗値は、R1+R2+R3に増大される。特に、電圧クランプ回路9からゲート電圧供給端子Gまでの通路の抵抗値が増大するので、電圧クランプ回路9を流れる電流はゲート駆動回路(図示せず)によっては消費されずに、パワー半導体デバイス2のゲート電圧を上げるために直接用いられるため、電圧クランプ回路9がパワー半導体デバイス2をターンオンする速度が増大する。
【0043】
図5は本発明による回路の他の例1dを示している。この例では、ゲート制御回路6dに図1につき前述したようにパワー半導体デバイス2の正規のターンオフ速度を増大するためのトランジスタQ1及び直列抵抗R4と、図3に示したものと同様な装置との双方を含める。
【0044】
図6は本発明による回路1dの変形例1d' を示している。この例では、ゲート制御回路6d'に図2につき前述したようにパワー半導体デバイス2の正規のターンオフ速度を増大するためのダイオードD1と、図3に示したものと同様な装置との双方を含める。
【0045】
例えば、抵抗R3の抵抗値は 50kΩ(キロオーム)とし、抵抗R4, R5及びR6の抵抗値は、それぞれ 100又は200kΩ, 1〜 10kΩ及び 100又は200kΩとし、抵抗R1及びR2の抵抗値は 100Ω〜1kΩとすることができる。
【0046】
ゲート電圧供給端子Gと第1給電ライン7との間には、図4においてツェナーダイオードZDにより示すように、1個以上の入力保護ツェナーダイオードを接続することができる。
【0047】
トランジスタQ1, Q2, Q3は、一般に横型のIGFETとし、これらのトランジスタは抵抗R1, R2, R3,R4, R5, R6と一緒にパワー半導体デバイス2と同じ半導体本体に集積化することができる。抵抗は半導体本体内に設けられる拡散抵抗とするか、又は半導体本体の表面上に設けられ、それから適切に絶縁される薄膜(例えば多結晶)抵抗とすることができる。
【0048】
なお、図面ではトランジスタQ1, Q2, Q3のバックゲートbgを通常のようにそれらの各自のソースに短絡するようには示していない。実際にはそのようにすることもあるが、バックゲートは、例えば第1給電ライン7に接続するように、適切な基準電位に結合させることもできる。
【0049】
パワー半導体デバイス回路には、例えばパワー半導体デバイスの温度を検出するためセンサのような、他のモニタリング及び制御要素を含めることもできる。
【0050】
パワー半導体デバイス2は必ずしもパワーMOSFETとする必要はなく、例えば絶縁ゲートバイポーラトランジスタ(IGBT)とすることもできる。
【0051】
また、パワー半導体デバイス2は上述した各例ではnチャネルデバイスとしたが、本発明は電圧等を適当に変えることによりpチャネルデバイスに適用することもできる。同様に、図面は低側スイッチの例を示しているが、本発明は高側スイッチにも適用することができる。
【0052】
本発明は上述した例のみに限定されるものでなく、幾多の変更を加え得ることは勿論である。このような変更又は変形例には、半導体技術において既に知られており、しかも上述したような特徴の代わりに、あるいはそれに加えて使用することができるその他の特徴を含めることができる。なお、図面は本発明に関連する例を示したものであり、また特許請求の範囲ではいずれの誤解も避けるために、それぞれの請求項に記載の技術的特徴部に図面で用いた参照符号を括弧内に付して示してあり、これらの参照符号はそれぞれの請求項の内容を理解し易くするためにのみEPCの規則29(7)に従って含めまでである。
【図面の簡単な説明】
【図1】本発明によるものではないパワー半導体デバイス回路の回路図である。
【図2】図1の変形例の回路図である。
【図3】本発明によるパワー半導体デバイス回路の第1実施例の回路図である。
【図4】本発明によるパワー半導体デバイス回路の第2実施例の回路図である。
【図5】本発明によるパワー半導体デバイス回路の第3実施例の回路図である。
【図6】図3の第3実施例の変形例を示す回路図である。
【符号の説明】
1a〜1d パワー半導体デバイス回路
2 絶縁ゲート電界効果パワー半導体デバイス
3 第1主電極
4 第2主電極
5 ゲート電極
6a〜6d ゲート制御電極
7 第1給電ライン
8 第2給電ライン
9 電圧クランプ回路
10 欠陥検出回路
10a 制御出力端子
bg バックゲート
d ドレイン電極
g ゲート電極
s ソース電極
C 制御入力信号端子
D ダイオード
D1 スイッチングデバイスとしての整流ダイオード
G ゲート電圧供給端子
J1, J2, J3 接続点
L 負荷
Q1, Q2 スイッチングデバイスとしてのトランジスタ
Q3, Q4 nチャネルエンハンスメントモード絶縁ゲート電界効果トランジスタ
R1〜R6 抵抗
VC 別の基準電圧
ZD ツェナーダイオード
Claims (9)
- 第1及び第2主電極(3,4)とゲート電極(5)とを有する絶縁ゲート電界効果パワー半導体デバイス(2)と、ゲート電圧供給端(G)と前記パワー半導体デバイス(2)のゲート電極(5)との間に導電通路を提供するゲート制御回路(6b,6c,6d,6d’)と、前記パワー半導体デバイス(2)の動作時における異常状態を検出し、且つ前記ゲート制御回路(6b,6c,6d,6d’)に出力信号を供給する制御出力端子(10a)有している欠陥検出回路(10)とを具えているパワー半導体デバイス回路において、前記ゲート制御回路(6b,6c,6d,6d’)が、前記ゲート電圧供給端子(G)と前記パワー半導体デバイス(2)のゲート電極(5)との間に結合される第1抵抗(R3)と、前記ゲート電圧供給端子(G)及び前記パワー半導体デバイス(2)のゲート電極(5)にそれぞれ結合されて、主電流通路が前記第1抵抗(R3)に並列に結合される第1及び第2主電極(s,d)を有しているスイッチングトランジスタ(Q2)とを具え、該スイッチングトランジスタ(Q2)が、当該スイッチングトランジスタ(Q2)を非導通の第1状態と導通第2状態との間で切り換えるための制御電極を有し、前記スイッチングトランジスタ(Q2)の第2状態では前記第1抵抗(R3)に並列に追加の抵抗を与えて前記パワー半導体デバイス(2)のターンオンを促進させ、前記スイッチングトランジスタ(Q2)の導通第2状態から非導通第1状態への切り換えが、前記パワー半導体デバイス(2)のゲート電極(5)と前記ゲート電圧供給端(G)との間の導電通路の総抵抗値を高める働きをし、前記ゲート電圧供給端子(G)における電圧の変化に応答して前記パワー半導体デバイス(2)をターンオン又はターンオフさせるため、及び前記パワー半導体デバイス(2)に対する異常状態が存在する場合に、前記欠陥検出回路(10)の出力信号の変化に応答して前記スイッチングトランジスタ(Q2)をターンオフさせるために、前記ゲート制御回路(6b,6c,6d,6d’)に、前記スイッチングトランジスタ(Q2)の制御電極(g)を前記欠陥検出回路(10)の制御出力端子(10a)に結合させて制御信号をスイッチングトランジスタ(Q2)の制御電極(g)に供給することにより該スイッチングトランジスタ(Q2)を前記第1及び第2状態のいずれか一方の状態から他方の状態に切り換え、且つこの切り換えにより、前記ゲート電圧供給端子(G)と前記パワー半導体デバイス(2)のゲート電極(5)との間の導電通路の総抵抗値を変更させる回路手段(R2,R5,R6,Q3)を設け、且つ前記欠陥検出回路(10)の制御出力端子(10a)が他のトランジスタ(Q4)の制御電極にも結合されて、前記パワー半導体デバイス(2)の異常状態の検出時に前記他のトランジスタ(Q4)を導通させ、前記他のトランジスタ(Q4)が給電ラインと前記パワー半導体デバイス(2)のゲート電極(5)とにそれぞれ結合される第1及び第2主電極とを有し、前記欠陥検出回路(10)による異常状態の検出時に前記他のトランジスタ(Q4)を導通させると、前記パワー半導体デバイス(2)がターンオフするようにしたことを特徴とするパワー半導体デバイス回路。
- 請求項1記載のパワー半導体デバイス回路において、前記制御信号を前記スイッチングトランジスタ(Q2)の制御電極(g)に供給する前記回路手段が、さらに別のトランジスタ(Q3)の第1主電極(d)と第2主電極(s)との間の主電流通路に直列に結合されるさらに別の抵抗(R6)を具え、前記さらに別のトランジスタ(Q3)の第1主電極(d)が、前記さらに別の抵抗(R6)と、前記スイッチングトランジスタ(Q2)を通常は導通させるように前記スイッチングトランジスタ(Q2)の制御電極(g)とに結合され、前記欠陥検出回路(10)が異常状態の存在を示す出力信号を供給する際に、前記さらに別のトランジスタ(Q3)が、前記欠陥検出回路(10)の制御出力端子(10a)に結合されて当該トランジスタ(Q3)を導通させると共に、この導通により前記スイッチングトランジスタ(Q2)を非導通の第1状態に切り換える制御電極を有することを特徴とするパワー半導体デバイス回路。
- 請求項2又は3記載のパワー半導体デバイス回路において、前記スイッチングトランジスタ(Q2)に直列にさらに他の抵抗(R5)を結合させたことを特徴とするパワー半導体デバイス回路。
- 請求項1〜3のいずれか一項記載のパワー半導体デバイス回路において、前記パワー半導体デバイス(2)の第1及び第2主電極の一方(4)と該パワー半導体デバイス(2)のゲート電極(5)との間に、前記一方の主電極(4)における電圧が予定した限界値を越える場合に、前記パワー半導体デバイス(2)を非導通状態から導通状態へと切り換えるための電圧クランプ回路(9)を結合させたことを特徴とするパワー半導体デバイス回路。
- 請求項4記載のパワー半導体デバイス回路において、前記ゲート電圧供給端子(G)と前記パワー半導体デバイス(2)の第1及び第2主電極のうちの他方の主電極(3)との間に保護ツェナーダイオードを結合させたことを特徴とするパワー半導体デバイス回路。
- 請求項1〜5のいずれか一項記載のパワー半導体デバイス回路において、前記ゲート制御回路(6d,6d’)が、前記ゲート電圧供給端子(G)における電圧が前記パワー半導体デバイス(2)をターンオフするために変化する際に、該パワー半導体デバイス(2)のターンオフを促進すべく前記ゲート電圧供給端子(G)と前記パワー半導体デバイス(2)のゲート電極(5)との間に結合される他のスイッチングデバイス(Q1,D1)も具えていることを特徴とするパワー半導体デバイス回路。
- 請求項6記載のパワー半導体デバイス回路において、前記他のスイッチングデバイスが、前記ゲート電圧供給端子(G)と前記パワー半導体デバイス(2)のゲート電極(5)とに結合される第1主電極(d)及び第2主電極(s)と、前記パワー半導体デバイス(2)のゲート電極(5)に結合される制御電極(g)とを有する絶縁ゲート電界効果トランジスタ(Q1)を具え、前記ゲート電圧供給端子(G)における電圧が前記パワー半導体デバイス(2)をターンオフするために変化する際に、前記絶縁ゲート電界効果トランジスタ(Q1)を導通させると共に、該導通により前記ゲート電圧供給端子(G)と前記パワー半導体デバイス(2)のゲート電極(5)との間の総抵抗を低減させるようにしたことを特徴とするパワー半導体デバイス回路。
- 請求項6記載のパワー半導体デバイス回路において、前記他のスイッチングデバイスが、前記ゲート電圧供給端子(G)における電圧が前記パワー半導体デバイス(2)をターンオフするために変化する際に導通するように配置される整流ダイオード(D1)を具えていることを特徴とするパワー半導体デバイス回路。
- 請求項1〜8のいずれか一項記載のパワー半導体デバイス回路において、前記スイッチングトランジスタ(Q1)及び前記他のトランジスタ(Q4)の双方を前記パワー半導体デバイス(2)と同じ半導体本体内に集積化されるnチャネルエンハンスメントモードの絶縁ゲート電界効果トランジスタとすることを特徴とするパワー半導体デバイス回路。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9312814A GB2279524A (en) | 1993-06-22 | 1993-06-22 | Gate control circuit for power MOSFET |
GB9407443A GB9407443D0 (en) | 1993-06-22 | 1994-04-14 | A power semiconductor circuit |
GB9407443:2 | 1994-04-14 | ||
GB9312814:8 | 1994-04-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0795033A JPH0795033A (ja) | 1995-04-07 |
JP3580857B2 true JP3580857B2 (ja) | 2004-10-27 |
Family
ID=26303102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13889694A Expired - Lifetime JP3580857B2 (ja) | 1993-06-22 | 1994-06-21 | パワー半導体デバイス回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5506539A (ja) |
EP (1) | EP0631390B1 (ja) |
JP (1) | JP3580857B2 (ja) |
DE (1) | DE69420327T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101841159B1 (ko) * | 2016-12-22 | 2018-03-22 | 주식회사 윌링스 | 스위칭 게이트 드라이브 |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5550701A (en) * | 1994-08-30 | 1996-08-27 | International Rectifier Corporation | Power MOSFET with overcurrent and over-temperature protection and control circuit decoupled from body diode |
DE19509572B4 (de) * | 1995-03-16 | 2008-06-12 | Linde Material Handling Gmbh | Treiberschaltung für MOSFET-Kompaktmodule |
DE69533309D1 (de) * | 1995-05-17 | 2004-09-02 | St Microelectronics Srl | Laden eines Bootstrap-Kondensators mittels eines lateralen DMOS-Transistors |
JP3373704B2 (ja) * | 1995-08-25 | 2003-02-04 | 三菱電機株式会社 | 絶縁ゲートトランジスタ駆動回路 |
DE19619399A1 (de) * | 1996-05-14 | 1997-11-20 | Telefunken Microelectron | Schaltvorrichtung mit einem Leistungs-FET und einer induktiven Last |
JPH1051285A (ja) * | 1996-05-28 | 1998-02-20 | Mitsubishi Electric Corp | 電圧制御型トランジスタの駆動回路 |
JP3421507B2 (ja) * | 1996-07-05 | 2003-06-30 | 三菱電機株式会社 | 半導体素子の駆動回路 |
EP0822661A3 (de) * | 1996-08-02 | 1999-11-24 | Siemens Aktiengesellschaft | Ansteuerschaltung für ein Feldeffekt gesteuertes Leistungs-Halbleiterbauelement |
EP0887932A1 (en) * | 1997-06-24 | 1998-12-30 | STMicroelectronics S.r.l. | Control of the body voltage of a high voltage LDMOS |
DE19739999C2 (de) * | 1997-09-11 | 2002-03-07 | Infineon Technologies Ag | Ansteuerschaltung für ein mittels Feldeffekt gesteuertes Leistungs-Halbleiterbauelement |
DE19742930C1 (de) * | 1997-09-29 | 1998-11-19 | Siemens Ag | Leistungsschalter mit Überlastschutz |
GB9721908D0 (en) * | 1997-10-17 | 1997-12-17 | Philips Electronics Nv | Voltage regulator circuits and semiconductor circuit devices |
US6172383B1 (en) * | 1997-12-31 | 2001-01-09 | Siliconix Incorporated | Power MOSFET having voltage-clamped gate |
US6097237A (en) * | 1998-01-29 | 2000-08-01 | Sun Microsystems, Inc. | Overshoot/undershoot protection scheme for low voltage output buffer |
US6043702A (en) * | 1998-01-29 | 2000-03-28 | Sun Microsystems, Inc. | Dynamic biasing for overshoot and undershoot protection circuits |
US6091265A (en) * | 1998-02-20 | 2000-07-18 | Sun Microsystems, Inc. | Low voltage CMOS input buffer with undershoot/overshoot protection |
WO2000033380A1 (de) * | 1998-12-03 | 2000-06-08 | Infineon Technologies Ag | Steuerbares halbleiterbauelement mit einem gatevorwiderstand |
US6404267B1 (en) * | 1999-07-21 | 2002-06-11 | Cooper Industries | High side MOSFET drive |
GB9922763D0 (en) | 1999-09-28 | 1999-11-24 | Koninkl Philips Electronics Nv | Semiconductor devices |
JP2001274402A (ja) * | 2000-03-24 | 2001-10-05 | Toshiba Corp | パワー半導体装置 |
JP4174167B2 (ja) * | 2000-04-04 | 2008-10-29 | 株式会社アドバンテスト | 半導体集積回路の故障解析方法および故障解析装置 |
JP3521842B2 (ja) * | 2000-04-13 | 2004-04-26 | 株式会社デンソー | モータ駆動装置 |
KR20090014402A (ko) * | 2006-05-29 | 2009-02-10 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 스위칭 회로 장치 |
JP4803041B2 (ja) * | 2007-01-06 | 2011-10-26 | 船井電機株式会社 | ディスク装置 |
US20090140791A1 (en) * | 2007-11-29 | 2009-06-04 | Young Paul D | Switching Element Control |
DE102011055122A1 (de) | 2010-12-16 | 2012-06-21 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Widerstandsschaltung, Schaltungsanordnung und Treiber |
CN103095109B (zh) * | 2011-11-04 | 2015-04-08 | 登丰微电子股份有限公司 | 同步控制电路 |
JP5773907B2 (ja) * | 2012-02-17 | 2015-09-02 | 三菱電機株式会社 | 半導体装置およびその冷却システム |
RU2624452C2 (ru) * | 2012-04-12 | 2017-07-04 | Филипс Лайтинг Холдинг Б.В. | Интерфейсная схема цифровой связи для проводной пары с индивидуально регулируемыми границами перехода |
KR101730198B1 (ko) * | 2012-12-26 | 2017-04-25 | 삼성전기주식회사 | Spdt 스위치 회로 |
US9634664B2 (en) | 2013-04-05 | 2017-04-25 | Applied Wireless Identifications Group, Inc. | Over-current and/or over-voltage protection circuit |
US9209805B2 (en) * | 2013-04-05 | 2015-12-08 | Applied Wireless Identifications Group, Inc. | Over-current and/or over-voltage protection circuit |
US20150137246A1 (en) * | 2013-11-20 | 2015-05-21 | Peregrine Semiconductor Corporation | Floating Body Contact Circuit Method for Improving ESD Performance and Switching Speed |
JP2015154591A (ja) * | 2014-02-14 | 2015-08-24 | ローム株式会社 | ゲート駆動回路および電源装置 |
US20170070223A1 (en) * | 2015-06-11 | 2017-03-09 | KSR IP Holdings, LLC | Dv/dt control in mosfet gate drive |
US10158356B2 (en) * | 2016-09-06 | 2018-12-18 | Infineon Technologies Austria Ag | Switch device |
US10602590B1 (en) | 2018-10-23 | 2020-03-24 | Abl Ip Holding Llc | Isolation of digital signals in a lighting control transceiver |
CN111130328B (zh) * | 2018-10-31 | 2021-12-28 | 瑞昱半导体股份有限公司 | 介面电路以及控制介面电路内的开关电路的方法 |
CN110729880B (zh) * | 2019-11-18 | 2021-06-11 | 阳光电源股份有限公司 | 电力变换装置的驱动电路及其应用装置 |
JP2022174830A (ja) * | 2021-05-12 | 2022-11-25 | キヤノン株式会社 | 電源装置及び画像形成装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5942492B2 (ja) * | 1976-11-18 | 1984-10-15 | ソニー株式会社 | プツシユプルパルス増巾回路 |
DE3430961A1 (de) * | 1984-08-20 | 1986-02-27 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterschalter |
JPS62241429A (ja) * | 1986-04-14 | 1987-10-22 | Hitachi Ltd | 半導体集積回路装置 |
JPH0693613B2 (ja) * | 1987-01-16 | 1994-11-16 | 三菱電機株式会社 | Misトランジスタ回路 |
JPS6482708A (en) * | 1987-09-24 | 1989-03-28 | Mitsubishi Electric Corp | Mos-fet driving circuit |
FR2630276B1 (fr) * | 1988-04-14 | 1992-07-03 | Bendix Electronics Sa | Circuit de commande d'une charge inductive |
JPH02185069A (ja) * | 1988-12-02 | 1990-07-19 | Motorola Inc | 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス |
DE3936544A1 (de) * | 1988-12-21 | 1990-06-28 | Siemens Ag | Schaltungsanordnung zum schutz eines leistungs-mosfet |
US5231311A (en) * | 1989-02-28 | 1993-07-27 | Vlsi Technology, Inc. | Digital output buffer and method with slew rate control and reduced crowbar current |
JPH04105420A (ja) * | 1990-08-27 | 1992-04-07 | Mitsubishi Electric Corp | 半導体集積回路 |
DE69225026T2 (de) * | 1991-07-19 | 1998-10-15 | Koninkl Philips Electronics Nv | Überspannungsgeschützter Halbleiterschalter |
US5278422A (en) * | 1991-09-02 | 1994-01-11 | Matsushita Electric Works, Ltd. | Normally open solid state relay with minimized response time of relay action upon being turned off |
US5173848A (en) * | 1991-09-06 | 1992-12-22 | Roof Richard W | Motor controller with bi-modal turnoff circuits |
US5305191A (en) * | 1992-04-20 | 1994-04-19 | At&T Bell Laboratories | Drive circuit for zero-voltage switching power converter with controlled power switch turn-on |
US5347169A (en) * | 1992-09-08 | 1994-09-13 | Preslar Donald R | Inductive load dump circuit |
US5497285A (en) * | 1993-09-14 | 1996-03-05 | International Rectifier Corporation | Power MOSFET with overcurrent and over-temperature protection |
-
1994
- 1994-06-20 EP EP94201756A patent/EP0631390B1/en not_active Expired - Lifetime
- 1994-06-20 DE DE69420327T patent/DE69420327T2/de not_active Expired - Lifetime
- 1994-06-21 JP JP13889694A patent/JP3580857B2/ja not_active Expired - Lifetime
- 1994-06-22 US US08/263,701 patent/US5506539A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101841159B1 (ko) * | 2016-12-22 | 2018-03-22 | 주식회사 윌링스 | 스위칭 게이트 드라이브 |
Also Published As
Publication number | Publication date |
---|---|
EP0631390A3 (en) | 1995-12-13 |
JPH0795033A (ja) | 1995-04-07 |
EP0631390A2 (en) | 1994-12-28 |
EP0631390B1 (en) | 1999-09-01 |
DE69420327D1 (de) | 1999-10-07 |
DE69420327T2 (de) | 2000-03-30 |
US5506539A (en) | 1996-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3580857B2 (ja) | パワー半導体デバイス回路 | |
CN107132466B (zh) | 用于功率半导体开关中的短路检测的方法和器件 | |
US8289669B2 (en) | Semiconductor device including over voltage protection circuit having gate discharge circuit operated based on temperature and voltage as to output transistor | |
US5091664A (en) | Insulated gate bipolar transistor circuit with overcurrent protection | |
US7579880B2 (en) | Circuit for driving a semiconductor element | |
US5801573A (en) | Protected switch having a power semiconductor device | |
KR20010075401A (ko) | 하프-브리지 구성에서 모스페트 바디 다이오드 전도를감소시키는 방법 및 장치 | |
US6181186B1 (en) | Power transistor with over-current protection controller | |
US5909135A (en) | High-side MOSFET gate protection shunt circuit | |
EP0744098B1 (en) | A protected switch | |
US6169439B1 (en) | Current limited power MOSFET device with improved safe operating area | |
JP2001216033A (ja) | 電源供給制御装置および電源供給制御方法 | |
US6778366B2 (en) | Current limiting protection circuit | |
JP3414859B2 (ja) | 半導体デバイスの過電流時のターンオフ回路装置 | |
US10707865B2 (en) | Switch device | |
US6917227B1 (en) | Efficient gate driver for power device | |
US5466952A (en) | Semiconductor device having an IGET and a control or protection component | |
JP4830829B2 (ja) | 絶縁ゲートトランジスタの駆動回路 | |
JPH0956058A (ja) | 突入電流防止機能を有する回路装置 | |
JP3660186B2 (ja) | 半導体装置 | |
US6832356B1 (en) | Gate driver for power device | |
JP2004072942A (ja) | パワーデバイス駆動回路 | |
JP2000517148A (ja) | 半導体スイッチのための回路短絡保護 | |
EP0606746B1 (en) | A circuit for increasing the breakdown voltage of a bipolar transistor | |
GB2279524A (en) | Gate control circuit for power MOSFET |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040721 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316354 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316354 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z02 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |