JPWO2006068082A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2006068082A1
JPWO2006068082A1 JP2006548967A JP2006548967A JPWO2006068082A1 JP WO2006068082 A1 JPWO2006068082 A1 JP WO2006068082A1 JP 2006548967 A JP2006548967 A JP 2006548967A JP 2006548967 A JP2006548967 A JP 2006548967A JP WO2006068082 A1 JPWO2006068082 A1 JP WO2006068082A1
Authority
JP
Japan
Prior art keywords
variable resistance
electrode
semiconductor device
temperature
resistance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006548967A
Other languages
English (en)
Other versions
JP4745251B2 (ja
Inventor
稲口　隆
隆 稲口
大井　健史
健史 大井
勝彦 福原
勝彦 福原
山田　直志
直志 山田
稲葉　好次
好次 稲葉
孝夫 三橋
孝夫 三橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006548967A priority Critical patent/JP4745251B2/ja
Publication of JPWO2006068082A1 publication Critical patent/JPWO2006068082A1/ja
Application granted granted Critical
Publication of JP4745251B2 publication Critical patent/JP4745251B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本発明は、高精度の検知回路を必要とせず、ノイズ環境下であっても、半導体チップの温度を精度よく監視できる半導体装置を提供することを目的とする。ＩＧＢＴチップ（２４）上にＰＴＣ素子（９）を接合する。そして、定電流源（２２）によりＰＴＣ素子（９）に一定の電流を流し、電圧モニター（２３）により、ＰＴＣ素子（９）の出力電圧を検出する。そして、出力電圧の変化が大きくなると、検出回路によりゲート電極（６）に印加される電圧を下げる。ＰＴＣ素子（９）をＩＧＢＴチップ（２４）上に直接配設しているため、高精度にＩＧＢＴチップ（２４）の温度を監視できる。さらに、ＰＴＣ素子（９）は、１℃当たりの出力電圧の変化が大きいため、高精度の検知回路が不要となり、ノイズ環境下でもＩＧＢＴチップ（２４）の温度を精度よく監視することができる。

Description

本発明は、温度センサを備えた半導体装置に関するものである。
電力制御用などに多用されているパワー用途の半導体装置は、使用電流の増加とともに温度の上昇が生じる。ときに過剰な使用がなされる場合があり、その場合には上昇した温度が限界値を越え、半導体装置の誤動作の原因になり、また破損にいたるおそれがある。
そこで、例えば特許文献１に開示された発明では、ダイオード温度センサが半導体チップ内に形成され、半導体チップの温度を監視し、過剰な温度上昇を検知した場合は、半導体装置の動作を抑制するように設計されている。
特開２０００−３１２９０号公報
この他に従来から使用されている温度センサとして、ＩＣ温度センサがある。これらの温度センサは、微小電流を流して出力電圧をモニターすることにより温度を検知している。何れも広範囲の温度を測れる特長があるが１℃当たりの出力電圧の変化は小さく、その変化量は数ｍＶである。
そのため、変化量を検知するためには、数ｍＶの出力電圧の差を検知可能な高精度の検知回路を備える必要がある。さらに、半導体装置が使用される環境はノイズが多いため、微小な出力電圧ではノイズにかき消され、十分に温度のモニターができないという問題点がある。
また、ダイオード温度センサは、半導体チップに直接配設可能であるが、ばらつきが大きく、温度測定精度上の問題もある。
さらに、ＩＣ温度センサは、温度測定精度がよいが、半導体チップに直接配設できないため、熱伝導部材を経由して測定せざるを得ない。そのため、半導体チップのＩＣ温度センサの熱抵抗が問題となり、やはり精度よい温度測定は困難である。
それぞれの温度センサには以上のような問題があるため、そのような温度センサを用いた半導体装置では、ノイズ環境下において精度よく半導体チップの温度を監視することは困難である。
本発明は、高精度の検知回路を必要とせず、ノイズ環境下であっても、半導体チップの温度を精度よく監視できる半導体装置を提供することを目的とする。
本発明に係る半導体装置の態様は、エミッタ側主電極及びコレクタ側主電極を有する半導体チップと、前記エミッタ側主電極上に接合され、温度に応じて抵抗値が変化する可変抵抗素子と、を備え、前記可変抵抗素子は、前記可変抵抗素子の表面もしくは内部の少なくとも一部に形成された第１電極と、前記可変抵抗素子の表面もしくは内部の前記第１電極以外の少なくとも一部に形成された第２電極と、を備えることを特徴としている。
本発明に係る半導体装置の態様によれば、可変抵抗素子を発熱源となるエミッタ電極上に配置しているため、可変抵抗素子の抵抗の変化を検出することで、高精度に半導体チップの温度を検出できる。また、１℃当たりの抵抗の変化率が大きな可変抵抗素子を採用することで、高精度の検知回路が不要となり、ノイズ環境下でも半導体チップの温度を精度よく検出することができる。さらに、接地電極上に可変抵抗素子を接合することで、可変抵抗素子への電界の影響が低減され、高精度な温度検出が可能になる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の構成を示す拡大断面図である。 実施の形態１に係るＰＴＣ素子の接合位置を説明するための上面図である。 実施の形態１に係るＰＴＣ素子の接合位置を説明するための断面図である。 実施の形態１に係るＰＴＣ素子の温度‐抵抗率の特性を示す図である。 実施の形態１に係る半導体装置の等価回路図である。 実施の形態１に係るＰＴＣ素子の出力電圧のシミュレーション結果を示す図である。 実施の形態１に係る検知回路の一例の構成を示す回路図である。 実施の形態１に係るＰＴＣ素材の膜厚に対する検知回路の検出時間の計算結果を示した図である。 実施の形態１に係る超音波併用熱圧着方式によるＰＴＣ素子の接合工程を説明するための図である。 従来の温度センサのＩＧＢＴチップへの配置例を示す上面図である。 実施の形態２に係る半導体装置のＰＴＣ素子近傍の構成を示す断面図である。 実施の形態８に係る半導体装置の構成を示す断面図である。 実施の形態８に係るＮＴＣ素子の温度‐抵抗率の特性を示す図である。 実施の形態８に係るパワー半導体モジュールの構成を示す断面図である。 実施の形態８に係るパワー半導体モジュールの構成を示す等価回路図である。 実施の形態８に係るＮＴＣ素子の厚さと検出時間の関係を示す図である。
＜実施の形態１＞
図１は、本実施の形態１に係る半導体装置１００の構成を示す断面図である。本実施の形態１に係る半導体装置１００は、半導体チップの一種であるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）チップ２４に、ＰＴＣ（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）素子（ＰＴＣ温度センサ）９が接合されている。
半導体層６００の上面にシリコン酸化膜７が形成されている。そして、シリコン酸化膜７には、複数のエミッタ電極８が形成されている。
ここで、エミッタ電極８は、通常接地電位に接続される。
そして、エミッタ電極８上には、複数のエミッタ電極８を接続するためのアルミニウム層４１０が形成されている。ここで、複数のエミッタ電極８とアルミニウム層４１０を合わせてエミッタ側主電極と理解できる。
そして、そのアルミニウム層４１０上にＰＴＣ素子９が接合されている。ＰＴＣ素子９は、温度に応じて抵抗値が変化し、正の温度係数を有する可変抵抗素子である。そして、半導体層６００のＰＴＣ素子９が接合された面とは反対側の面にはコレクタ電極１０が形成されている。ここで、コレクタ電極１０はコレクタ側主電極と理解できる。
ＰＴＣ素子９に定電流源２２が接続されている。そして、ＰＴＣ素子９の出力電圧を監視する電圧モニター２３がＰＴＣ素子９に接続されている。
次に、図２を用いて、図１に示した半導体装置１００の構成についてより詳細に説明する。図２は、図１の部分７００における、半導体装置１００の構成を示す拡大断面図である。
不純物濃度の高いｐ（ｐ+）型半導体基板４上に不純物濃度の少ないｎ型半導体層（ｎ-層）２が形成されている。ｎ-層２の表層部には、ｐ型半導体領域（ｐ領域）１が形成されている。ｐ領域１の表層部に、不純物濃度の高いｎ型半導体領域（ｎ+領域）３が形成されている。
ｎ-層２上には、シリコン酸化膜７が形成されている。シリコン酸化膜７内には、ポリシリコンゲート５が形成されている。ポリシリコンゲート５は、ｎ-層２とｎ+領域３に挟まれたｐ領域１の上方に形成されている。そして、ポリシリコンゲート５上には、ゲート電極６が形成されている。ｎ+領域３に接するように、エミッタ電極（電流出力電極）８がシリコン酸化膜７内に形成されている。シリコン酸化膜７上には、アルミニウム層４１０が形成されている。ｐ型半導体基板４の裏面にはコレクタ電極１０が形成されている。
次に、図１を参照して、ＰＴＣ素子９の構成について詳細に説明する。ＰＴＣ素子９は、ＰＴＣ素材１２（正の温度係数を有するＰＴＣ材）と、ＰＴＣ素材１２の一方の主面上に形成された銅箔電極１１ａ（第１電極）と、ＰＴＣ素材１２の他方の主面上に形成された銅箔電極１１ｂ（第２電極）と、を備えている。すなわち、ＰＴＣ素材１２の両主面に銅箔電極１１ａ（正），１１ｂ（負）を融着して接合したものである。銅箔電極１１ａ，１１ｂの厚みは例えば１μｍから１００μｍである。ここで、ＰＴＣ素材１２は、有機ポリマーに導電性粒子を混入したものである。
ここで、ＰＴＣ素材１２の厚さは、０．１ｍｍ以上０．３７ｍｍ以下に形成されている。
ＰＴＣ素材１２に１００Ｖ／ｍｍ以上の電圧が印加されると原理的に抵抗値が急激に減少し、温度センサとして使用することが困難になる。
ＰＴＣ素子９に接続される電源は、１０Ｖ程度の定電圧電源であることが多い。そのため、ＰＴＣ素材１２の厚みが０．１ｍｍ以下になると、１００Ｖ／ｍｍ以上の電圧が印加される。その結果、ＰＴＣ素子９を温度センサとして使用するために、ＰＴＣ素材１２は０．１ｍｍ以上の膜厚が必要になる。
さらに、後述するように、ＰＴＣ素子９を温度センサとして使用した場合に、半導体チップの温度上昇の検出時間を０．５秒以下にするために、ＰＴＣ素材１２の膜厚は０．３７ｍｍ以下にする必要がある。
次に、図３、４を参照して、ＰＴＣ素子９の接合位置について説明する。図３は、本実施の形態１に係るＰＴＣ素子９の接合位置を説明するための上面図である。また図４は、図３のＡ−Ａ線断面図である。
図３，４に示すように、ＰＴＣ素子９は、上面からみてＩＧＢＴチップ２４の中央部に配置されている。ＩＧＢＴチップ２４の温度は、中央部が最も高くなる。これは、ＩＧＢＴチップ２４の周辺部では、周囲への放熱があるからである。最も精度よく最高温度を検出するには、最も温度が高くなるＩＧＢＴチップ２４の中央部が望ましいので、チップ中央部にＰＴＣ素子９を接合する。
次に、図５を参照して以上説明した構成を備えるＰＴＣ素子９の特性について説明する。図５は、ＰＴＣ素子９の温度（横軸）−抵抗率（縦軸）の特性を示す図である。
ＰＴＣ素材１２は、有機ポリマーとしてポリエチレンと炭化タングステンの粒子から構成される有機ポリマーコンパウンドである。図５から、ＰＴＣ素材１２は、正の温度係数を有し、１３０℃を境にして、急激に抵抗率が上昇しているのがわかる。そのため、ＰＴＣ素子９に微小電流を流し、その出力電圧をモニターすると、１２９℃までは電圧が低いが、１３０℃で急激に電圧が高くなる。その結果、ＰＴＣ素子９により、温度が１３０℃より大きいか、もしくは小さいかを検知することができる。
次に、図１，２，６を参照して、本実施の形態１に係る半導体装置１００の動作について説明する。図６は、以上のように構成された半導体装置１００の等価回路図である。図１に対応する構成には、図１と同一の符号を付している。
ＩＧＢＴチップ２４のエミッタ電極８は接地され、ＰＴＣ素子９の一端が接続されている。ＰＴＣ素子９の他端は、定電流源２２に接続されている。そして、ＰＴＣ素子９の両端の電圧を電圧モニター２３により監視している。
コレクタ電極１０（図２参照）に正の電圧を印加し、エミッタ電極８を接地する。その状態で、エミッタ電極８に対して正の電圧をゲート電極６に加えると、ポリシリコンゲート５直下のｐ領域１部分に、電子の集まったｎ型チャネルが形成される。
エミッタ電極８から供給される電子は、ｎ+層３、ｐ領域１内に形成されたｎ型チャネル、ｎ-層２を経由してｐ型半導体基板４、コレクタ電極１０にいたる経路を流れる。この過程で、ｎ-層２に過剰の電子が流入するのに同期して、不純物の多いｐ型半導体基板４からホールがｎ-層２に供給される。すなわち、電子とホールがｎ-層２で結合する形で電流が流れ、スイッチオン状態となる。ゲート電極６の電圧を印加するのをやめると、上述の現象は起きず、スイッチオフ状態となる。
スイッチオフ状態で、エミッタ電極８・コレクタ電極１０間に電流は流れず、スイッチオン状態で、エミッタ電極８・コレクタ電極１０間の電圧が小さくなるため、熱発生は小さい。しかし、スイッチオン状態からスイッチオフ状態、あるいはスイッチオフ状態からスイッチオン状態への切り替え時には、エミッタ電極８・コレクタ電極１０間に電流、電圧とも生じ、ジュール熱が発生する。そして、ジュール熱による半導体装置１００の熱破壊を避けるため、温度を例えば１２５℃、あるいは１３０℃、もしくは１５０℃、または１７５℃以下の温度に制御する必要がある。
そこで、ＩＧＢＴチップ２４の温度検出のために、ＰＴＣ素子９に電流を流し、その電圧値を読み取る。
図７は、本実施の形態１に係る半導体装置１００のシミュレーション結果を示す図である。
横軸は、半導体チップのチップ温度の上昇を開始してからの経過時間（単位ｓ）を示し、縦軸は、ＰＴＣ素子９両端の電圧（出力電圧、単位Ｖ）を示している。
そして、半導体チップが１００℃から１３０℃まで温度上昇した場合（実線）と、１００℃から１２９℃まで温度上昇した場合（破線）における、ＰＴＣ素子９の電圧変化を示している。また、ＰＴＣ素子９には１ｍＡの電流を流している。
図７からわかるように、１００℃から１２９℃へ温度上昇してもほとんどＰＴＣ素子９に電圧変化はない。しかし、１００℃から１３０℃への温度上昇では数Ｖの電圧変化があることがわかる。このような電圧変化があるため、検知回路は単純で、安価なものでも十分電圧変化を検知することが可能となる。
図８は、検知回路の一例の構成を示す回路図である。電源電圧２０１にＰＴＣ素子９の一端が接続されている。ＰＴＣ素子９の他端は、接続点２０７において、抵抗２０５の一端に接続されている。抵抗２０５の他端は接地されている。そして、接続点２０７における電圧がゲート電圧としてＩＧＢＴチップ２４のゲート電極６に出力される。
次に、図８を参照して検知回路の動作について説明する。ＩＧＢＴチップ２４の温度が１３０℃以上になると、ＰＴＣ素子９の抵抗値が大きくなるため、接続点２０７の電圧が低くなり、半導体チップのターンオン電圧以下となる。ターンオン電圧以下となると、コレクタ−エミッタ間に電流が流れなくなり、ＩＧＢＴチップ２４の温度上昇がとまり、熱破壊を防止する。
なお、抵抗２０５の抵抗値、及び電源電圧２０１の大きさは、ＰＴＣ素子９の抵抗値が大きくなったときに、接続点２０７から出力されるゲート電圧がＩＧＢＴチップ２４のターンオン電圧以下になるように適当な値に設定されている。
以上のような検知回路を用いて、ＩＧＢＴチップ２４の温度上昇を検出する場合には、より短い時間で温度上昇を検出できるほうがより効果的にＩＧＢＴチップ２４の熱破壊を防止できる。
図９は、ＰＴＣ素子９を検知回路に使用した場合に、ＰＴＣ素材１２の膜厚と検知回路による検出時間の関係のシミュレーション結果を示す図である。
ラインａは、ＩＧＢＴチップ２４が１００℃で定常動作中に、１００μｓ間何らかの発熱があり、その発熱によってＩＧＢＴチップ２４の温度が１５０℃まで上昇した後、検知回路がその温度上昇を検出するのに要した時間を示している。図９に示すように、検知回路の検出時間は、ＰＴＣ素子９のＰＴＣ素材１２の厚さと関係がある。
また、図９中ラインｂは、ＰＴＣ素材１２の厚さと検出時間が正比例した場合の関係を示す補助直線である。
図９に示すように、ＰＴＣ素材１２の膜厚が薄くなると、検出時間は短くなることがわかる。実際の適用上、検出時間は０．５ｓ以下であることが望ましく、その結果、ＰＴＣ素材１２の膜厚は、０．３７ｍｍ以下にすることが必要である。
ここで、図９には、前述したＰＴＣ素材１２の膜厚が０．１ｍｍの場合の検出時間も図示している。
次に本実施の形態１に係る半導体装置１００の製造方法について説明する。
まず、通常の製造工程によりＩＧＢＴチップ２４を製造する。次に、ＰＴＣ素子９をＩＧＢＴチップ２４上に接合する。このＰＴＣ素子９の接合場所であるが、エミッタ電極８は接地されることが多く電位が低いので、電界がＰＴＣ素子９に及ぼす影響を低減できる。そのため、ＰＴＣ素子９はエミッタ電極８上に接合する。
接合する際、通常の半田を使用すると、接合時の温度が高いため、ＰＴＣ素子９に損傷を与える。そのため、接合時の温度が低くて済む接合手段が望ましい。また、ＩＧＢＴチップ２４の表面は通常、アルミニウム（Ａｌ）が蒸着あるいはスパッタされている。したがって、アルミニウムと銅を接合可能な接合方法である必要がある。
そこで、接合には図１０に示す超音波併用熱圧着方式を使用する。図１０は、超音波併用熱圧着方式によるＰＴＣ素子９の接合工程を説明するための図である。
これはＰＴＣ素子９の銅箔電極１１ｂとＩＧＢＴチップ２４表面、すなわち本実施の形態１ではエミッタ電極８上のアルミニウム層４１０表面との間に金バンプ（導電性ろう材）１４を挟み、加振装置１３を介して超音波振動をＰＴＣ素子９あるいはＩＧＢＴチップ２４に与えるもので、ほとんど温度上昇なく接合することができる。また本接合方法は、アルミニウム−銅間での接合が可能となる。
以下、本実施の形態１に係る半導体装置１００の効果について説明する。図１１は、従来の温度センサ６０２のＩＧＢＴチップ２４への配置例を示す上面図である。ＩＧＢＴチップ２４のエミッタ電極８が存在する領域６０１は、ＩＧＢＴチップ２４の動作時に、電流が流れる経路となり発熱する。
従来は、エミッタ電極８が存在する領域６０１上に温度センサ６０２を配置することができなかった。すなわち、ＩＧＢＴチップ２４のエミッタ電極８上には、通常アルミニウム層４１０が蒸着により形成されている。そして、アルミニウムと銅を半田により接合することは困難であることが一般的に知られている。
発熱源となる電流経路上に温度センサ６０２を配置できない結果、絶縁スペース６０３を新たに設けて、その絶縁スペース６０３に温度センサ６０２を配置する必要があった。
そのため、絶縁スペース６０３だけ、領域６０１を広げる必要があり、ＩＧＢＴチップ２４が大型化する問題があった。また、温度センサ６０２は、発熱源である電流経路上から離れているため、ＩＧＢＴチップ２４の最高温度を検知することは困難であった。
本実施の形態１に係る半導体装置１００では、ＰＴＣ素子９の接合に超音波併用熱圧着方式を使用しているため、エミッタ電極８上のアルミニウム層４１０とＰＴＣ素子９の銅箔電極１１ｂを直接接合することができる。
そのため、本実施の形態１に係る半導体装置１００は、ＰＴＣ素子９をＩＧＢＴチップ２４のエミッタ電極８が存在する領域６０１上に配置できる。その結果、ＩＧＢＴチップ２４の大型化することなく、高精度にＩＧＢＴチップ２４の温度を監視できる。
さらに、ＰＴＣ素子９は、１℃当たりの出力電圧の変化が大きいため、高精度の検知回路が不要となり、ノイズ環境下でもＩＧＢＴチップ２４の温度を精度よく監視することができる。
そして、ＰＴＣ素子９は、銅箔電極１１ａ及び銅箔電極１１ｂ間に挟まれて形成されたＰＴＣ素材１２を有し、ＰＴＣ素材１２の膜厚は、０．１ｍｍ以上、０．３７ｍｍ以下である。そのため、温度計測の誤差を抑えつつ、検知回路による検出時間を０．５ｓ以下にすることができる。
また、エミッタ電極８は接地されることが多く、電位が低いため、ＰＴＣ素子９への電界の影響を小さくすることができる。
本実施の形態１に係る半導体装置１００は、超音波併用熱圧着方式によりＰＴＣ素子９を接合しているので、温度上昇することなく、エミッタ電極８上のアルミニウム層４１０とＰＴＣ素子９の銅箔電極１１ｂを直接接合することができる。
その結果、高温の熱の印加による損傷のおそれなく、ＰＴＣ素子９とアルミニウム層４１０とを直接接合できる。
本実施の形態１に係る半導体装置１００は、ＰＴＣ素子９がＩＧＢＴチップ２４主面の中央部に配置されている。そのため、最も精度よく半導体装置１００の最高温度を検出できる。
本実施の形態１に係る半導体装置１００は、ＰＴＣ素子９が導電性ろう材である金バンプ１４を介して接合されている。そのため、ＰＴＣ素子９とＩＧＢＴチップ２４間の接合力を大きくできる。
なお、図１に示すように、ＰＴＣ素子９は、その表面の全面に銅箔電極１１ａ，１１ｂを備えている。しかし、ＰＴＣ素子９の表面もしくは内部の少なくとも一部に銅箔電極１１ａを形成し、ＰＴＣ素子９の表面もしくは内部の銅箔電極１１ａが形成された領域以外の少なくとも一部に、銅箔電極１１ｂを形成するようにしてもよい。このようにしても、銅箔電極１１ａ，１１ｂ間に挟まれたＰＴＣ素材１２に定電流を流して電圧変化を監視することで、ＩＧＢＴチップ２４の温度を高精度に監視できる。
また、本実施の形態１ではＰＴＣ素材１２の抵抗が上昇する温度が１３０℃の場合について説明したが、有機ポリマーの融点を変更することにより、他の温度例えば、１２５℃、１５０℃、１７５℃等の温度の検出も可能である。また、ポリエチレンはＨＤ（高密度）ポリエチレンでもＬＤ（低密度）ポリエチレンでもよい。
さらに、本実施の形態１ではＰＴＣ素材１２の導電粒子として炭化タングステンを使用したが、導電粒子は、例えばニッケル、タングステン、モリブデン、コバルト、銅、銀、アルミニウムのような金属材料のほか、カーボンブラックでもよい。
また、ＰＴＣ素材１２の有機ポリマーとしてポリエチレンを使用したが、例えばポリプロピレン、ポリフッ化ビニリデン、ポリ塩化ビニル、ポリ酢酸ビニル、アイオノマー、またはこれらの共重合体の何れかを用いてもよい。
本実施の形態１では、ＩＧＢＴチップ２４について説明したが、他の半導体チップ、例えばサイリスタ、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ−Ｏｆｆ ｔｈｙｒｉｓｔｏｒ）、パワーＭＯＳＦＥＴ、バイポーラトランジスタ、ダイオードなどにも適用できることはいうまでもない。
＜実施の形態２＞
図１２は、本実施の形態２に係る半導体装置１００のＰＴＣ素子９近傍の構成を示す断面図である。
ＰＴＣ素子９に電流を流すための配線２０，２１が、ＰＴＣ素子９の銅箔電極１１ａ，１１ｂにそれぞれ接続されている。そして、ＰＴＣ素子９を覆うように、ゲル（保護膜）１５が形成されている。
ＰＴＣ素材１２（図１参照）は有機ポリマーで構成されている。そのため、過渡の温度上昇が続くと、有機ポリマーが溶けて、形状が崩れる可能性がある。またＰＴＣ素材１２は水分に弱く、水分を吸収すると物性が変化する可能性がある。さらに機械的外力による損傷を避けることが望ましい。
本実施の形態２では、図１２に示すように、ＰＴＣ素子９を例えばゲル１５で覆っている。そのため、ＰＴＣ素材１２の形状を維持するとともに、外部からの水分の吸収による特性の劣化、及び外力による破損を防止することができる。
なお、ゲル１５で覆おう他、他のモールド材、例えばエポキシ系樹脂でモールドしてもよい。
＜実施の形態３＞
実施の形態１ではＰＴＣ素子９の銅箔電極１１ａ，１１ｂとＩＧＢＴチップ２４間に金バンプ１４を使用したが（図１０参照）、金バンプ１４を使用せず銅箔電極１１ａ，１１ｂとＩＧＢＴチップ２４表面を超音波併用熱圧着方式で直接接合してもよい。あるいは金バンプ１４の代わりにＡｌバンプを使用してもよい。
本実施の形態３では、ＰＴＣ素子９とＩＧＢＴチップ２４を直接接合している。金バンプ１４を使用しないので、製造コストを削減することができる。
また本実施の形態３では、超音波併用熱圧着方式で接合している。そのため、温度上昇することなく、接合可能である。そして、半導体に多くなされているアルミニウムが蒸着あるいはスパッタされた面と接合可能となり、かつ接合力を高くできる。
＜実施の形態４＞
本実施の形態４に係る半導体装置１００では、図１に示したＰＴＣ素子９の銅箔電極１１ａ，１１ｂとＩＧＢＴチップ２４間の接合に低融点半田を用いている。
低融点半田の融点はＰＴＣ素材１２の融点より低い温度のものを使用すると、ＰＴＣ素材１２の損傷を防ぐことができる。また、低融点半田はその熱伝導率が比較的よいので、温度検知の性能向上も可能である。
低融点半田としては、例えば、アナトミカル合金、リボウイッツ合金、ウッド合金、ローズ合金、ダルセ合金、ニュートン合金、セロセーフ合金、ディ合金などを使用することができる。またアルミニウム面との接合用フラックスを使用することでアルミニウムが蒸着またはスパッタされた面と接合可能である。
＜実施の形態５＞
本実施の形態５に係る半導体装置１００では、図１に示したＰＴＣ素子９の銅箔電極１１ａ，１１ｂとＩＧＢＴチップ２４との接合に導電性ペーストを使用する。
導電性ペーストを使用することで、温度上昇することなく、ＰＴＣ素材１２の融点以下でＰＴＣ素子９を接合でき、ＰＴＣ素材１２の損傷を防ぐことができる。またアルミニウムが蒸着またはスパッタされた面と接合可能である。
＜実施の形態６＞
本実施の形態６に係る半導体装置１００は、図１に示したＰＴＣ素子９のＰＴＣ素材１２として、ＢａＴｉＯ3を主材料にした無機系の材料を使用したものである。Ｂａを＋３価のＬａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｇｄ，Ｈｏなどで置換するか、Ｔｉを＋５価のＮｂ，Ｔａ，Ｓｂ，Ｂｉで置換すると、電子あるいはホールができ半導体となる。キュリー点を超えると、結晶粒界のみが絶縁化し、抵抗率が高くなり、ＰＴＣが発現する。抵抗率が急上昇する温度を制御する方法として、Ｂａを＋２価のＭｇ，Ｃａ，Ｓｒ，Ｐｂなどで置換するか、Ｔｉを＋４価のＨｆ，Ｓｎ，Ｚｒなどで置換するとキュリー点が移動し、それに応じたＰＴＣ特性が得られる。
このような材料をＰＴＣ素材１２として使用することによる効果として、抵抗率が急上昇する温度を調節することが容易であるので、１２５℃、１３０℃、１５０℃、１７５℃、あるいはその他の温度で電圧変化が大きくなるようなＰＴＣ特性を得ることが容易にできる。
また、本材料はセラミックスの一種であるので、熱に強く、通常の半田や鉛フリー半田が使用可能となる。ＩＧＢＴチップ２４の表面には通常Ａｌが蒸着またはスパッタされているので、アルミニウムと銅を半田接合可能とするため、アルミニウム面に例えばＮｉをメッキもしくは蒸着することにより、銅とアルミニウム面を半田接合可能とすることができる。
無機系のＰＴＣ素材１２としてはこの他にＶ2Ｏ3を主材料とし、Ｖの一部をＣｒで置換した（Ｖ1-xＣｒ）2Ｏ3からなる材料や、ＢｉとＴｉＯ2をコンポジットした材料、またＢｉとＰｂＯ、Ｂ2Ｏ3、ＳｉＯ2をコンポジットした材料、あるいは金属粉にセラミックスと低融点ガラスをコンポジットした材料でもよい。
＜実施の形態７＞
本実施の形態７に係る半導体装置１００は、図１に示したＰＴＣ素子９の銅箔電極１１ａ，１１ｂと半導体チップ間の接合に導電性ろう材を使用している。
導電性ろう材を用いることで、接合力が強く、伝熱特性に優れた半導体装置１００を得ることができる。
＜実施の形態８＞
図１３は、本実施の形態８に係る半導体装置８００の構成を示す断面図である。本実施の形態８に係る半導体装置８００は、ＰＴＣ素子９に代えてＮＴＣ（Ｎｅｇａｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）素子（ＮＴＣ温度センサ）２１０を用いている。ＮＴＣ素子２１０は、温度に応じて抵抗値が変化し、負の温度係数を有する可変抵抗素子である。また、ＩＧＢＴチップ２４部分の構成は、図２に示した構成と同様である。
その他の構成は、実施の形態１に記載の半導体装置１００と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。
次に、図１３を参照して、ＮＴＣ素子２１０の構成について詳細に説明する。ＮＴＣ素子２１０は、ＮＴＣ素材２２０（負の温度係数を有するＮＴＣ材）と、ＮＴＣ素材２２０の一方の主面上に形成された銅箔電極２１１ａ（第１電極）と、ＮＴＣ素子２１０の他方の主面上に形成された銅箔電極２１１ｂ（第２電極）を備えている。すなわち、ＮＴＣ素材２２０の両主面に銅箔電極２１１ａ（正），２１１ｂ（負）を接合したものである。銅箔電極２１１ａ，２１１ｂの厚みは例えば１μｍから１００μｍである。
エミッタ電極８は接地されることが多く電位が低いので、電界がＮＴＣ素子２１０に及ぼす影響を低減できる。そのため、ＮＴＣ素子２１０の銅箔電極２１１ｂをエミッタ電極８上に接合する。
より詳細にいえばエミッタ電極８上に蒸着もしくはスパッタされているアルミニウム層４１０上に接合する。アルミニウム層４１０上には、通常の半田では接合できないので、導電性ペースト、特に熱伝導率と導電率が大きい銀ペーストで接合する。ここで、ＮＴＣ素子２１０とアルミニウム層４１０の間には絶縁層を設けないでおく。こうすることにより、伝熱特性を向上することができる。また、ＮＴＣ素材２２０はＭｎ，Ｎｉ，ＣｏあるいはＭｎ，Ｎｉ，Ｃｏ，Ｆｅを主材料にしたものである。
なお、ＮＴＣ素子２１０のＩＧＢＴチップ２４上の配置位置等は実施の形態１と同様である（図３，４参照）。
図１４は、ＮＴＣ素子２１０の温度（横軸）―抵抗値（縦軸）の特性を示す図である。図１４から、ＮＴＣ素材２２０は、温度が上昇するとともに、抵抗値が滑らかに減少することがわかる。すなわち、ＮＴＣ素材２２０は、温度に対して負の温度係数を有することがわかる。
このような材料を使用することによる効果として、温度に対して抵抗値が滑らかに減少するため、図５に示したようなある一点で急激に抵抗が変化するＰＴＣ素材１２と異なり、ある一点の温度だけでなく、広い温度範囲で半導体チップの温度変化をモニターすることができる。さらに、温度変化に対して抵抗の変化が大きいので、１℃当たりの温度変化に対して数十ｍＶ〜数Ｖの出力電圧の変化があり、高精度の検知回路が不要となる。
次に、図１５を参照して、ＮＴＣ素子２１０を備える半導体装置８００と、ＮＴＣ素子２１０の出力を検出する検知回路装置３００の構成例であるパワー半導体モジュール５００について説明する。図１５は、本実施の形態８に係る半導体装置８００を用いたパワー半導体モジュール５００の構成を示す断面図である。
ＩＧＢＴチップ２４、及び検知回路を備える検知回路装置３００が、ケース４０２内の絶縁基板４００上に接合されている。絶縁基板４００は、ベース板４０１上に接合されている。ケース４０２内には絶縁のため、ゲルまたはトランスファーモールド等の絶縁材４０３が挿入されている。
ケース４０２には、エミッタ端子４０４、コレクタ端子４０５、端子４１１等の端子が埋め込まれている。外部電極、ＩＧＢＴチップ２４、及び検知回路装置３００間は、ワイヤ４０６を介して接合されている。
なお、実施の形態１においても、図１５に示す構成を同様に適用することができる。
図１６は、以上のように構成されたパワー半導体モジュール５００の等価回路図である。図１５の構成に対応する構成には、同一の符号を付している。
ＩＧＢＴチップ２４のエミッタ電極８は、接地されている。ＩＧＢＴチップ２４のエミッタは、ＮＴＣ素子２１０の一端に接続されている。ＮＴＣ素子２１０の他端は、検知回路装置３００を構成する抵抗２０８の一端及びコンパレータ２０２の一方入力に接続点２０９において接続されている。
そして、ＩＧＢＴチップ２４のゲートは、検知回路装置３００を構成するコンパレータ２０２の出力に接続されている。
次に、検知回路装置３００の回路構成について詳細に説明する。抵抗２０８の他端が、定電圧電源２２１に接続されている。コンパレータ２０２の他方入力は、抵抗２０３、及び抵抗２０４の一端に接続点２０６において接続されている。抵抗２０３の他端は接地され、抵抗２０４の他端は定電圧電源２１０ａが接続されている。
次に、図２，図１５，図１６を参照して、パワー半導体モジュール５００の動作について説明する。まず、コレクタ電極１０に正の電圧を印加し、エミッタ電極８を接地する。その状態で、エミッタ電極８に対して正の電圧をゲート電極６に加えると、ポリシリコンゲート５直下のｐ領域１部分に、電子の集まったｎ型チャネルが形成される（図２参照）。
エミッタ電極８から供給される電子は、ｎ+層３、ｐ領域１内に形成されたｎ型チャネル、ｎ-層２を経由してｐ型半導体基板４、コレクタ電極１０にいたる経路を流れる。この過程で、ｎ-層２に過剰の電子が流入するのに同期して、不純物の多いｐ型半導体基板４からホールがｎ-層２に供給される。すなわち、電子とホールがｎ-層２で結合する形で電流が流れ、スイッチオン状態となる。
そして、ゲート電極６への電圧の印加をやめると、上述の現象は起きず、スイッチオフ状態となる。
スイッチオフ状態では、エミッタ電極８・コレクタ電極１０間に電流は流れず、またスイッチオン状態では、エミッタ電極８・コレクタ電極１０間の電圧が小さくなるため、熱発生は小さい。
しかし、スイッチオン状態からスイッチオフ状態、あるいはスイッチオフ状態からスイッチオン状態への切り替え時には、エミッタ電極８・コレクタ電極１０間に電流と電圧がともに生じ、ジュール熱が発生する。
そして、ジュール熱による熱破壊を避けるため、温度を例えば１２５℃、あるいは１３０℃、もしくは１５０℃、または１７５℃以下の温度に制御する必要がある。
そこで、ＩＧＢＴチップ２４の温度検出のために、ＮＴＣ素子２１０に電流を流し、その電圧値を読み取る。
本実施の形態８に係るパワー半導体モジュール５００では、ＮＴＣ素子２１０に印加する電源として定電圧電源２２１を使用している。そして、図１５中には、ＮＴＣ素子２１０のセンサ用電流（測定電流）の電流経路を点線で示している。
ＮＴＣ素子２１０に定電圧電源２２１が接続されると、抵抗２０８を介してＮＴＣ素子２１０にセンサ用電流が流れる。センサ用電流は、銅箔電極２１１ａからＮＴＣ素材２２０を通過し、銅箔電極２１１ｂを通ってエミッタ電極８ならびにエミッタ電極８上面のアルミニウム層４１０に流れる。そして、センサ用電流は、エミッタ端子４０４へと流れる。
ＮＴＣ素子２１０とアルミニウム層４１０の間には絶縁層を設けていないので、ＮＴＣ素子２１０のセンサ用電流は直接エミッタ電極８ならびにアルミニウム層４１０を流れる。
一方、主回路の電流（主回路電流）はコレクタ外部電極４０５からＩＧＢＴチップ２４を通過し、エミッタ端子４０４へと流れる。
したがってＩＧＢＴチップ２４の表面（エミッタ電極８ならびにアルミニウム層４１０）には主回路電流とＮＴＣ素子２１０のセンサ用電流が混在し、ノイズ発生の原因となる可能性がある。
しかしながらＮＴＣ素子２１０の抵抗値は、室温で数１０ｋΩ、１５０℃で数百Ωとチップ表面と比べてはるかにインピーダンスが大きいので測定電流の変動は少なく、ノイズの影響は小さい。
図１６を参照して、接続点２０６には、定電圧電源２１０ａを抵抗２０３，２０４により分圧した電圧（基準電圧Ｖｒ）が出力される。
ＩＧＢＴチップ２４の温度が低い場合、ＮＴＣ素子２１０の抵抗値が大きい（図１４参照）ので、接続点２０７の電圧値は基準電圧Ｖｒより高い。そして、温度が高くなるにつれ、ＮＴＣ素子２１０の抵抗値は低くなるので、接続点２０７の電圧は基準電圧Ｖｒより低くなる。
コンパレータ２０２は基準電圧Ｖｒより高い電圧が入力されると信号電圧をＩＧＢＴ２４のゲートに出力する。信号電圧が入力されると、ＩＧＢＴチップ２４は、ターンオンしてコレクタ−エミッタ間に電流が流れる。
ＩＧＢＴチップ２４の温度が高くなり、ＮＴＣ素子２１０の抵抗値がある抵抗値より小さくなると、接続点２０９の電圧は接続点２０６における基準電圧Ｖｒより低くなり、コンパレータ２０２はゲート電圧をＩＧＢＴチップ２４のゲートに出力しなくなる。そのため、ＩＧＢＴチップ２４はターンオフとなり、コレクタ−エミッタ間に電流が流れなくなり、ＩＧＢＴチップ２４の温度上昇がとまり熱破壊を防止する。
なお、定電圧電源２２１、２１０ａの出力電圧値の大小関係、分圧抵抗値によっては上記記載の関係が成立しなくなることがあるが、定電圧電源２２１、２１０ａの出力電圧値及び分圧抵抗値は、上記の関係が成立するように設定するものとする。
使用するＮＴＣ素子２１０の検出時間は短いほうがよりチップの破壊防止に効果的である。図１７は、ＮＴＣ素材２２０の膜厚に対する検知回路装置３００による検出時間の計算結果を示した図である。ラインａは、ＩＧＢＴチップ２４が１００℃で定常動作中に、１００μｓ間何らかの発熱があり、その発熱によってＩＧＢＴチップ２４の温度が１５０℃まで温度上昇した後、検知回路装置３００がその温度上昇を検出するのに要した時間を示している。
図１７に示すように、検知回路装置３００の検出時間は、ＮＴＣ素子２１０のＮＴＣ素材２２０の厚さと関係がある。
図１７に示すように、ＮＴＣ素材２２０の厚さが薄くなると検出時間が短縮するのがわかる。また図１７中のラインｂ，ｃは、ＮＴＣ素材２２０の厚さと検出時間が正比例した場合を示す補助直線である。
実際の適用上、検出時間は０．５ｓ以下であることが望ましく、図１７を参照すれば、ＮＴＣ素材２２０の膜厚を０．５ｍｍ以下にすれば、検出時間をほぼ０．５ｓ以下とすることができることがわかる。
また、図１７を参照して、ＮＴＣ素材２２０の厚さが０．３ｍｍを超えると、比例関係からずれて急速に検出時間が大きくなることがわかる。そのため、ＮＴＣ素材２２０の膜厚は、０．３ｍｍ以下であることがより望ましい。
さらに、ＮＴＣ素材２２０の厚みに抵抗値は比例するので、精度の高い温度センサを得るにはＮＴＣ素材２２０の厚みを一定にする必要がある。そして、ＮＴＣ素子２１０の個体差による温度計測の誤差を±２℃以内に抑制するには、ＮＴＣ素子２１０の抵抗値のばらつきを±１％以内にする必要がある。そのため、ＮＴＣ素材２２０の厚みを±１％以内に制御する必要がある。
ＮＴＣ素材２２０は、製作時に機械加工で切断され、場合によっては研磨で微調整される。機械加工上の限界から厚さの制御は±１％以内にコントロールすることができず、個体差が大きくなり、精度が低下する。以上からＮＴＣ素材２２０の膜厚の厚さは０．１ｍｍ以上とする必要がある。
本実施の形態８に係る半導体装置８００は、ＮＴＣ素子２１０を用いている。そのため、実施の形態１と同様の効果を有するとともに、ＰＴＣ素子９に比べてより広い温度範囲でＩＧＢＴチップ２４の温度を監視することができる。
また、ＮＴＣ素子２１０は、銅箔電極２１１ａ，２１１ｂ間にＮＴＣ素材２２０を有し、前記ＮＴＣ素材２２０の膜厚は、０．１ｍｍ以上、０．５ｍｍ以下である。
そのため、検出回路装置３００による検出時間を０．５ｓ以下にすることができる。
また、ＮＴＣ素材２２０の膜厚を０．１ｍｍ以上、０．３ｍｍ以下とすることで、検出時間をさらに短縮できる。
なお、本実施の形態８に係る半導体装置８００では、図１６に示す等価回路を備える検出回路装置３００を用いたが、実施の形態１の図６のように、より簡易な検出回路装置３００を用いてもよい。
さらに、本実施の形態８においても、実施の形態２から５、７に説明した構成を適用することができる。
本発明に係る半導体装置の態様は、エミッタ側主電極及びコレクタ側主電極を有する半導体チップと、前記エミッタ側主電極上に接合され、温度に応じて抵抗値が変化する可変抵抗素子と、を備え、前記可変抵抗素子は、前記可変抵抗素子の表面もしくは内部の少なくとも一部に形成された第１電極と、前記可変抵抗素子の表面もしくは内部の前記第１電極以外の少なくとも一部に形成された第２電極と、を備え、前記第１電極と前記第２電極間に、前記半導体チップとは独立に、電源を接続したことを特徴としている。


本発明に係る半導体装置の態様は、エミッタ側主電極及びコレクタ側主電極を有する半導体チップと、前記エミッタ側主電極上に接合され、温度に応じて抵抗値が変化する可変抵抗素子と、を備え、前記可変抵抗素子は、前記可変抵抗素子の表面の一部及び内部の一部の少なくとも一方に形成された第１電極と、前記可変抵抗素子の表面もしくは内部の前記第１電極以外の少なくとも一部に形成された第２電極と、を備え、前記第１電極と前記第２電極間に、前記半導体チップとは独立に、電源を接続したことを特徴としている。


Claims (13)

  1. エミッタ側主電極（８、４１０）及びコレクタ側主電極（１０）を有する半導体チップ（２４）と、
    前記エミッタ側主電極（８、４１０）上に接合され、温度に応じて抵抗値が変化する可変抵抗素子（９；２１０）と、
    を備え、
    前記可変抵抗素子（９；２１０）は、
    前記可変抵抗素子（９；２１０）の表面もしくは内部の少なくとも一部に形成された第１電極（１１ａ；２１１ａ）と、
    前記可変抵抗素子の表面もしくは内部の前記第１電極以外の少なくとも一部に形成された第２電極（１１ｂ；２１１ｂ）と、
    を備えることを特徴とする半導体装置。
  2. 前記可変抵抗素子（９；２１０）は、超音波併用熱圧着方式により接合されたことを特徴とする請求項１に記載の半導体装置。
  3. 前記可変抵抗素子（９；２１０）は、導電性ろう材により接合されたことを特徴とする請求項１に記載の半導体装置。
  4. 前記可変抵抗素子（９；２１０）は、前記可変抵抗素子（９；２１０）が融解する融点よりも低い温度の融点を備える低融点半田により接合されたことを特徴とする請求項１に記載の半導体装置。
  5. 前記可変抵抗素子（９；２１０）は、導電性ペーストにより接合されたことを特徴とする請求項１に記載の半導体装置。
  6. 前記可変抵抗素子（９；２１０）は、前記半導体チップ（２４）表面に作成したＮｉ面を介して前記半導体チップ（２４）に半田接合されたことを特徴とする請求項１に記載の半導体装置。
  7. 前記可変抵抗素子（９；２１０）を覆うように形成された保護膜（１５）をさらに備えることを特徴とする請求項１に記載の半導体装置。
  8. 前記可変抵抗素子（９；２１０）は、前記半導体チップ（２４）主面の中央部に配置されたことを特徴とする請求項１に記載の半導体装置。
  9. 前記可変抵抗素子（９）は、正の温度係数を有する素子であることを特徴とする請求項１から８の何れかに記載の半導体装置。
  10. 前記可変抵抗素子（９）は、
    前記第１電極（１１ａ）及び前記第２電極間（１１ｂ）に挟まれて形成された可変抵抗素材（１２）をさらに備え、
    前記可変抵抗素材（１２）の膜厚は、０．１ｍｍ以上、０．３７ｍｍ以下であることを特徴とする請求項９に記載の半導体装置。
  11. 前記可変抵抗素子（２１０）は、負の温度係数を有する素子であることを特徴とする請求項１から８の何れかに記載の半導体装置。
  12. 前記可変抵抗素子（２１０）は、
    前記第１電極（２１１ａ）及び前記第２電極（２１１ｂ）間に挟まれた可変抵抗素材（２２０）をさらに備え、
    前記可変抵抗素材（２２０）の膜厚は、０．１ｍｍ以上、０．５ｍｍ以下であることを特徴とする請求項１１に記載の半導体装置。
  13. 前記可変抵抗素材（２２０）の膜厚は、０．１ｍｍ以上、０．３ｍｍ以下であることを特徴とする請求項１２に記載の半導体装置。
JP2006548967A 2004-12-22 2005-12-19 半導体装置 Active JP4745251B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006548967A JP4745251B2 (ja) 2004-12-22 2005-12-19 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004371133 2004-12-22
JP2004371133 2004-12-22
JP2006548967A JP4745251B2 (ja) 2004-12-22 2005-12-19 半導体装置
PCT/JP2005/023253 WO2006068082A1 (ja) 2004-12-22 2005-12-19 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2006068082A1 true JPWO2006068082A1 (ja) 2008-06-12
JP4745251B2 JP4745251B2 (ja) 2011-08-10

Family

ID=36601682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006548967A Active JP4745251B2 (ja) 2004-12-22 2005-12-19 半導体装置

Country Status (4)

Country Link
US (1) US7554173B2 (ja)
EP (1) EP1830405B1 (ja)
JP (1) JP4745251B2 (ja)
WO (1) WO2006068082A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8155916B2 (en) * 2008-07-07 2012-04-10 Infineon Technologies Ag Semiconductor component and method of determining temperature
CN103896207B (zh) * 2014-04-14 2015-11-18 河南省科学院应用物理研究所有限公司 一种基于力电热耦合的碳纳米管阵列键合方法
DE102014116759A1 (de) * 2014-11-17 2016-05-19 Infineon Technologies Austria Ag Halbleitervorrichtung mit struktur mit positivem temperaturkoeffizienten
DE102015112919B4 (de) * 2015-08-06 2019-12-24 Infineon Technologies Ag Halbleiterbauelemente, eine Halbleiterdiode und ein Verfahren zum Bilden eines Halbleiterbauelements
CN105405818A (zh) * 2015-11-02 2016-03-16 上海晶亮电子科技有限公司 功率模块
JP6652003B2 (ja) 2016-07-04 2020-02-19 株式会社デンソー 半導体チップおよび半導体装置
JP6675991B2 (ja) * 2017-01-16 2020-04-08 株式会社豊田中央研究所 半導体装置
JP2019169579A (ja) * 2018-03-23 2019-10-03 株式会社東芝 半導体装置及びその製造方法
EP3608644B1 (de) * 2018-08-09 2021-03-24 Infineon Technologies AG Verfahren zum bestimmen eines vorzeichens eines laststroms in einer brückenschaltung mit mindestenes einer leistungshalbleiterschaltung
CN116504823B (zh) * 2023-06-28 2023-11-07 湖南大学 Igbt芯片及集成测温单元的igbt元胞、方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595118A (ja) * 1991-10-01 1993-04-16 Nippondenso Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH10116987A (ja) * 1985-11-29 1998-05-06 Denso Corp 半導体装置
JP2000338146A (ja) * 1999-05-26 2000-12-08 Matsushita Electric Works Ltd 電流検出回路
JP2004063606A (ja) * 2002-07-26 2004-02-26 Matsushita Electric Works Ltd 過電流保護装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3708720A (en) * 1973-01-02 1973-01-02 Franklin Electric Co Inc Semiconductor thermal protection
JPH0693485B2 (ja) 1985-11-29 1994-11-16 日本電装株式会社 半導体装置
DE8808805U1 (de) * 1988-07-08 1988-09-01 Siemens AG, 1000 Berlin und 8000 München Leistungs-Mosfet mit Temperatursensor
JP3308983B2 (ja) 1991-03-18 2002-07-29 東燃ゼネラル石油株式会社 末端修飾ポリオレフィン
JPH0677397A (ja) 1992-08-28 1994-03-18 Toshiba Corp 半導体の温度異常検出装置
US5847436A (en) * 1994-03-18 1998-12-08 Kabushiki Kaisha Tokai Rika Denki Seisakusho Bipolar transistor having integrated thermistor shunt
US5883402A (en) * 1995-11-06 1999-03-16 Kabushiki Kaisha Toshiba Semiconductor device and protection method
JPH09163592A (ja) * 1995-12-05 1997-06-20 Harness Sogo Gijutsu Kenkyusho:Kk 保護機能付スイッチング部材及びこれを用いた制御回路ユニット
JPH10125620A (ja) * 1996-10-17 1998-05-15 Denso Corp 炭化珪素半導体装置
DE19821834A1 (de) * 1998-05-15 1999-11-25 Fahrzeugklimaregelung Gmbh Power-Mos-Transistor
JP2000031290A (ja) 1998-07-10 2000-01-28 Nissan Motor Co Ltd 半導体装置
JP2001025159A (ja) * 1999-07-02 2001-01-26 Murata Mfg Co Ltd 保護回路
US6667461B1 (en) * 2002-06-19 2003-12-23 Tyco Electronics Corporation Multiple load protection and control device
JP2005039948A (ja) 2003-07-16 2005-02-10 Sharp Corp 半導体装置及び電子機器
US7274243B2 (en) * 2004-04-26 2007-09-25 Gary Pace Adaptive gate drive for switching devices of inverter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116987A (ja) * 1985-11-29 1998-05-06 Denso Corp 半導体装置
JPH0595118A (ja) * 1991-10-01 1993-04-16 Nippondenso Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2000338146A (ja) * 1999-05-26 2000-12-08 Matsushita Electric Works Ltd 電流検出回路
JP2004063606A (ja) * 2002-07-26 2004-02-26 Matsushita Electric Works Ltd 過電流保護装置

Also Published As

Publication number Publication date
WO2006068082A9 (ja) 2006-10-19
EP1830405A1 (en) 2007-09-05
WO2006068082A1 (ja) 2006-06-29
US20080006897A1 (en) 2008-01-10
EP1830405A4 (en) 2011-03-30
EP1830405B1 (en) 2021-01-20
US7554173B2 (en) 2009-06-30
JP4745251B2 (ja) 2011-08-10

Similar Documents

Publication Publication Date Title
JP4745251B2 (ja) 半導体装置
US6392859B1 (en) Semiconductor active fuse for AC power line and bidirectional switching device for the fuse
JP6727428B2 (ja) 半導体装置
US10074593B2 (en) Shunt resistor integrated in a connection lug of a semiconductor module and method for determining a current flowing through a load connection of a semiconductor module
US11984285B2 (en) PPTC device having low melting temperature polymer body
JP4097613B2 (ja) 半導体装置
US8058966B2 (en) PTC thermistor and method for protecting circuit
JP7168071B2 (ja) 半導体モジュール
JP7067205B2 (ja) 半導体装置
JP2020013955A (ja) 半導体装置、および、抵抗素子
JP2005129826A (ja) パワー半導体装置
JP2012084621A (ja) 電極端子及び半導体モジュール
JP4673360B2 (ja) 半導体装置
TWI743291B (zh) 閘流體熱開關元件及其裝配方法
WO2023282013A1 (ja) 半導体装置
JP7027751B2 (ja) 半導体モジュール
JP4323299B2 (ja) 半導体装置
JP2010199149A (ja) 半導体装置
JP2016092210A (ja) 過熱及び過電流検知素子及び該素子を用いたスイッチング回路
JPH10247752A (ja) 熱電変換素子およびその製造方法
JPH1140744A (ja) 電力半導体装置
JP2006100690A (ja) パワートランジスタ温度保護装置
JP3477002B2 (ja) 半導体装置
TWI249750B (en) Thick film thermistor chip and the manufacturing method thereof
US7279983B2 (en) Output amplifier structure with bias compensation

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4745251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250