JP6652003B2 - 半導体チップおよび半導体装置 - Google Patents

半導体チップおよび半導体装置 Download PDF

Info

Publication number
JP6652003B2
JP6652003B2 JP2016132565A JP2016132565A JP6652003B2 JP 6652003 B2 JP6652003 B2 JP 6652003B2 JP 2016132565 A JP2016132565 A JP 2016132565A JP 2016132565 A JP2016132565 A JP 2016132565A JP 6652003 B2 JP6652003 B2 JP 6652003B2
Authority
JP
Japan
Prior art keywords
temperature
semiconductor chip
electrode
layer
resistivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016132565A
Other languages
English (en)
Other versions
JP2018006599A (ja
Inventor
杉浦　和彦
和彦 杉浦
朝仁 岩重
朝仁 岩重
潤 河合
潤 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016132565A priority Critical patent/JP6652003B2/ja
Priority to DE112017003379.9T priority patent/DE112017003379B4/de
Priority to PCT/JP2017/023980 priority patent/WO2018008524A1/ja
Priority to CN201780040556.5A priority patent/CN109417060B/zh
Publication of JP2018006599A publication Critical patent/JP2018006599A/ja
Priority to US16/216,044 priority patent/US10943847B2/en
Application granted granted Critical
Publication of JP6652003B2 publication Critical patent/JP6652003B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/60—Securing means for detachable heating or cooling arrangements, e.g. clamps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/80—Arrangements for protection of devices protecting against overcurrent or overload, e.g. fuses or shunts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/341—Dispositions of die-attach connectors, e.g. layouts
    • H10W72/347—Dispositions of multiple die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651—Materials of strap connectors
    • H10W72/652—Materials of strap connectors comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)

Description

本発明は、接合部材と電気的に接続される電極部を有する半導体チップおよび半導体装置に関するものである。
従来より、第１放熱部材、接合部材、半導体チップ、接合部材、放熱ブロック、接合部材、および第２放熱部材がこの順に積層されて構成される半導体装置が提案されている（例えば、特許文献１参照）。なお、半導体チップとしては、ゲート電極を有し、当該半導体チップの厚さ方向に電流を流すＭＯＳＦＥＴ素子やＩＧＢＴ素子等の半導体素子が形成されたものが用いられる。また、第１放熱部材および第２放熱部材は、それぞれ接合部材を介して半導体チップと熱的および電気的に接続されており、半導体チップにて発生する熱を放出する機能と共に、半導体チップに流れる電流の電流経路を構成する配線部としての機能も有する。
このような半導体装置では、ゲート電極に印加される駆動電圧が調整されることにより、半導体チップに電流が流れるオン状態と、半導体チップに電流が流れないオフ状態とが切り替えられる。
特開２００５−２６８４９６号公報
しかしながら、上記半導体装置では、何らかの不具合によって第１放熱部材と第２放熱部材との間で短絡が発生した場合、半導体チップに大電流が流れることによって半導体チップの温度が急峻に上昇する。そして、半導体チップの温度が破壊温度に達すると、当該半導体チップが破壊されてしまう可能性がある。
このような問題を解決するため、上記半導体装置において、サーミスタ等の温度検出素子を配置し、温度検出素子の検出結果によってゲート電極に印加する駆動電圧を調整することが考えられる。すなわち、検出した温度が閾値温度以上の場合に駆動電圧を低くして半導体チップに流れる電流を遮断することにより、半導体チップの温度が破壊温度に達しないようにすることが考えられる。
しかしながら、この方法では、温度を検出した後に駆動電圧を調整するため、応答性が低く、駆動電圧を低くするまでに半導体装置が破壊されてしまう可能性がある。
本発明は上記点に鑑み、耐久性を向上できる半導体チップおよび半導体装置を提供することを目的とする。
上記目的を達成するための請求項１、３は、電極部（１９、２４）を有する半導体チップ（２）の当該電極部が接合部材（５〜７）と電気的に接続され、接合部材を介して半導体チップに電流が流れる半導体装置において、半導体チップと、電極部と電気的に接続される接合部材と、を備え、接合部材は、抵抗率の温度係数が正であり、半導体チップが破壊される破壊温度よりも低い所定温度を閾値温度としたとき、閾値温度よりも高い温度側の抵抗率の温度係数が閾値温度よりも低い温度側の抵抗率の温度係数より大きい保護材料を含んで構成されている。
また、請求項１は、さらに、接合部材は、保護材料と共に、保護材料より抵抗率が低い基礎材料を含んで構成され、保護材料で構成される保護層（３０ｂ）と、基礎材料で構成される基礎層（３０ａ）とを有し、保護層と基礎層とが積層されて構成されていると共に、保護層と基礎層との積層方向において、基礎層が接続されている。
請求項３は、さらに、接合部材は、保護材料と共に、保護材料より抵抗率が低い基礎材料を含んで構成され、保護材料で構成される保護層（３０ｂ）と、基礎材料で構成される基礎層（３０ａ）とを有し、接合部材は、半導体チップの平面方向において、保護層と基礎層とが分割して配置された構成とされている。
これによれば、半導体チップに大電流が流れることによって当該半導体チップの温度が上昇すると、これに伴って接合部材の温度も上昇する。そして、接合部材は、温度が閾値温度を超えると保護材料の抵抗率が急峻に大きくなる。このため、半導体チップに流れる電流を減少させることができり。したがって、半導体チップの温度が破壊温度に達することを抑制でき、耐久性を向上できる。また、保護材料は、温度に伴って抵抗率が変化するため、応答性が低くなることもない。
また、接合部材を保護材料のみで構成した場合と比較して、閾値温度より低い温度で使用する際の全体の抵抗率が高くなることを抑制でき、導通損失が大きくなることを抑制できる。
また、請求項７、８は、電極部（１７、１９、２０、２１、２４）を有すると共に半導体素子が形成された半導体チップにおいて、電極部は、抵抗率の温度係数が正であり、半導体素子が破壊される破壊温度よりも低い所定温度を閾値温度としたとき、閾値温度よりも高い温度側の抵抗率の温度係数が閾値温度よりも低い温度側の抵抗率の温度係数より大きい保護材料を含んで構成されている。
そして、請求項７は、さらに、電極部は、保護材料と共に、保護材料より抵抗率が低い基礎材料を含んで構成され、保護材料で構成される保護層（３０ｂ）と、基礎材料で構成される基礎層（３０ａ）とを有し、保護層と基礎層とが積層されて構成されていると共に、保護層と基礎層との積層方向において、基礎層が接続されている。
請求項８は、さらに、保護材料と共に、保護材料より抵抗率が低い基礎材料を含んで構成され、保護材料で構成される保護層（３０ｂ）と、基礎材料で構成される基礎層（３０ａ）とを有し、半導体チップの平面方向において、保護層と基礎層とが分割して配置された構成とされている。
これによれば、半導体チップに大電流が流れることによって当該半導体チップの温度が上昇すると、これに伴って電極部の温度も上昇する。この際、電極部は、半導体チップが破壊される破壊温度より所定温度だけ低い閾値温度を超えると、保護材料の抵抗率が急峻に大きくなるため、半導体チップに流れる電流が減少する。このため、半導体チップの特性に合わせ、破壊温度に基づいて閾値温度を適切に設定することにより、半導体チップの温度が破壊温度に達することを抑制でき、耐久性を向上できる。また、保護材料は、温度に伴って抵抗率が変化するため、応答性が低くなることもない。
なお、上記および特許請求の範囲における括弧内の符号は、特許請求の範囲に記載された用語と後述の実施形態に記載される当該用語を例示する具体物等との対応関係を示すものである。
第１実施形態における半導体装置の断面図である。 半導体チップの平面図である。 図２中のIII−III線に沿った断面図である。 基礎材料の温度と抵抗率との関係を示す図である。 第２実施形態における第１接合部材の断面図である。 第３実施形態における第１接合部材の平面図である。 第４実施形態における第１接合部材の断面図である。 他の実施形態における第１接合部材の断面図である。 他の実施形態における第１接合部材の平面図である。 他の実施形態における第１接合部材の平面図である。 他の実施形態における第１接合部材の断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について図面を参照しつつ説明する。本実施形態の半導体装置は、図１に示されるように、第１放熱部材１上に半導体チップ２が搭載され、半導体チップ２上に放熱ブロック３を介して第２放熱部材４が配置されることで構成されている。また、第１放熱部材１と半導体チップ２との間には第１接合部材５が配置され、半導体チップ２と放熱ブロック３との間には第２接合部材６が配置され、放熱ブロック３と第２放熱部材４との間には第３接合部材７が配置されている。さらに、後述するように、本実施形態の半導体チップ２には、ゲートパッド２０が備えられており、当該ゲートパッド２０は、ゲート端子８とボンディングワイヤ９を介して電気的に接続されている。なお、本実施形態では、ボンディングワイヤ９が外部部材に相当している。
半導体チップ２は、大電流を流すパワー素子等の半導体素子が形成されたものであり、本実施形態では、図２および図３に示されるように、ＩＧＢＴ素子が形成されたものが用いられている。ここで、本実施形態の半導体チップ２の構成について図２および図３を参照しつつ簡単に説明する。
半導体チップ２は、Ｎ−型のドリフト層１１を有する半導体基板１０を備え、ドリフト層１１上（すなわち、半導体基板１０の一面１０ａ側）に、チャネル層として機能するＰ型のベース層１２が形成されている。なお、本実施形態では、基板として、ＳｉＣ基板、ＧａＮ基板、またはダイヤモンド基板等が用いられ、高温でも安定して動作することができる構成とされている。そして、ベース層１２を貫通してドリフト層１１に達するように複数のトレンチ１３が形成され、このトレンチ１３によってベース層１２が複数個に分離されている。
なお、複数のトレンチ１３は、半導体基板１０の一面１０ａの面方向のうちの一方向に沿って等間隔に形成されている。但し、ここでの一方向とは、図３中の紙面奥行方向のことである。また、半導体基板１０の一面１０ａは、ベース層１２のうちのドリフト層１１と反対側の一面にて構成されている。
ベース層１２の表層部には、Ｎ＋型のエミッタ領域１４と、エミッタ領域１４に挟まれるＰ＋型のボディ領域１５とが形成されている。エミッタ領域１４は、ドリフト層１１よりも高不純物濃度で構成され、ベース層１２内において終端し、かつ、トレンチ１３の側面に接するように形成されている。一方、ボディ領域１５は、ベース層１２よりも高不純物濃度で構成され、エミッタ領域１４と同様に、ベース層１２内において終端するように形成されている。
また、各トレンチ１３内は、各トレンチ１３の壁面を覆うように形成されたゲート絶縁膜１６と、このゲート絶縁膜１６の上に形成されたポリシリコン等により構成されるゲート電極１７とにより埋め込まれている。これにより、トレンチゲート構造が構成されている。
ベース層１２（すなわち、半導体基板１０の一面１０ａ）上にはＢＰＳＧ等で構成される層間絶縁膜１８が形成されている。そして、層間絶縁膜１８には、エミッタ領域１４の一部およびボディ領域１５を露出させるコンタクトホール１８ａが形成されている。
層間絶縁膜１８上には上部電極１９が形成されている。この上部電極１９は、コンタクトホール１８ａを介してエミッタ領域１４およびボディ領域１５と電気的に接続されている。つまり、上部電極１９は、エミッタ電極として機能する。なお、本実施形態では、上部電極１９が電極部および第２電極に相当している。
また、半導体基板１０の一面１０ａ側には、上部電極１９に加えて、ゲートパッド２０が形成されている。このゲートパッド２０は、当該ゲートパッド２０と各ゲート電極１７との間に引き回されたゲート配線２１を介して電気的に接続されている。なお、特に図示しないが、半導体基板１０の一面１０ａ側には、ゲートパッド２０に加え、各種パッドが形成されている。
ドリフト層１１のうちのベース層１２側と反対側（すなわち、半導体基板１０の他面１０ｂ側）には、Ｎ型のフィールドストップ層（以下では、単にＦＳ層という）２２が形成されている。このＦＳ層２２は、必ずしも必要なものではないが、空乏層の広がりを防ぐことで耐圧と定常損失の性能向上を図ると共に、半導体基板１０の他面１０ｂ側から注入されるホールの注入量を制御するために備えてある。
そして、ＦＳ層２２を挟んでドリフト層１１と反対側にＰ型のコレクタ層２３が形成されている。コレクタ層２３上（すなわち、半導体基板１０の他面１０ｂ）には下部電極２４が形成されている。なお、本実施形態では、下部電極２４が電極部および第１電極に相当している。
以上が本実施形態における半導体チップ２の構成である。このような半導体チップ２では、例えば、上部電極１９が接地されると共に下部電極２４に正の電圧が印加され、ゲート電極１７にゲートパッド２０およびゲート配線２１を介して絶縁ゲート構造の閾値電圧Ｖｔｈ以上の電圧が印加される。これにより、ベース層１２のうちのゲート電極１７が配置されるトレンチ１３と接している部分に反転層が形成され、エミッタ領域１４から反転層を介して電子がドリフト層１１に供給されると共に、コレクタ層２３からホールがドリフト層１１に供給されてオン状態となる。つまり、半導体チップ２の厚さ方向に電流が流れる。
放熱ブロック３は、図１に示されるように、半導体チップ２と第２放熱部材４との間に配置されてこれらを電気的および熱的に接続するものであり、例えば、電気伝導率および熱伝達率が大きいＣｕ等によって構成されている。本実施形態では、放熱ブロック３は、長方体形状とされている。そして、放熱ブロック３は、第２接合部材６を介して半導体チップ２の表面側における上部電極１９と電気的および熱的に接続されていると共に、第３接合部材７を介して第２放熱部材４と電気的および熱的に接続されている。
第１放熱部材１および第２放熱部材４は、半導体チップ２にて発生した熱を広範囲に拡散させて放出する放熱板として機能するものである。第１放熱部材１および第２放熱部材４は、例えば、電気伝導率および熱伝達率が大きいＣｕをベースとして形成され、必要に応じて表面に金メッキ等が施された構造とされる。
また、第１放熱部材１は、第１接合部材５を介して半導体チップ２の裏面側における下部電極２４と電気的に接続されており、放熱板としての機能に加えて、下部電極２４に接続される配線部としても機能する。同様に、第２放熱部材４は、放熱ブロック３を介して半導体チップ２の表面側における上部電極１９と電気的にも接続されており、放熱板としての機能に加えて、上部電極１９に接続される配線部としても機能する。
以上が本実施形態の半導体装置の基本的な構成である。次に、本実施形態の第１接合部材５の構成について説明する。
本実施形態では、第１接合部材５は、基材材料と保護材料とを含んで構成されている。本実施形態では、基礎材料として、高温（例えば、２５０°程度）でも抵抗率が低いＡｇが用いられる。また、保護材料として、図４に示されるように、抵抗率の温度係数が正であり、半導体チップ２（すなわち、半導体素子）の破壊温度よりも所定温度だけ低い温度を閾値温度としたとき、閾値温度より高い温度側の抵抗率の温度係数が閾値温度より低い温度側の抵抗率の温度係数より大きいものが用いられる。例えば、このような特性を有する保護材料として、ＲｕＯ２、ＢａＴｉＯ３、ＣｕＯ、Ｇａ２Ｏ３等の金属酸化物が用いられるが、半導体チップ２の破壊温度に基づく閾値温度に合わせて適宜選択されることが好ましい。そして、第１接合部材５は、基礎材料と保護材料との粉末を含んで構成されるペーストが塗布された後、当該ペーストが焼結されることで構成される。
なお、基礎材料は、Ａｇに限定されることはなく、例えば、Ｃｕ等を用いることもできるが、保護材料よりも抵抗率が低いものが用いられる。また、保護材料は、抵抗率の温度特性が正であり、閾値温度より高い温度側の抵抗率の温度係数が閾値温度より低い温度側の抵抗率の温度係数より大きいものであれば、金属酸化物に限定されることはなく、酸化物でないものを用いてもよい。但し、保護材料として金属酸化物を用いる場合、基礎材料としては当該酸化物によって基礎材料の特性が変化しないＡｇ等を用いることが好ましい。
以上が第１接合部材５の構成である。なお、本実施形態では、第２接合部材６および第３接合部材７は、第１接合部材５と同様の構成とされており、それぞれ基礎材料と保護材料とを含んで構成されている。
以上説明したように、本実施形態の半導体装置では、第１接合部材５、第２接合部材６および第３接合部材７は、基礎材料と保護材料とを含んで構成されている。そして、保護材料として、抵抗率の温度係数が正であり、半導体チップ２の破壊温度よりも所定温度だけ低い温度を閾値温度としたとき、閾値温度より高い温度側の抵抗率の温度係数が閾値温度より低い温度側の抵抗率の温度係数より大きいものが用いられている。
このため、例えば、第１放熱部材１と第２放熱部材４との間で短絡が発生して半導体チップ２に大電流が流れた際、半導体チップ２に大電流が流れることによって当該半導体チップ２の温度が上昇すると、これに伴って第１〜第３接合部材５〜７の温度も上昇する。そして、第１〜第３接合部材５〜７は、温度が閾値温度を超えると保護材料の抵抗率が急峻に大きくなる。したがって、半導体チップ２に流れる電流を減少させることができ、半導体チップ２の温度が破壊温度に達することを抑制できる、または破壊温度に達するまでの時間を長くできるため、耐久性を向上できる。なお、保護材料は、温度に伴って抵抗率が変化するため、応答性が低くなることもない。
また、サーミスタ等の温度検出素子を搭載し、温度に基づいてゲートパッド２０に印加する駆動電圧を調整する半導体装置に本実施形態の半導体装置の構成を適用した場合、温度に基づいて保護材料の抵抗率が大きくなるため、温度検出をしてから駆動信号を調整するまでの時間を稼ぐことができる。このため、半導体チップ２に大電流が流れたとしても当該半導体チップ２が破壊されることをさらに抑制できる。
さらに、本実施形態では、第１接合部材５、第２接合部材６および第３接合部材７として、保護材料よりも抵抗率が低い基礎材料を含むようにしている。このため、第１接合部材５、第２接合部材６および第３接合部材７を保護材料のみで構成した場合と比較して、低温時（例えば、室温使用時）における全体の抵抗率が高くなることを抑制でき、低温時における導通損失が大きくなることを抑制できる。
すなわち、本実施形態の半導体装置によれば、低温時における導通損失を抑制しつつ、耐久性を向上できる。
また、保護材料として金属酸化物を用いることにより、金属酸化物の中には温度係数が正の特性を有する材料が多数存在するため、半導体チップ２の特性に合わせ、保護材料として適切な材料を選択できる。また、保護材料として金属酸化物を用いた場合、基礎材料としてＡｇを用いることにより、保護材料によって基礎材料の特性が変化してしまうことを抑制できる。
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対して、第１〜第３接合部材５〜７の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、第１接合部材は、図５に示されるように、基礎材料で構成される基礎層３０ａと、保護材料で構成される保護層３０ｂとが積層されて構成されている。なお、基礎層３０ａは、基礎材料であるＡｇの粉末を含むペーストが焼結されることで構成されている。保護層３０ｂは、保護材料である金属酸化物の粉末を含むペーストが焼結されることで構成されている。
なお、特に図示しないが、本実施形態では、第２接合部材６および第３接合部材７も第１接合部材５と同様の構成とされている。
このように、基礎層３０ａと保護層３０ｂとを積層して第１接合部材５、第２接合部材６、および第３接合部材７を構成しても、上記第１実施形態と同様の効果を得ることができる。
（第３実施形態）
第３実施形態について説明する。本実施形態は、第２実施形態に対して、第１〜第３接合部材５〜７の構成を変更したものであり、その他に関しては第２実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、第１接合部材５は、図６に示されるように、基礎層３０ａと保護層３０ｂとが平面方向において分割して配置された構成とされている。具体的には、本実施形態では、基礎層３０ａと保護層３０ｂとは、面積比が１対１となるように、２分割されている。
なお、特に図示しないが、本実施形態では、第２接合部材６および第３接合部材７も第１接合部材５と同様の構成とされている。また、平面方向とは、半導体チップ２の平面方向に沿った方向のことであり、言い換えると、半導体基板１０の一面１０ａに沿った方向のことである。
このように、基礎層３０ａと保護層３０ｂとを平面方向に分割して第１接合部材５、第２接合部材６、および第３接合部材７を構成しても、上記第１実施形態と同様の効果を得ることができる。また、このような半導体装置では、基礎層３０ａと保護層３０ｂとは平面方向において分割されているため、例えば、第１放熱部材１と半導体チップ２とは、基礎層３０ａのみで電気的に接続される部分が存在する。このため、第１放熱部材１と半導体チップ２との間の電流経路において、基礎層３０ａのみで接続される部分では抵抗率が小さくなり、低温時における導通損失を抑制できる。
（第４実施形態）
第４実施形態について説明する。本実施形態は、第２実施形態と第３実施形態とを組み合わせたものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、第１接合部材５は、図７に示されるように、基礎層３０ａと保護層３０ｂとが平面方向において分割して配置されていると共に、このものが複数積層された構成とされている。なお、本実施形態では、積層方向において、基礎層３０ａが連続して接続されるように配置されている。
なお、特に図示しないが、本実施形態では、第２接合部材６および第３接合部材７も第１接合部材５と同様の構成とされている。
このように、基礎層３０ａと保護層３０ｂとを平面方向に分割して配置すると共にこのものを積層した構成としても、上記第１実施形態と同様の効果を得ることができる。また、積層方向において基礎層３０ａが連続して接続される構成としているため、上記第３実施形態と同様の効果を得ることもできる。
（第５実施形態）
第５実施形態について説明する。本実施形態は、第１実施形態に対して、ゲートパッド２０の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、半導体チップ２は、基本的な構成は上記第１実施形態と同様であるが、ゲートパッド２０を第１接合部材５と同様の構成としており、上記基礎材料と保護材料とを含む構成としている。
これによれば、ゲートパッド２０が保護材料を含んで構成されているため、半導体チップ２に大電流が流れることによって当該半導体チップ２の温度が上昇すると、これに伴ってゲートパッド２０の温度も上昇し、ゲートパッド２０に含まれる保護材料の抵抗率も大きくなる。つまり、ゲートパッド２０に印加されている駆動電圧を閾値電圧Ｖｔｈ未満の電圧に自動的に減少させることができる。言い換えると、半導体チップ２を自動的にオフ状態にできる。このため、半導体チップ２の温度が破壊温度まで上昇してしまうことを抑制できる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記第１〜第５実施形態では、半導体チップ２としてＩＧＢＴ素子が形成されたものを例に挙げて説明したが、例えば、半導体チップ２としてコレクタ層２３を備えないＭＯＳＦＥＴ素子が形成されたものを用いてもよい。また、上記第１〜第４実施形態において、半導体チップ２として、ゲート電極１７を備えない、例えば、ダイオード素子等が形成されたものを用いてもよい。
さらに、上記第１実施形態において、第１接合部材５、第２接合部材６、および第３接合部材７のうちの１つ、または２つの接合部材を保護材料と基礎材料とを含む構成とし、残りの接合部材を基礎材料のみ、または保護材料のみで構成してもよい。同様に、上記第２〜第４実施形態において、第１接合部材５、第２接合部材６、および第３接合部材７のうちの１つ、または２つの接合部材を基礎層３０ａと保護層３０ｂを含む構成とし、残りの接合部材を基礎層３０ａのみ、または保護層３０ｂのみで構成してもよい。
また、基礎層３０ａと保護層３０ｂとを次のように配置してもよい。なお、以下では、第１接合部材５を例に挙げて説明するが、第２接合部材６および第３接合部材７も同様である。
すなわち、上記第２実施形態において、図８に示されるように、基礎層３０ａと保護層３０ｂとは順に複数積層されていてもよい。
また、上記第３実施形態において、基礎層３０ａと保護層３０ｂとは、平面方向において複数に分割されていてもよい。例えば、図９Ａに示されるように、基礎層３０ａと保護層３０ｂとがストライプ状に分割されていてもよいし、図９Ｂに示されるように、基礎層３０ａと保護層３０ｂとが中心に対して点対称となるように分割されていてもよい。また、基礎層３０ａと保護層３０ｂとの面積比は１対１に限定されず、半導体チップ２の特性に合わせて設定することが好ましい。
さらに、上記第４実施形態において、図１０に示されるように、積層方向において、基礎層３０ａが接続されていない構成としてもよい。また、特に図示しないが、積層方向において、保護層３０ｂが接続されている構成としてもよい。
また、上記第１〜第５実施形態において、放熱ブロック３および第３接合部材７を備えない構成としてもよい。つまり、半導体チップ２と第２放熱部材４との間に第２都合部材６のみが配置されている構成としてもよい。この場合、半導体チップ２の特性に合わせ、第２接合部材６の厚さを適宜厚くすることが好ましい。例えば、放熱ブロック３および第３接合部材７を備えない構成とする場合には、図１における第２接合部材６、放熱ブロック３、および第３接合部材７の積層方向の厚さとほぼ等しくなるように、第２接合部材６の厚さを設定することができる。言い換えると、図１における放熱ブロック３も接合部材で構成するようにしてもよい。
そして、上記第５実施形態において、ゲートパッド２０の他に、ゲート配線２１、およびゲート電極１７の少なくとも一方を基礎材料および保護材料で構成するようにしてもよい。また、ゲートパッド２０の代わりに、ゲート配線２１、およびゲート電極１７の少なくとも一方を基礎材料および保護材料で構成するようにしてもよい。つまり、半導体チップ２において、駆動信号が印加される部分を電極部とし、電極部の一部を基礎材料および保護材料で構成するようにしてもよい。
さらに、上記第５実施形態において、上部電極１９および下部電極２４の少なくとも一方を基礎材料および保護材料で構成するようにしてもよい。これによれば、保護材料が含まれる部分では、当該半導体チップ２の温度が上昇することに伴って保護材料の抵抗率も大きくなるため、上記各実施形態と同様の構成とできる。なお、このような構成とする場合、第１接合部材５、第２接合部材６、および第３接合部材７は、基礎材料であるＡｇのみで構成してもよい。
そして、上記第５実施形態において、上記第２〜第４実施形態を組み合わせ、基礎層３０ａと保護層３０ｂとを有する構成としてもよい。
また、上記第５実施形態において、半導体チップ２は、半導体チップ２の厚さ方向に電流が流れるものではなく、半導体チップ２の平面方向に電流が流れるものであってもよい。
２ 半導体チップ
５ 第１接合部材
６ 第２接合部材
７ 第３接合部材
２０ ゲート電極
３０ａ 基礎層
３０ｂ 保護層

Claims (10)

  1. 電極部（１９、２４）を有する半導体チップ（２）の当該電極部が接合部材（５〜７）と電気的に接続され、前記接合部材を介して前記半導体チップに電流が流れる半導体装置において、
    前記半導体チップと、
    前記電極部と電気的に接続される前記接合部材と、を備え、
    前記接合部材は、抵抗率の温度係数が正であり、前記半導体チップが破壊される破壊温度よりも低い所定温度を閾値温度としたとき、前記閾値温度よりも高い温度側の抵抗率の温度係数が前記閾値温度よりも低い温度側の抵抗率の温度係数より大きい保護材料を含んで構成されており、前記保護材料と共に、前記保護材料より抵抗率が低い基礎材料を含んで構成され、前記保護材料で構成される保護層（３０ｂ）と、前記基礎材料で構成される基礎層（３０ａ）とを有し、前記保護層と前記基礎層とが積層されて構成されていると共に、前記保護層と前記基礎層との積層方向において、前記基礎層が接続されている半導体装置。
  2. 前記接合部材は、前記半導体チップの平面方向において、前記保護層と前記基礎層とが分割して配置された構成とされている請求項１に記載の半導体装置。
  3. 電極部（１９、２４）を有する半導体チップ（２）の当該電極部が接合部材（５〜７）と電気的に接続され、前記接合部材を介して前記半導体チップに電流が流れる半導体装置において、
    前記半導体チップと、
    前記電極部と電気的に接続される前記接合部材と、を備え、
    前記接合部材は、抵抗率の温度係数が正であり、前記半導体チップが破壊される破壊温度よりも低い所定温度を閾値温度としたとき、前記閾値温度よりも高い温度側の抵抗率の温度係数が前記閾値温度よりも低い温度側の抵抗率の温度係数より大きい保護材料を含んで構成されており、前記保護材料と共に、前記保護材料より抵抗率が低い基礎材料を含んで構成され、前記保護材料で構成される保護層（３０ｂ）と、前記基礎材料で構成される基礎層（３０ａ）とを有し、前記接合部材は、前記半導体チップの平面方向において、前記保護層と前記基礎層とが分割して配置された構成とされている半導体装置。
  4. 前記接合部材は、前記保護層と前記基礎層とが積層されて構成されている請求項３に記載の半導体装置。
  5. 前記基礎材料は、銀であり、
    前記保護材料は、金属酸化物である請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 第１放熱部材（１）と、
    前記半導体チップを挟んで前記第１放熱部材と反対側に配置される第２放熱部材（４）と、を有し、
    前記半導体チップは、前記第１放熱部材側に前記電極部としての第１電極（２４）が形成されていると共に、前記第２放熱部材側に前記電極部としての第２電極（１９）が形成されており、
    前記接合部材は、前記第１放熱部材と前記第１電極との間に配置されて前記第１放熱部材と前記第１電極とを電気的に接続すると共に、前記第２放熱部材と前記第２電極との間に配置されて前記第２放熱部材と前記第２電極とを電気的に接続する請求項１ないし５のいずれか１つに記載の半導体装置。
  7. 電極部（１７、１９、２０、２１、２４）を有すると共に半導体素子が形成された半導体チップにおいて、
    前記電極部は、抵抗率の温度係数が正であり、前記半導体素子が破壊される破壊温度よりも低い所定温度を閾値温度としたとき、前記閾値温度よりも高い温度側の抵抗率の温度係数が前記閾値温度よりも低い温度側の抵抗率の温度係数より大きい保護材料を含んで構成されており、前記保護材料と共に、前記保護材料より抵抗率が低い基礎材料を含んで構成され、前記保護材料で構成される保護層（３０ｂ）と、前記基礎材料で構成される基礎層（３０ａ）とを有し、前記保護層と前記基礎層とが積層されて構成されていると共に、前記保護層と前記基礎層との積層方向において、前記基礎層が接続されている半導体チップ。
  8. 電極部（１７、１９、２０、２１、２４）を有すると共に半導体素子が形成された半導体チップにおいて、
    前記電極部は、抵抗率の温度係数が正であり、前記半導体素子が破壊される破壊温度よりも低い所定温度を閾値温度としたとき、前記閾値温度よりも高い温度側の抵抗率の温度係数が前記閾値温度よりも低い温度側の抵抗率の温度係数より大きい保護材料を含んで構成されており、前記保護材料と共に、前記保護材料より抵抗率が低い基礎材料を含んで構成され、前記保護材料で構成される保護層（３０ｂ）と、前記基礎材料で構成される基礎層（３０ａ）とを有し、前記半導体チップの平面方向において、前記保護層と前記基礎層とが分割して配置された構成とされている半導体チップ。
  9. チャネル層（１２）と、
    前記チャネル層に絶縁膜（１６）を介して配置されたゲート電極（１７）と、
    外部部材（９）と電気的に接続されるゲートパッド（２０）と、
    前記ゲートパッドと前記ゲート電極とを電気的に接続するゲート配線（２１）と、を有し、
    前記ゲートパッドに所定の駆動電圧が印加されることによって前記チャネル層に反転層が形成され、
    前記電極部は、前記ゲート電極、前記ゲートパッド、および前記ゲート配線を有する構成とされ、前記ゲート電極、前記ゲートパッド、および前記ゲート配線の少なくとも１つが前記保護材料を含んで構成されている請求項７または８に記載の半導体チップ。
  10. 第１電極（２４）と、
    前記第１電極との間に電流を流す第２電極（１９）と、を有し、
    前記第１電極および前記第２電極の少なくとも１つが前記電極部として構成されている請求項７ないし９のいずれか１つに記載の半導体チップ。
JP2016132565A 2016-07-04 2016-07-04 半導体チップおよび半導体装置 Active JP6652003B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016132565A JP6652003B2 (ja) 2016-07-04 2016-07-04 半導体チップおよび半導体装置
DE112017003379.9T DE112017003379B4 (de) 2016-07-04 2017-06-29 Halbleiterchip und Halbleitervorrichtung
PCT/JP2017/023980 WO2018008524A1 (ja) 2016-07-04 2017-06-29 半導体チップおよび半導体装置
CN201780040556.5A CN109417060B (zh) 2016-07-04 2017-06-29 半导体芯片及半导体装置
US16/216,044 US10943847B2 (en) 2016-07-04 2018-12-11 Semiconductor chip and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016132565A JP6652003B2 (ja) 2016-07-04 2016-07-04 半導体チップおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2018006599A JP2018006599A (ja) 2018-01-11
JP6652003B2 true JP6652003B2 (ja) 2020-02-19

Family

ID=60912758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016132565A Active JP6652003B2 (ja) 2016-07-04 2016-07-04 半導体チップおよび半導体装置

Country Status (5)

Country Link
US (1) US10943847B2 (ja)
JP (1) JP6652003B2 (ja)
CN (1) CN109417060B (ja)
DE (1) DE112017003379B4 (ja)
WO (1) WO2018008524A1 (ja)

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3413442A (en) * 1965-07-15 1968-11-26 Texas Instruments Inc Self-regulating thermal apparatus
US3811938A (en) * 1972-06-09 1974-05-21 Matsushita Electric Industrial Co Ltd Production of barium titanate ceramics having a positive temperature coefficient of electrical resistance
LU69220A1 (ja) * 1973-06-18 1974-04-08
JPS63174521A (ja) * 1987-01-10 1988-07-19 日本メクトロン株式会社 回路保護素子を含む回路
DE4142523A1 (de) * 1991-12-21 1993-06-24 Asea Brown Boveri Widerstand mit ptc - verhalten
JPH07263616A (ja) * 1994-03-18 1995-10-13 Tokai Rika Co Ltd トランジスタ
JPH08148304A (ja) * 1994-11-18 1996-06-07 Matsushita Electric Ind Co Ltd 正特性サーミスタ発熱体の製造方法
JP3696310B2 (ja) 1994-12-01 2005-09-14 財団法人電気磁気材料研究所 大きな抵抗温度係数を有する電気抵抗合金とその製造法ならびにセンサデバイス
US5491118A (en) 1994-12-20 1996-02-13 E. I. Du Pont De Nemours And Company Cadmium-free and lead-free thick film paste composition
JP3002720B2 (ja) 1997-03-17 2000-01-24 防衛庁技術研究本部長 酸化バナジウム薄膜及びその製造方法
JPH10280069A (ja) 1997-04-08 1998-10-20 Res Inst Electric Magnetic Alloys 大きな抵抗温度係数を有する電気抵抗合金とその製造法ならびにセンサデバイス
JP3300655B2 (ja) * 1997-12-08 2002-07-08 大塚化学株式会社 過電流保護回路素子
US6100745A (en) * 1998-08-10 2000-08-08 Johnson Controls Technology Company Combination positive temperature coefficient resistor and metal-oxide semiconductor field-effect transistor devices
JP2000209772A (ja) * 1999-01-08 2000-07-28 Shibafu Engineering Kk 電流制限器
JP2002313604A (ja) * 2001-04-18 2002-10-25 Tdk Corp ポリマーｐｔｃ素子
CA2457675A1 (en) * 2001-08-13 2003-02-27 Honeywell International Inc. Providing current control over wafer borne semiconductor devices using trenches
JP2005268496A (ja) 2004-03-18 2005-09-29 Denso Corp 半導体装置
US20060055056A1 (en) 2003-11-21 2006-03-16 Denso Corporation Semiconductor equipment having a pair of heat radiation plates
WO2006068082A1 (ja) 2004-12-22 2006-06-29 Mitsubishi Denki Kabushiki Kaisha 半導体装置
JP2007018912A (ja) * 2005-07-08 2007-01-25 Canon Inc 加熱体および加熱装置
US7468630B2 (en) * 2006-08-25 2008-12-23 Hypres, Inc. Superconducting switching amplifier
JP4487992B2 (ja) * 2006-09-04 2010-06-23 Ｔｄｋ株式会社 Ｐｔｃ素子および電池保護システム
US8441109B2 (en) 2007-01-25 2013-05-14 Alpha And Omega Semiconductor Ltd. Structure and method for self protection of power device with expanded voltage ranges
US7999363B2 (en) * 2007-01-25 2011-08-16 Alpha & Omega Semiconductor, Ltd Structure and method for self protection of power device
US8900983B1 (en) * 2007-01-25 2014-12-02 Alpha And Omega Semiconductor Incorporated Structure and method for self protection of power device with expanded voltage ranges
JP5791264B2 (ja) 2009-12-21 2015-10-07 キヤノン株式会社 ヒータ及びこのヒータを搭載する像加熱装置
US20160118353A1 (en) * 2014-10-22 2016-04-28 Infineon Techologies Ag Systems and Methods Using an RF Circuit on Isolating Material
JP6054436B2 (ja) 2015-01-22 2016-12-27 東芝エレベータ株式会社 フェッシャープレート

Also Published As

Publication number Publication date
DE112017003379T5 (de) 2019-03-14
CN109417060B (zh) 2022-10-28
WO2018008524A1 (ja) 2018-01-11
US20190109067A1 (en) 2019-04-11
CN109417060A (zh) 2019-03-01
US10943847B2 (en) 2021-03-09
JP2018006599A (ja) 2018-01-11
DE112017003379B4 (de) 2021-11-04

Similar Documents

Publication Publication Date Title
JP7135445B2 (ja) 半導体装置
JP2016167539A (ja) 半導体装置
CN102612753A (zh) 双向开关
JPWO2018198990A1 (ja) 電子部品および半導体装置
JP6666292B2 (ja) 半導体装置
JP5589342B2 (ja) 半導体装置
JP4984485B2 (ja) 半導体装置
WO2020012958A1 (ja) 半導体素子および半導体装置
JP7310356B2 (ja) 半導体装置
JP7099115B2 (ja) 半導体装置
TWI659611B (zh) 半導體裝置
CN108470732A (zh) 半导体装置
CN113614883B (zh) 半导体装置
JP2021150326A (ja) 半導体装置
JP2021005692A (ja) 半導体装置
JP6718140B2 (ja) 半導体装置
JP6652003B2 (ja) 半導体チップおよび半導体装置
JP6448852B2 (ja) 電力用半導体装置
JP2022109726A (ja) 半導体装置
JP2021040062A (ja) 半導体装置
JP2020027878A (ja) 半導体装置
JP7456268B2 (ja) 半導体装置および半導体装置の製造方法
CN108447917B (zh) 半导体二极管和带有半导体二极管的电子电路组件
JP2019091783A (ja) 半導体装置
JP7784972B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200106

R151 Written notification of patent or utility model registration

Ref document number: 6652003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250