WO2006068082A9 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
WO2006068082A9
WO2006068082A9 PCT/JP2005/023253 JP2005023253W WO2006068082A9 WO 2006068082 A9 WO2006068082 A9 WO 2006068082A9 JP 2005023253 W JP2005023253 W JP 2005023253W WO 2006068082 A9 WO2006068082 A9 WO 2006068082A9
Authority
WO
WIPO (PCT)
Prior art keywords
variable resistance
semiconductor device
temperature
electrode
resistance element
Prior art date
Application number
PCT/JP2005/023253
Other languages
English (en)
French (fr)
Other versions
WO2006068082A1 (ja
Inventor
Takashi Inaguchi
Takeshi Ohi
Katsuhiko Fukuhara
Naoshi Yamada
Yoshitsugu Inaba
Takao Mitsuhashi
Original Assignee
Mitsubishi Electric Corp
Takashi Inaguchi
Takeshi Ohi
Katsuhiko Fukuhara
Naoshi Yamada
Yoshitsugu Inaba
Takao Mitsuhashi
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Takashi Inaguchi, Takeshi Ohi, Katsuhiko Fukuhara, Naoshi Yamada, Yoshitsugu Inaba, Takao Mitsuhashi filed Critical Mitsubishi Electric Corp
Priority to JP2006548967A priority Critical patent/JP4745251B2/ja
Priority to EP05816412.0A priority patent/EP1830405B1/en
Priority to US11/722,112 priority patent/US7554173B2/en
Publication of WO2006068082A1 publication Critical patent/WO2006068082A1/ja
Publication of WO2006068082A9 publication Critical patent/WO2006068082A9/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Definitions

  • the sensor current of the NTC element 210 flows directly through the emitter electrode 8 and the aluminum layer 410.
  • the detection time of the detection circuit device 300 is the NTC material of the NTC element 210.
  • the NTC element 210 has an NTC material 220 between the copper foil electrodes 21 la and 21 lb, and the N
  • Embodiment 8 the configurations described in Embodiments 2 to 5, and 7 can be applied.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

　本発明は、高精度の検知回路を必要とせず、ノイズ環境下であっても、半導体チップの温度を精度よく監視できる半導体装置を提供することを目的とする。ＩＧＢＴチップ（２４）上にＰＴＣ素子（９）を接合する。そして、定電流源（２２）によりＰＴＣ素子（９）に一定の電流を流し、電圧モニター（２３）により、ＰＴＣ素子（９）の出力電圧を検出する。そして、出力電圧の変化が大きくなると、検出回路によりゲート電極（６）に印加される電圧を下げる。ＰＴＣ素子（９）をＩＧＢＴチップ（２４）上に直接配設しているため、高精度にＩＧＢＴチップ（２４）の温度を監視できる。さらに、ＰＴＣ素子（９）は、１°C当たりの出力電圧の変化が大きいため、高精度の検知回路が不要となり、ノイズ環境下でもＩＧＢＴチップ（２４）の温度を精度よく監視することができる。

Description

半導体装置
技術分野
[0001] 本発明は、温度センサを備えた半導体装置に関するものである。
背景技術
[0002] 電力制御用などに多用されているパワー用途の半導体装置は、使用電流の増加と ともに温度の上昇が生じる。ときに過剰な使用がなされる場合があり、その場合には 上昇した温度が限界値を越え、半導体装置の誤動作の原因になり、また破損にいた るおそれがある。
[0003] そこで、例えば特許文献 1に開示された発明では、ダイオード温度センサが半導体 チップ内に形成され、半導体チップの温度を監視し、過剰な温度上昇を検知した場 合は、半導体装置の動作を抑制するように設計されて ヽる。
[0004] 特許文献 1 :特開 2000— 31290号公報
[0005] この他に従来から使用されている温度センサとして、 IC温度センサがある。これらの 温度センサは、微小電流を流して出力電圧をモニターすることにより温度を検知して いる。何れも広範囲の温度を測れる特長があるが 1°C当たりの出力電圧の変化は小 さぐその変化量は数 mVである。
[0006] そのため、変化量を検知するためには、数 mVの出力電圧の差を検知可能な高精 度の検知回路を備える必要がある。さらに、半導体装置が使用される環境はノイズが 多いため、微小な出力電圧ではノイズに力き消され、十分に温度のモニターができな いという問題点がある。
[0007] また、ダイオード温度センサは、半導体チップに直接配設可能であるが、ばらつき が大きぐ温度測定精度上の問題もある。
[0008] さらに、 IC温度センサは、温度測定精度がよいが、半導体チップに直接配設できな いため、熱伝導部材を経由して測定せざるを得ない。そのため、半導体チップの IC 温度センサの熱抵抗が問題となり、やはり精度よい温度測定は困難である。
[0009] それぞれの温度センサには以上のような問題があるため、そのような温度センサを 用いた半導体装置では、ノイズ環境下において精度よく半導体チップの温度を監視 することは困難である。
発明の開示
[0010] 本発明は、高精度の検知回路を必要とせず、ノイズ環境下であっても、半導体チッ プの温度を精度よく監視できる半導体装置を提供することを目的とする。
[0011] 本発明に係る半導体装置の態様は、ェミッタ側主電極及びコレクタ側主電極を有 する半導体チップと、前記ェミッタ側主電極上に接合され、温度に応じて抵抗値が変 化する可変抵抗素子と、を備え、前記可変抵抗素子は、前記可変抵抗素子の表面も しくは内部の少なくとも一部に形成された第 1電極と、前記可変抵抗素子の表面もし くは内部の前記第 1電極以外の少なくとも一部に形成された第 2電極と、を備えること を特徴としている。
[0012] 本発明に係る半導体装置の態様によれば、可変抵抗素子を発熱源となるェミッタ 電極上に配置しているため、可変抵抗素子の抵抗の変化を検出することで、高精度 に半導体チップの温度を検出できる。また、 1°C当たりの抵抗の変化率が大きな可変 抵抗素子を採用することで、高精度の検知回路が不要となり、ノイズ環境下でも半導 体チップの温度を精度よく検出することができる。さらに、接地電極上に可変抵抗素 子を接合することで、可変抵抗素子への電界の影響が低減され、高精度な温度検出 が可能になる。
[0013] この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによ つて、より明白となる。
図面の簡単な説明
[0014] [図 1]実施の形態 1に係る半導体装置の構成を示す断面図である。
[図 2]実施の形態 1に係る半導体装置の構成を示す拡大断面図である。
[図 3]実施の形態 1に係る PTC素子の接合位置を説明するための上面図である。
[図 4]実施の形態 1に係る PTC素子の接合位置を説明するための断面図である。
[図 5]実施の形態 1に係る PTC素子の温度-抵抗率の特性を示す図である。
[図 6]実施の形態 1に係る半導体装置の等価回路図である。
[図 7]実施の形態 1に係る PTC素子の出力電圧のシミュレーション結果を示す図であ る。
[図 8]実施の形態 1に係る検知回路の一例の構成を示す回路図である。
[図 9]実施の形態 1に係る PTC素材の膜厚に対する検知回路の検出時間の計算結 果を示した図である。
[図 10]実施の形態 1に係る超音波併用熱圧着方式による PTC素子の接合工程を説 明するための図である。
[図 11]従来の温度センサの IGBTチップへの配置例を示す上面図である。
[図 12]実施の形態 2に係る半導体装置の PTC素子近傍の構成を示す断面図である
[図 13]実施の形態 8に係る半導体装置の構成を示す断面図である。
[図 14]実施の形態 8に係る NTC素子の温度-抵抗率の特性を示す図である。
[図 15]実施の形態 8に係るパワー半導体モジュールの構成を示す断面図である。
[図 16]実施の形態 8に係るパワー半導体モジュールの構成を示す等価回路図である
[図 17]実施の形態 8に係る NTC素子の厚さと検出時間の関係を示す図である。 発明を実施するための最良の形態
[0015] <実施の形態 1 >
図 1は、本実施の形態 1に係る半導体装置 100の構成を示す断面図である。本実 施の形態 1に係る半導体装置 100は、半導体チップの一種である IGBT (Insulated Gate Bipolar Transistor)チップ 24【こ、 PTC (Positive Temperature Coef ficient)素子（PTC温度センサ） 9が接合されて 、る。
[0016] 半導体層 600の上面にシリコン酸ィ匕膜 7が形成されている。そして、シリコン酸ィ匕膜
7には、複数のェミッタ電極 8が形成されている。
[0017] ここで、ェミッタ電極 8は、通常接地電位に接続される。
[0018] そして、ェミッタ電極 8上には、複数のェミッタ電極 8を接続するためのアルミニウム 層 410が形成されている。ここで、複数のェミッタ電極 8とアルミニウム層 410を合わ せてェミッタ側主電極と理解できる。
[0019] そして、そのアルミニウム層 410上に PTC素子 9が接合されている。 PTC素子 9は、 温度に応じて抵抗値が変化し、正の温度係数を有する可変抵抗素子である。そして
、半導体層 600の PTC素子 9が接合された面とは反対側の面にはコレクタ電極 10が 形成されている。ここで、コレクタ電極 10はコレクタ側主電極と理解できる。
[0020] PTC素子 9に定電流源 22が接続されている。そして、 PTC素子 9の出力電圧を監 視する電圧モニター 23が PTC素子 9に接続されている。
[0021] 次に、図 2を用いて、図 1に示した半導体装置 100の構成についてより詳細に説明 する。図 2は、図 1の部分 700における、半導体装置 100の構成を示す拡大断面図 である。
[0022] 不純物濃度の高!、p (p+)型半導体基板 4上に不純物濃度の少な 、n型半導体層 ( n層） 2が形成されている。 n層 2の表層部には、 p型半導体領域 (p領域） 1が形成さ れている。 p領域 1の表層部に、不純物濃度の高い n型半導体領域 (n+領域） 3が形 成されている。
[0023] n層 2上には、シリコン酸ィ匕膜 7が形成されている。シリコン酸ィ匕膜 7内には、ポリシ リコンゲート 5が形成されている。ポリシリコンゲート 5は、 n層 2と n+領域 3に挟まれた p 領域 1の上方に形成されている。そして、ポリシリコンゲート 5上には、ゲート電極 6が 形成されている。 n+領域 3に接するように、ェミッタ電極 (電流出力電極) 8がシリコン 酸化膜 7内に形成されている。シリコン酸ィ匕膜 7上には、アルミニウム層 410が形成さ れて 、る。 p型半導体基板 4の裏面にはコレクタ電極 10が形成されて 、る。
[0024] 次に、図 1を参照して、 PTC素子 9の構成について詳細に説明する。 PTC素子 9は 、 PTC素材 12 (正の温度係数を有する PTC材）と、 PTC素材 12の一方の主面上に 形成された銅箔電極 11a (第 1電極）と、 PTC素材 12の他方の主面上に形成された 銅箔電極 l ib (第 2電極）と、を備えている。すなわち、 PTC素材 12の両主面に銅箔 電極 11a (正）， l ib (負）を融着して接合したものである。銅箔電極 11a, l ibの厚み は例えば 1 μ m力ら 100 μ mである。ここで、 PTC素材 12は、有機ポリマーに導電性 粒子を混入したものである。
[0025] ここで、 PTC素材 12の厚さは、 0. 1mm以上 0. 37mm以下に形成されている。
[0026] PTC素材 12に lOOVZmm以上の電圧が印加されると原理的に抵抗値が急激に 減少し、温度センサとして使用することが困難になる。 [0027] PTC素子 9に接続される電源は、 10V程度の定電圧電源であることが多い。そのた め、 PTC素材 12の厚みが 0. 1mm以下になると、 lOOVZmm以上の電圧が印加さ れる。その結果、 PTC素子 9を温度センサとして使用するために、 PTC素材 12は 0. lmm以上の膜厚が必要になる。
[0028] さらに、後述するように、 PTC素子 9を温度センサとして使用した場合に、半導体チ ップの温度上昇の検出時間を 0. 5秒以下にするために、 PTC素材 12の膜厚は 0. 3 7mm以下にする必要がある。
[0029] 次に、図 3、 4を参照して、 PTC素子 9の接合位置について説明する。図 3は、本実 施の形態 1に係る PTC素子 9の接合位置を説明するための上面図である。また図 4 は、図 3の A— A線断面図である。
[0030] 図 3, 4に示すように、 PTC素子 9は、上面からみて IGBTチップ 24の中央部に配置 されている。 IGBTチップ 24の温度は、中央部が最も高くなる。これは、 IGBTチップ 24の周辺部では、周囲への放熱があるからである。最も精度よく最高温度を検出す るには、最も温度が高くなる IGBTチップ 24の中央部が望ましいので、チップ中央部 に PTC素子 9を接合する。
[0031] 次に、図 5を参照して以上説明した構成を備える PTC素子 9の特性について説明 する。図 5は、 PTC素子 9の温度 (横軸） 抵抗率 (縦軸)の特性を示す図である。
[0032] PTC素材 12は、有機ポリマーとしてポリエチレンと炭化タングステンの粒子力も構 成される有機ポリマーコンパウンドである。図 5から、 PTC素材 12は、正の温度係数 を有し、 130°Cを境にして、急激に抵抗率が上昇しているのがわかる。そのため、 PT C素子 9に微小電流を流し、その出力電圧をモニターすると、 129°Cまでは電圧が低 いが、 130°Cで急激に電圧が高くなる。その結果、 PTC素子 9〖こより、温度が 130°C より大き 、か、もしくは小さ 、かを検知することができる。
[0033] 次に、図 1, 2, 6を参照して、本実施の形態 1に係る半導体装置 100の動作につい て説明する。図 6は、以上のように構成された半導体装置 100の等価回路図である。 図 1に対応する構成には、図 1と同一の符号を付している。
[0034] IGBTチップ 24のェミッタ電極 8は接地され、 PTC素子 9の一端が接続されている。
PTC素子 9の他端は、定電流源 22に接続されている。そして、 PTC素子 9の両端の 電圧を電圧モニター 23により監視している。
[0035] コレクタ電極 10 (図 2参照）に正の電圧を印加し、ェミッタ電極 8を接地する。その状 態で、ェミッタ電極 8に対して正の電圧をゲート電極 6に加えると、ポリシリコンゲート 5 直下の P領域 1部分に、電子の集まった n型チャネルが形成される。
[0036] ェミッタ電極 8から供給される電子は、 n+層 3、 p領域 1内に形成された n型チャネル 、 n—層 2を経由して p型半導体基板 4、コレクタ電極 10にいたる経路を流れる。この過 程で、 n層 2に過剰の電子が流入するのに同期して、不純物の多い p型半導体基板 4からホールが n—層 2に供給される。すなわち、電子とホールが n—層 2で結合する形で 電流が流れ、スィッチオン状態となる。ゲート電極 6の電圧を印加するのをやめると、 上述の現象は起きず、スィッチオフ状態となる。
[0037] スィッチオフ状態で、ェミッタ電極 8 ·コレクタ電極 10間に電流は流れず、スィッチォ ン状態で、ェミッタ電極 8 ·コレクタ電極 10間の電圧が小さくなるため、熱発生は小さ い。しかし、スィッチオン状態からスィッチオフ状態、あるいはスィッチオフ状態からス イッチオン状態への切り替え時には、ェミッタ電極 8 ·コレクタ電極 10間に電流、電圧 とも生じ、ジュール熱が発生する。そして、ジュール熱による半導体装置 100の熱破 壊を避けるため、温度を例えば 125°C、あるいは 130°C、もしくは 150°C、または 175 °C以下の温度に制御する必要がある。
[0038] そこで、 IGBTチップ 24の温度検出のために、 PTC素子 9に電流を流し、その電圧 値を読み取る。
[0039] 図 7は、本実施の形態 1に係る半導体装置 100のシミュレーション結果を示す図で ある。
[0040] 横軸は、半導体チップのチップ温度の上昇を開始してからの経過時間（単位 s)を 示し、縦軸は、 PTC素子 9両端の電圧（出力電圧、単位 V)を示している。
[0041] そして、半導体チップが 100°Cから 130°Cまで温度上昇した場合（実線）と、 100°C カゝら 129°Cまで温度上昇した場合 (破線）における、 PTC素子 9の電圧変化を示して いる。また、 PTC素子 9には 1mAの電流を流している。
[0042] 図 7からわ力るように、 100°Cから 129°Cへ温度上昇してもほとんど PTC素子 9に電 圧変化はない。しかし、 100°Cから 130°Cへの温度上昇では数 Vの電圧変化がある ことがわかる。このような電圧変化があるため、検知回路は単純で、安価なものでも十 分電圧変化を検知することが可能となる。
[0043] 図 8は、検知回路の一例の構成を示す回路図である。電源電圧 201に PTC素子 9 の一端が接続されている。 PTC素子 9の他端は、接続点 207において、抵抗 205の 一端に接続されている。抵抗 205の他端は接地されている。そして、接続点 207にお ける電圧がゲート電圧として IGBTチップ 24のゲート電極 6に出力される。
[0044] 次に、図 8を参照して検知回路の動作について説明する。 IGBTチップ 24の温度 力 S130°C以上になると、 PTC素子 9の抵抗値が大きくなるため、接続点 207の電圧が 低くなり、半導体チップのターンオン電圧以下となる。ターンオン電圧以下となると、 コレクタ—ェミッタ間に電流が流れなくなり、 IGBTチップ 24の温度上昇がとまり、熱 破壊を防止する。
[0045] なお、抵抗 205の抵抗値、及び電源電圧 201の大きさは、 PTC素子 9の抵抗値が 大きくなつたときに、接続点 207から出力されるゲート電圧が IGBTチップ 24のターン オン電圧以下になるように適当な値に設定されている。
[0046] 以上のような検知回路を用いて、 IGBTチップ 24の温度上昇を検出する場合には、 より短い時間で温度上昇を検出できるほうがより効果的に IGBTチップ 24の熱破壊を 防止できる。
[0047] 図 9は、 PTC素子 9を検知回路に使用した場合に、 PTC素材 12の膜厚と検知回路 による検出時間の関係のシミュレーション結果を示す図である。
[0048] ライン aは、 IGBTチップ 24が 100°Cで定常動作中に、 100 μ s間何らかの発熱があ り、その発熱によって IGBTチップ 24の温度が 150°Cまで上昇した後、検知回路がそ の温度上昇を検出するのに要した時間を示している。図 9に示すように、検知回路の 検出時間は、 PTC素子 9の PTC素材 12の厚さと関係がある。
[0049] また、図 9中ライン bは、 PTC素材 12の厚さと検出時間が正比例した場合の関係を 示す補助直線である。
[0050] 図 9に示すように、 PTC素材 12の膜厚が薄くなると、検出時間は短くなることがわか る。実際の適用上、検出時間は 0. 5s以下であることが望ましぐその結果、 PTC素 材 12の膜厚は、 0. 37mm以下にすることが必要である。 [0051] ここで、図 9には、前述した PTC素材 12の膜厚が 0. 1mmの場合の検出時間も図 示している。
[0052] 次に本実施の形態 1に係る半導体装置 100の製造方法について説明する。
[0053] まず、通常の製造工程により IGBTチップ 24を製造する。次に、 PTC素子 9を IGB Tチップ 24上に接合する。この PTC素子 9の接合場所である力 ェミッタ電極 8は接 地されることが多く電位が低いので、電界が PTC素子 9に及ぼす影響を低減できる。 そのため、 PTC素子 9はェミッタ電極 8上に接合する。
[0054] 接合する際、通常の半田を使用すると、接合時の温度が高いため、 PTC素子 9に 損傷を与える。そのため、接合時の温度が低くて済む接合手段が望ましい。また、 IG BTチップ 24の表面は通常、アルミニウム (A1)が蒸着あるいはスパッタされている。し たがって、アルミニウムと銅を接合可能な接合方法である必要がある。
[0055] そこで、接合には図 10に示す超音波併用熱圧着方式を使用する。図 10は、超音 波併用熱圧着方式による PTC素子 9の接合工程を説明するための図である。
[0056] これは PTC素子 9の銅箔電極 l ibと IGBTチップ 24表面、すなわち本実施の形態 1ではェミッタ電極 8上のアルミニウム層 410表面との間に金バンプ（導電性ろう材） 1 4を挟み、加振装置 13を介して超音波振動を PTC素子 9あるいは IGBTチップ 24に 与えるもので、ほとんど温度上昇なく接合することができる。また本接合方法は、アル ミニゥム—銅間での接合が可能となる。
[0057] 以下、本実施の形態 1に係る半導体装置 100の効果について説明する。図 11は、 従来の温度センサ 602の IGBTチップ 24への配置例を示す上面図である。 IGBTチ ップ 24のェミッタ電極 8が存在する領域 601は、 IGBTチップ 24の動作時に、電流が 流れる経路となり発熱する。
[0058] 従来は、ェミッタ電極 8が存在する領域 601上に温度センサ 602を配置することが できなかった。すなわち、 IGBTチップ 24のェミッタ電極 8上には、通常アルミニウム 層 410が蒸着により形成されている。そして、アルミニウムと銅を半田により接合する ことは困難であることが一般的に知られている。
[0059] 発熱源となる電流経路上に温度センサ 602を配置できない結果、絶縁スペース 60 3を新たに設けて、その絶縁スペース 603に温度センサ 602を配置する必要があつ た。
[0060] そのため、絶縁スペース 603だけ、領域 601を広げる必要があり、 IGBTチップ 24 が大型化する問題があった。また、温度センサ 602は、発熱源である電流経路上力も 離れているため、 IGBTチップ 24の最高温度を検知することは困難であった。
[0061] 本実施の形態 1に係る半導体装置 100では、 PTC素子 9の接合に超音波併用熱 圧着方式を使用しているため、ェミッタ電極 8上のアルミニウム層 410と PTC素子 9の 銅箔電極 1 lbを直接接合することができる。
[0062] そのため、本実施の形態 1に係る半導体装置 100は、 PTC素子 9を IGBTチップ 2 4のェミッタ電極 8が存在する領域 601上に配置できる。その結果、 IGBTチップ 24 の大型化することなぐ高精度に IGBTチップ 24の温度を監視できる。
[0063] さらに、 PTC素子 9は、 1°C当たりの出力電圧の変化が大きいため、高精度の検知 回路が不要となり、ノイズ環境下でも IGBTチップ 24の温度を精度よく監視することが できる。
[0064] そして、 PTC素子 9は、銅箔電極 11a及び銅箔電極 l ib間に挟まれて形成された P TC素材 12を有し、 PTC素材 12の膜厚は、 0. 1mm以上、 0. 37mm以下である。そ のため、温度計測の誤差を抑えつつ、検知回路による検出時間を 0. 5s以下にする ことができる。
[0065] また、ェミッタ電極 8は接地されることが多ぐ電位が低いため、 PTC素子 9への電 界の影響を小さくすることができる。
[0066] 本実施の形態 1に係る半導体装置 100は、超音波併用熱圧着方式により PTC素 子 9を接合しているので、温度上昇することなぐェミッタ電極 8上のアルミニウム層 41
0と PTC素子 9の銅箔電極 1 lbを直接接合することができる。
[0067] その結果、高温の熱の印加による損傷のおそれなぐ PTC素子 9とアルミニウム層 4
10とを直接接合できる。
[0068] 本実施の形態 1に係る半導体装置 100は、 PTC素子 9が IGBTチップ 24主面の中 央部に配置されている。そのため、最も精度よく半導体装置 100の最高温度を検出 できる。
[0069] 本実施の形態 1に係る半導体装置 100は、 PTC素子 9が導電性ろう材である金バ ンプ 14を介して接合されている。そのため、 PTC素子 9と IGBTチップ 24間の接合力 を大きくできる。
[0070] なお、図 1に示すように、 PTC素子 9は、その表面の全面に銅箔電極 11a, l ibを 備えている。しかし、 PTC素子 9の表面もしくは内部の少なくとも一部に銅箔電極 11a を形成し、 PTC素子 9の表面もしくは内部の銅箔電極 11aが形成された領域以外の 少なくとも一部に、銅箔電極 l ibを形成するようにしてもよい。このようにしても、銅箔 電極 11a, l ib間に挟まれた PTC素材 12に定電流を流して電圧変化を監視すること で、 IGBTチップ 24の温度を高精度に監視できる。
[0071] また、本実施の形態 1では PTC素材 12の抵抗が上昇する温度が 130°Cの場合に ついて説明したが、有機ポリマーの融点を変更することにより、他の温度例えば、 12 5°C、 150°C、 175°C等の温度の検出も可能である。また、ポリエチレンは HD (高密 度)ポリエチレンでも LD (低密度)ポリエチレンでもよ!/、。
[0072] さらに、本実施の形態 1では PTC素材 12の導電粒子として炭化タングステンを使 用したが、導電粒子は、例えばニッケル、タングステン、モリブデン、コバルト、銅、銀 、アルミニウムのような金属材料のほか、カーボンブラックでもよい。
[0073] また、 PTC素材 12の有機ポリマーとしてポリエチレンを使用した力 例えばポリプロ ピレン、ポリフッ化ビ-リデン、ポリ塩化ビニル、ポリ酢酸ビュル、アイオノマー、または これらの共重合体の何れかを用いてもょ 、。
[0074] 本実施の形態 1では、 IGBTチップ 24につ 、て説明した力 他の半導体チップ、例 えばサイリスタ、 GTO (Gate Turn -Off thyristor)、パワー MOSFET、バイポ ーラトランジスタ、ダイオードなどにも適用できることはいうまでもない。
[0075] <実施の形態 2 >
図 12は、本実施の形態 2に係る半導体装置 100の PTC素子 9近傍の構成を示す 断面図である。
[0076] PTC素子 9に電流を流すための配線 20, 21が、 PTC素子 9の銅箔電極 11a, l ib にそれぞれ接続されている。そして、 PTC素子 9を覆うように、ゲル (保護膜） 15が形 成されている。
[0077] PTC素材 12 (図 1参照）は有機ポリマーで構成されている。そのため、過渡の温度 上昇が続くと、有機ポリマーが溶けて、形状が崩れる可能性がある。また PTC素材 1
2は水分に弱ぐ水分を吸収すると物性が変化する可能性がある。さらに機械的外力 による損傷を避けることが望まし 、。
[0078] 本実施の形態 2では、図 12に示すように、 PTC素子 9を例えばゲル 15で覆ってい る。そのため、 PTC素材 12の形状を維持するとともに、外部からの水分の吸収による 特性の劣化、及び外力による破損を防止することができる。
[0079] なお、ゲル 15で覆おう他、他のモールド材、例えばエポキシ系榭脂でモールドして ちょい。
[0080] <実施の形態 3 >
実施の形態 1では PTC素子 9の銅箔電極 11a, l ibと IGBTチップ 24間に金バン プ 14を使用したが（図 10参照）、金バンプ 14を使用せず銅箔電極 11a, l ibと IGB
Tチップ 24表面を超音波併用熱圧着方式で直接接合してもよ ヽ。あるいは金バンプ
14の代わりに Aレ ンプを使用してもよ!、。
[0081] 本実施の形態 3では、 PTC素子 9と IGBTチップ 24を直接接合している。金バンプ
14を使用しな 、ので、製造コストを削減することができる。
[0082] また本実施の形態 3では、超音波併用熱圧着方式で接合して!/ヽる。そのため、温度 上昇することなぐ接合可能である。そして、半導体に多くなされているアルミニウムが 蒸着あるいはスパッタされた面と接合可能となり、かつ接合力を高くできる。
[0083] <実施の形態 4 >
本実施の形態 4に係る半導体装置 100では、図 1に示した PTC素子 9の銅箔電極
11a, 1 lbと IGBTチップ 24間の接合に低融点半田を用いて 、る。
[0084] 低融点半田の融点は PTC素材 12の融点より低い温度のものを使用すると、 PTC 素材 12の損傷を防ぐことができる。また、低融点半田はその熱伝導率が比較的よい ので、温度検知の性能向上も可能である。
[0085] 低融点半田としては、例えば、アナトミカル合金、リボウイッツ合金、ウッド合金、ロー ズ合金、ダルセ合金、ニュートン合金、セロセーフ合金、ディ合金などを使用すること ができる。またアルミニウム面との接合用フラックスを使用することでアルミニウムが蒸 着またはスパッタされた面と接合可能である。 [0086] <実施の形態 5 >
本実施の形態 5に係る半導体装置 100では、図 1に示した PTC素子 9の銅箔電極 11a, 1 lbと IGBTチップ 24との接合に導電性ペーストを使用する。
[0087] 導電性ペーストを使用することで、温度上昇することなぐ PTC素材 12の融点以下 で PTC素子 9を接合でき、 PTC素材 12の損傷を防ぐことができる。またアルミニウム が蒸着またはスパッタされた面と接合可能である。
[0088] <実施の形態 6 >
本実施の形態 6に係る半導体装置 100は、図 1に示した PTC素子 9の PTC素材 12 として、 BaTiOを主材料にした無機系の材料を使用したものである。 Baを + 3価の L
3
a, Ce, Pr, Nd, Sm, Gd, Hoなどで置換する力、 Tiを + 5価の Nb, Ta, Sb, Biで 置換すると、電子あるいはホールができ半導体となる。キュリー点を超えると、結晶粒 界のみが絶縁化し、抵抗率が高くなり、 PTCが発現する。抵抗率が急上昇する温度 を制御する方法として、 Baを + 2価の Mg, Ca, Sr, Pbなどで置換する力、 Tiを + 4 価の Hf, Sn, Zrなどで置換するとキュリー点が移動し、それに応じた PTC特性が得 られる。
[0089] このような材料を PTC素材 12として使用することによる効果として、抵抗率が急上 昇する温度を調節することが容易であるので、 125°C、 130°C、 150°C、 175°C、ある いはその他の温度で電圧変化が大きくなるような PTC特性を得ることが容易にできる
[0090] また、本材料はセラミックスの一種であるので、熱に強ぐ通常の半田や鉛フリー半 田が使用可能となる。 IGBTチップ 24の表面には通常 A1が蒸着またはスパッタされ ているので、アルミニウムと銅を半田接合可能とするため、アルミニウム面に例えば Ni をメツキもしくは蒸着することにより、銅とアルミニウム面を半田接合可能とすることが できる。
[0091] 無機系の PTC素材 12としてはこの他に V Oを主材料とし、 Vの一部を Crで置換し
2 3
た（V Cr) Oからなる材料や、 Biと TiOをコンポジットした材料、また Biと PbO、 B l-x 2 3 2 2
O、 SiOをコンポジットした材料、あるいは金属粉にセラミックスと低融点ガラスをコン
3 2
ポジットした材料でもよ 、。 [0092] <実施の形態 7 >
本実施の形態 7に係る半導体装置 100は、図 1に示した PTC素子 9の銅箔電極 11 a, 1 lbと半導体チップ間の接合に導電性ろう材を使用して 、る。
[0093] 導電性ろう材を用いることで、接合力が強ぐ伝熱特性に優れた半導体装置 100を 得ることができる。
[0094] <実施の形態 8 >
図 13は、本実施の形態 8に係る半導体装置 800の構成を示す断面図である。本実 施の形態 8に係る半導体装置 800は、 PTC素子 9に代えて NTC (Negative Temp erature Coefficient)素子（NTC温度センサ） 210を用いて!/、る。 NTC素子 210 は、温度に応じて抵抗値が変化し、負の温度係数を有する可変抵抗素子である。ま た、 IGBTチップ 24部分の構成は、図 2に示した構成と同様である。
[0095] その他の構成は、実施の形態 1に記載の半導体装置 100と同様であり、同一の構 成には同一の符号を付し、重複する説明は省略する。
[0096] 次に、図 13を参照して、 NTC素子 210の構成について詳細に説明する。 NTC素 子 210は、 NTC素材 220 (負の温度係数を有する NTC材）と、 NTC素材 220の一 方の主面上に形成された銅箔電極 21 la (第 1電極）と、 NTC素子 210の他方の主 面上に形成された銅箔電極 2 l ib (第 2電極)を備えている。すなわち、 NTC素材 22 0の両主面に銅箔電極 21 la (正）， 21 lb (負）を接合したものである。銅箔電極 21 la , 21 lbの厚みは例えば 1 μ m力ら 100 μ mである。
[0097] ェミッタ電極 8は接地されることが多く電位が低いので、電界が NTC素子 210に及 ぼす影響を低減できる。そのため、 NTC素子 210の銅箔電極 21 lbをェミッタ電極 8 上に接合する。
[0098] より詳細にいえばェミッタ電極 8上に蒸着もしくはスパッタされているアルミニウム層 410上に接合する。アルミニウム層 410上には、通常の半田では接合できないので、 導電性ペースト、特に熱伝導率と導電率が大きい銀ペーストで接合する。ここで、 NT C素子 210とアルミニウム層 410の間には絶縁層を設けないでおく。こうすることによ り、伝熱特性を向上することができる。また、 NTC素材 220は Mn, Ni, Coあるいは Mn, Ni, Co, Feを主材料にしたものである。 [0099] なお、 NTC素子 210の IGBTチップ 24上の配置位置等は実施の形態 1と同様であ る（図 3, 4参照)。
[0100] 図 14は、 NTC素子 210の温度 (横軸)一抵抗値 (縦軸）の特性を示す図である。図 14から、 NTC素材 220は、温度が上昇するとともに、抵抗値が滑らかに減少すること がわかる。すなわち、 NTC素材 220は、温度に対して負の温度係数を有することが ゎカゝる。
[0101] このような材料を使用することによる効果として、温度に対して抵抗値が滑らかに減 少するため、図 5に示したようなある一点で急激に抵抗が変化する PTC素材 12と異 なり、ある一点の温度だけでなぐ広い温度範囲で半導体チップの温度変化をモニタ 一することができる。さらに、温度変化に対して抵抗の変化が大きいので、 1°C当たり の温度変化に対して数十 mV〜数 Vの出力電圧の変化があり、高精度の検知回路が 不要となる。
[0102] 次に、図 15を参照して、 NTC素子 210を備える半導体装置 800と、 NTC素子 210 の出力を検出する検知回路装置 300の構成例であるパワー半導体モジュール 500 について説明する。図 15は、本実施の形態 8に係る半導体装置 800を用いたパワー 半導体モジュール 500の構成を示す断面図である。
[0103] IGBTチップ 24、及び検知回路を備える検知回路装置 300が、ケース 402内の絶 縁基板 400上に接合されている。絶縁基板 400は、ベース板 401上に接合されてい る。ケース 402内には絶縁のため、ゲルまたはトランスファーモールド等の絶縁材 40 3が挿入されている。
[0104] ケース 402には、ェミッタ端子 404、コレクタ端子 405、端子 411等の端子が埋め込 まれている。外部電極、 IGBTチップ 24、及び検知回路装置 300間は、ワイヤ 406を 介して接合されている。
[0105] なお、実施の形態 1においても、図 15に示す構成を同様に適用することができる。
[0106] 図 16は、以上のように構成されたパワー半導体モジュール 500の等価回路図であ る。図 15の構成に対応する構成には、同一の符号を付している。
[0107] IGBTチップ 24のェミッタ電極 8は、接地されている。 IGBTチップ 24のェミッタは、
NTC素子 210の一端に接続されている。 NTC素子 210の他端は、検知回路装置 3 00を構成する抵抗 208の一端及びコンパレータ 202の一方入力に接続点 209にお いて接続されている。
[0108] そして、 IGBTチップ 24のゲートは、検知回路装置 300を構成するコンパレータ 20 2の出力に接続されている。
[0109] 次に、検知回路装置 300の回路構成について詳細に説明する。抵抗 208の他端 1S 定電圧電源 221に接続されている。コンパレータ 202の他方入力は、抵抗 203、 及び抵抗 204の一端に接続点 206において接続されている。抵抗 203の他端は接 地され、抵抗 204の他端は定電圧電源 210aが接続されて 、る。
[0110] 次に、図 2,図 15,図 16を参照して、パワー半導体モジュール 500の動作について 説明する。まず、コレクタ電極 10に正の電圧を印加し、ェミッタ電極 8を接地する。そ の状態で、ェミッタ電極 8に対して正の電圧をゲート電極 6に加えると、ポリシリコンゲ ート 5直下の p領域 1部分に、電子の集まった n型チャネルが形成される（図 2参照)。
[0111] ェミッタ電極 8から供給される電子は、 n+層 3、 p領域 1内に形成された n型チャネル 、 n層 2を経由して p型半導体基板 4、コレクタ電極 10にいたる経路を流れる。この過 程で、 n層 2に過剰の電子が流入するのに同期して、不純物の多い p型半導体基板 4からホールが n—層 2に供給される。すなわち、電子とホールが n—層 2で結合する形で 電流が流れ、スィッチオン状態となる。
[0112] そして、ゲート電極 6への電圧の印加をやめると、上述の現象は起きず、スィッチォ フ状態となる。
[0113] スィッチオフ状態では、ェミッタ電極 8 ·コレクタ電極 10間に電流は流れず、またスィ ツチオン状態では、ェミッタ電極 8 ·コレクタ電極 10間の電圧が小さくなるため、熱発 生は小さい。
[0114] しかし、スィッチオン状態からスィッチオフ状態、ある 、はスィッチオフ状態からスィ ツチオン状態への切り替え時には、ェミッタ電極 8 ·コレクタ電極 10間に電流と電圧が ともに生じ、ジュール熱が発生する。
[0115] そして、ジュール熱による熱破壊を避けるため、温度を例えば 125°C、あるいは 130 °C、もしくは 150°C、または 175°C以下の温度に制御する必要がある。
[0116] そこで、 IGBTチップ 24の温度検出のために、 NTC素子 210に電流を流し、その 電圧値を読み取る。
[0117] 本実施の形態 8に係るパワー半導体モジュール 500では、 NTC素子 210に印加す る電源として定電圧電源 221を使用している。そして、図 15中には、 NTC素子 210 のセンサ用電流 (測定電流）の電流経路を点線で示して 、る。
[0118] NTC素子 210に定電圧電源 221が接続されると、抵抗 208を介して NTC素子 21 0にセンサ用電流が流れる。センサ用電流は、銅箔電極 21 laから NTC素材 220を 通過し、銅箔電極 21 lbを通ってェミッタ電極 8ならびにェミッタ電極 8上面のアルミ- ゥム層 410に流れる。そして、センサ用電流は、ェミッタ端子 404へと流れる。
[0119] NTC素子 210とアルミニウム層 410の間には絶縁層を設けていないので、 NTC素 子 210のセンサ用電流は直接ェミッタ電極 8ならびにアルミニウム層 410を流れる。
[0120] 一方、主回路の電流（主回路電流）はコレクタ外部電極 405から IGBTチップ 24を 通過し、ェミッタ端子 404へと流れる。
[0121] したがって IGBTチップ 24の表面（ェミッタ電極 8ならびにアルミニウム層 410)には 主回路電流と NTC素子 210のセンサ用電流が混在し、ノイズ発生の原因となる可能 '性がある。
[0122] しかしながら NTC素子 210の抵抗値は、室温で数 10k Ω、 150°Cで数百 Ωとチッ プ表面と比べてはるかにインピーダンスが大きいので測定電流の変動は少なぐノィ ズの影響は小さい。
[0123] 図 16を参照して、接続点 206には、定電圧電源 210aを抵抗 203, 204により分圧 した電圧 (基準電圧 Vr)が出力される。
[0124] IGBTチップ 24の温度が低い場合、 NTC素子 210の抵抗値が大きい（図 14参照） ので、接続点 207の電圧値は基準電圧 Vrより高い。そして、温度が高くなるにつれ、
NTC素子 210の抵抗値は低くなるので、接続点 207の電圧は基準電圧 Vrより低くな る。
[0125] コンパレータ 202は基準電圧 Vrより高い電圧が入力されると信号電圧を IGBT24 のゲートに出力する。信号電圧が入力されると、 IGBTチップ 24は、ターンオンしてコ レクタ ェミッタ間に電流が流れる。
[0126] IGBTチップ 24の温度が高くなり、 NTC素子 210の抵抗値がある抵抗値より小さく なると、接続点 209の電圧は接続点 206における基準電圧 Vrより低くなり、コンパレ ータ 202はゲート電圧を IGBTチップ 24のゲートに出力しなくなる。そのため、 IGBT チップ 24はターンオフとなり、コレクターェミッタ間に電流が流れなくなり、 IGBTチッ プ 24の温度上昇がとまり熱破壊を防止する。
[0127] なお、定電圧電源 221、 210aの出力電圧値の大小関係、分圧抵抗値によっては 上記記載の関係が成立しなくなることがある力 定電圧電源 221、 210aの出力電圧 値及び分圧抵抗値は、上記の関係が成立するように設定するものとする。
[0128] 使用する NTC素子 210の検出時間は短いほうがよりチップの破壊防止に効果的で ある。図 17は、 NTC素材 220の膜厚に対する検知回路装置 300による検出時間の 計算結果を示した図である。ライン aは、 IGBTチップ 24が 100°Cで定常動作中に、 1 00 μ s間何らかの発熱があり、その発熱によって IGBTチップ 24の温度が 150°Cまで 温度上昇した後、検知回路装置 300がその温度上昇を検出するのに要した時間を 示している。
[0129] 図 17に示すように、検知回路装置 300の検出時間は、 NTC素子 210の NTC素材
220の厚さと関係がある。
[0130] 図 17に示すように、 NTC素材 220の厚さが薄くなると検出時間が短縮するのがわ かる。また図 17中のライン b, cは、 NTC素材 220の厚さと検出時間が正比例した場 合を示す補助直線である。
[0131] 実際の適用上、検出時間は 0. 5s以下であることが望ましぐ図 17を参照すれば、
NTC素材 220の膜厚を 0. 5mm以下にすれば、検出時間をほぼ 0. 5s以下とするこ とができることがわかる。
[0132] また、図 17を参照して、 NTC素材 220の厚さが 0. 3mmを超えると、比例関係から ずれて急速に検出時間が大きくなることがわかる。そのため、 NTC素材 220の膜厚 は、 0. 3mm以下であることがより望ましい。
[0133] さらに、 NTC素材 220の厚みに抵抗値は比例するので、精度の高い温度センサを 得るには NTC素材 220の厚みを一定にする必要がある。そして、 NTC素子 210の 個体差による温度計測の誤差を ± 2°C以内に抑制するには、 NTC素子 210の抵抗 値のばらつきを ± 1%以内にする必要がある。そのため、 NTC素材 220の厚みを士 1%以内に制御する必要がある。
[0134] NTC素材 220は、製作時に機械加工で切断され、場合によっては研磨で微調整さ れる。機械カ卩ェ上の限界力も厚さの制御は ± 1%以内にコントロールすることができ ず、個体差が大きくなり、精度が低下する。以上力 NTC素材 220の膜厚の厚さは 0
. 1mm以上とする必要がある。
[0135] 本実施の形態 8に係る半導体装置 800は、 NTC素子 210を用いている。そのため
、実施の形態 1と同様の効果を有するとともに、 PTC素子 9に比べてより広い温度範 囲で IGBTチップ 24の温度を監視することができる。
[0136] また、 NTC素子 210は、銅箔電極 21 la, 21 lb間に NTC素材 220を有し、前記 N
TC素材 220の膜厚は、 0. 1mm以上、 0. 5mm以下である。
[0137] そのため、検出回路装置 300による検出時間を 0. 5s以下にすることができる。
[0138] また、 NTC素材 220の膜厚を 0. 1mm以上、 0. 3mm以下とすることで、検出時間 をさらに短縮できる。
[0139] なお、本実施の形態 8に係る半導体装置 800では、図 16に示す等価回路を備える 検出回路装置 300を用いたが、実施の形態 1の図 6のように、より簡易な検出回路装 置 300を用いてもよい。
[0140] さらに、本実施の形態 8においても、実施の形態 2から 5、 7に説明した構成を適用 することができる。

Claims

請求の範囲
[1] ェミッタ側主電極（8、 410)及びコレクタ側主電極（10)を有する半導体チップ（24)と 前記エミッタ側主電極 (8、 410)上に接合され、温度に応じて抵抗値が変化する可 変抵抗素子（9 ; 210)と、
を備え、
前記可変抵抗素子（9 ; 210)は、
前記可変抵抗素子（9 ; 210)の表面もしくは内部の少なくとも一部に形成された第 1電極（l la ; 211a)と、
前記可変抵抗素子の表面もしくは内部の前記第 1電極以外の少なくとも一部に形 成された第 2電極（ 1 lb； 21 lb)と、
を備えることを特徴とする半導体装置。
[2] 前記可変抵抗素子 (9 ; 210)は、超音波併用熱圧着方式により接合されたことを特徴 とする請求項 1に記載の半導体装置。
[3] 前記可変抵抗素子 (9 ; 210)は、導電性ろう材により接合されたことを特徴とする請求 項 1に記載の半導体装置。
[4] 前記可変抵抗素子 (9 ; 210)は、前記可変抵抗素子 (9 ; 210)が融解する融点よりも 低い温度の融点を備える低融点半田により接合されたことを特徴とする請求項 1に記 載の半導体装置。
[5] 前記可変抵抗素子（9 ; 210)は、導電性ペーストにより接合されたことを特徴とする請 求項 1に記載の半導体装置。
[6] 前記可変抵抗素子（9 ; 210)は、前記半導体チップ（24)表面に作成した Ni面を介し て前記半導体チップ (24)に半田接合されたことを特徴とする請求項 1に記載の半導 体装置。
[7] 前記可変抵抗素子 (9 ; 210)を覆うように形成された保護膜 (15)をさらに備えること を特徴とする請求項 1に記載の半導体装置。
[8] 前記可変抵抗素子（9 ; 210)は、前記半導体チップ（24)主面の中央部に配置され たことを特徴とする請求項 1に記載の半導体装置。
[9] 前記可変抵抗素子（9)は、正の温度係数を有する素子であることを特徴とする請求 項 1から 8の何れかに記載の半導体装置。
[10] 前記可変抵抗素子 (9)は、
前記第 1電極（11a)及び前記第 2電極間（l ib)に挟まれて形成された可変抵抗素 材（12)をさらに備え、
前記可変抵抗素材（12)の膜厚は、 0. 1mm以上、 0. 37mm以下であることを特 徴とする請求項 9に記載の半導体装置。
[11] 前記可変抵抗素子（210)は、負の温度係数を有する素子であることを特徴とする請 求項 1から 8の何れかに記載の半導体装置。
[12] 前記可変抵抗素子 (210)は、
前記第 1電極 (211a)及び前記第 2電極 (211b)間に挟まれた可変抵抗素材（220 )をさらに備え、
前記可変抵抗素材（220)の膜厚は、 0. 1mm以上、 0. 5mm以下であることを特 徴とする請求項 11に記載の半導体装置。
[13] 前記可変抵抗素材（220)の膜厚は、 0. 1mm以上、 0. 3mm以下であることを特徴 とする請求項 12に記載の半導体装置。
PCT/JP2005/023253 2004-12-22 2005-12-19 半導体装置 WO2006068082A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006548967A JP4745251B2 (ja) 2004-12-22 2005-12-19 半導体装置
EP05816412.0A EP1830405B1 (en) 2004-12-22 2005-12-19 Semiconductor device comprising a semiconductor chip and a variable resistor element
US11/722,112 US7554173B2 (en) 2004-12-22 2005-12-19 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004371133 2004-12-22
JP2004-371133 2004-12-22

Publications (2)

Publication Number Publication Date
WO2006068082A1 WO2006068082A1 (ja) 2006-06-29
WO2006068082A9 true WO2006068082A9 (ja) 2006-10-19

Family

ID=36601682

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/023253 WO2006068082A1 (ja) 2004-12-22 2005-12-19 半導体装置

Country Status (4)

Country Link
US (1) US7554173B2 (ja)
EP (1) EP1830405B1 (ja)
JP (1) JP4745251B2 (ja)
WO (1) WO2006068082A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8155916B2 (en) * 2008-07-07 2012-04-10 Infineon Technologies Ag Semiconductor component and method of determining temperature
CN103896207B (zh) * 2014-04-14 2015-11-18 河南省科学院应用物理研究所有限公司 一种基于力电热耦合的碳纳米管阵列键合方法
DE102014116759A1 (de) * 2014-11-17 2016-05-19 Infineon Technologies Austria Ag Halbleitervorrichtung mit struktur mit positivem temperaturkoeffizienten
DE102015112919B4 (de) * 2015-08-06 2019-12-24 Infineon Technologies Ag Halbleiterbauelemente, eine Halbleiterdiode und ein Verfahren zum Bilden eines Halbleiterbauelements
CN105405818A (zh) * 2015-11-02 2016-03-16 上海晶亮电子科技有限公司 功率模块
JP6652003B2 (ja) 2016-07-04 2020-02-19 株式会社デンソー 半導体チップおよび半導体装置
JP6675991B2 (ja) * 2017-01-16 2020-04-08 株式会社豊田中央研究所 半導体装置
JP2019169579A (ja) * 2018-03-23 2019-10-03 株式会社東芝 半導体装置及びその製造方法
EP3608644B1 (de) * 2018-08-09 2021-03-24 Infineon Technologies AG Verfahren zum bestimmen eines vorzeichens eines laststroms in einer brückenschaltung mit mindestenes einer leistungshalbleiterschaltung
CN116504823B (zh) * 2023-06-28 2023-11-07 湖南大学 Igbt芯片及集成测温单元的igbt元胞、方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3708720A (en) * 1973-01-02 1973-01-02 Franklin Electric Co Inc Semiconductor thermal protection
JPH0693485B2 (ja) 1985-11-29 1994-11-16 日本電装株式会社 半導体装置
JP3008900B2 (ja) 1985-11-29 2000-02-14 株式会社デンソー 半導体装置
DE8808805U1 (de) * 1988-07-08 1988-09-01 Siemens AG, 1000 Berlin und 8000 München Leistungs-Mosfet mit Temperatursensor
JP3308983B2 (ja) 1991-03-18 2002-07-29 東燃ゼネラル石油株式会社 末端修飾ポリオレフィン
JP2833610B2 (ja) 1991-10-01 1998-12-09 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JPH0677397A (ja) 1992-08-28 1994-03-18 Toshiba Corp 半導体の温度異常検出装置
US5847436A (en) * 1994-03-18 1998-12-08 Kabushiki Kaisha Tokai Rika Denki Seisakusho Bipolar transistor having integrated thermistor shunt
US5883402A (en) * 1995-11-06 1999-03-16 Kabushiki Kaisha Toshiba Semiconductor device and protection method
JPH09163592A (ja) * 1995-12-05 1997-06-20 Harness Sogo Gijutsu Kenkyusho:Kk 保護機能付スイッチング部材及びこれを用いた制御回路ユニット
JPH10125620A (ja) * 1996-10-17 1998-05-15 Denso Corp 炭化珪素半導体装置
DE19821834A1 (de) * 1998-05-15 1999-11-25 Fahrzeugklimaregelung Gmbh Power-Mos-Transistor
JP2000031290A (ja) 1998-07-10 2000-01-28 Nissan Motor Co Ltd 半導体装置
JP2000338146A (ja) * 1999-05-26 2000-12-08 Matsushita Electric Works Ltd 電流検出回路
JP2001025159A (ja) * 1999-07-02 2001-01-26 Murata Mfg Co Ltd 保護回路
US6667461B1 (en) * 2002-06-19 2003-12-23 Tyco Electronics Corporation Multiple load protection and control device
JP2004063606A (ja) 2002-07-26 2004-02-26 Matsushita Electric Works Ltd 過電流保護装置
JP2005039948A (ja) 2003-07-16 2005-02-10 Sharp Corp 半導体装置及び電子機器
US7274243B2 (en) * 2004-04-26 2007-09-25 Gary Pace Adaptive gate drive for switching devices of inverter

Also Published As

Publication number Publication date
EP1830405A1 (en) 2007-09-05
JPWO2006068082A1 (ja) 2008-06-12
WO2006068082A1 (ja) 2006-06-29
US20080006897A1 (en) 2008-01-10
EP1830405A4 (en) 2011-03-30
EP1830405B1 (en) 2021-01-20
US7554173B2 (en) 2009-06-30
JP4745251B2 (ja) 2011-08-10

Similar Documents

Publication Publication Date Title
JP4745251B2 (ja) 半導体装置
TW535172B (en) Thermistor and method of manufacture
US6392859B1 (en) Semiconductor active fuse for AC power line and bidirectional switching device for the fuse
US5847436A (en) Bipolar transistor having integrated thermistor shunt
EP3835774B1 (en) Gas sensor
CN110612600B (zh) 半导体装置
JP2009511899A (ja) 急激なｍｉｔ素子を利用した温度センサーおよび該センサーを備えた警報機
US11984285B2 (en) PPTC device having low melting temperature polymer body
JP5796631B2 (ja) 半導体装置およびその製造方法
US20080237772A1 (en) Semiconductor device and temperature sensor structure for a semiconductor device
JP7067205B2 (ja) 半導体装置
JP2005129826A (ja) パワー半導体装置
JP2020013955A (ja) 半導体装置、および、抵抗素子
JP2012084621A (ja) 電極端子及び半導体モジュール
TWI743291B (zh) 閘流體熱開關元件及其裝配方法
JP7027751B2 (ja) 半導体モジュール
JPH10247752A (ja) 熱電変換素子およびその製造方法
JP2016092210A (ja) 過熱及び過電流検知素子及び該素子を用いたスイッチング回路
JP2005166987A (ja) 半導体装置
CN110416403A (zh) 霍尔元件芯片及其制作方法
JP2006100690A (ja) パワートランジスタ温度保護装置
JP2000277305A (ja) 過電流保護部品および過電流保護回路
JP3477002B2 (ja) 半導体装置
JP4219502B2 (ja) 抵抗体付きヒュ−ズ
JP3356192B2 (ja) 回路素子の温度補償装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006548967

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2005816412

Country of ref document: EP

Ref document number: 11722112

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 2005816412

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11722112

Country of ref document: US