JP5796631B2 - 半導体装置およびその製造方法 - Google Patents

Description

本明細書に記載の技術は、半導体装置およびその製造方法に関する。

日本国特許公開公報平１０−４１５１０号（特許文献１）には、半導体基板の表面に配置されたＰＮダイオードを温度検出素子として用いる半導体装置が開示されている。半導体基板の表面に配置されたＰＮダイオードの順方向電圧の温度依存性を利用して、半導体素子の表面の温度を検出する。

特開平１０−４１５１０号公報

従来のＰＮダイオードを用いた温度検出素子では、温度検出素子に一定の電流を流したときの順方向電圧の温度依存性を利用して温度を検出するため、順方向電圧に対する電圧の変化を測定する必要がある。例えば、順方向電圧が１．５Ｖであり、ＰＮダイオードの温度当りの電圧上昇率が３ｍＶ／℃である場合には、順方向電圧を測定できるように、測定レンジが数Ｖに設定された電位検出器（例えば、電圧計）を用いて、数ｍＶ程度の電圧の変化を検出する必要がある。微小な電圧変化を精度よく検出することが困難であるため、温度を精度よく検出することが困難となる。

半導体装置のメイン電極（エミッタ電極等の半導体基板の素子形成領域に形成された電極）としては、従来、１種類の金属が利用されることが通常であった。しかしながら、近年、パワー半導体装置の開発が進むに従い、半導体装置の放熱を促進する必要が高じ、メイン電極として異なる金属膜が積層されている積層電極を用い、これによって放熱性を高める技術が開発されている。本発明者は、この積層電極に着想を得て、異なる金属膜を接合して、半導体装置の温度検出素子として利用することを発明するに至った。

本明細書は、半導体基板と、半導体基板の表面または裏面に形成されており、第１金属膜と、第１金属膜と接合しており、第１金属膜とゼーベック係数が異なる第２金属膜とを有する複合金属膜と、第１金属膜と第２金属膜との電位差を検出可能な検出端子とを備えた、半導体装置を開示する。

上記の半導体装置によれば、検出端子によって、第１金属膜と第２金属膜の熱起電力を測定することができ、これによって、半導体装置の温度を検出することができる。第１金属膜と第２金属膜を接合した複合金属膜を用いた温度検出素子は、側温接点と基準接点との温度差に応じて発生する熱起電力を測定することによって、半導体装置の温度検出を行う。このため、発生した熱起電力の大きさに応じた測定レンジの電位検出器を用いた測定を行うことができ、従来のＰＮダイオードを用いた温度検出素子よりも温度検出感度を向上させることができる。

検出端子は、第１金属膜に電気的に接続する第１検出端子と、第２金属膜に電気的に接続する第２検出端子とを備えていてもよい。この場合、第１検出端子は、第１金属膜と同じ材料で形成されており、第２検出端子は、第２金属膜と同じ材料で形成されていてもよい。

第１金属膜は、半導体基板の表面または裏面に接しており、第２金属膜は、第１金属膜の半導体基板と逆側の面に接して積層されていてもよい。この場合、第１金属膜は、Ａｌを主成分として１０ｍａｓｓ％以上含有する金属膜であり、第２金属膜は、Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，Ａｇ，Ｃｕ，Ｚｎからなる群から選ばれる少なくとも一種を主成分として１０ｍａｓｓ％以上含有する金属膜であってもよい。さらに、第１金属膜（Ａｌを主成分として１０ｍａｓｓ％以上含有する金属膜）の厚さは、１μｍ以上であることが好ましい。第２金属膜が、Ｎｉを主成分として１０ｍａｓｓ％以上含有する金属膜である場合には、第２金属膜の厚さは、５００ｎｍ以上であることが好ましい。

また、第１金属膜は、Ｎｉを主成分として１０ｍａｓｓ％以上含有する金属膜であり、第２金属膜は、Ｚｎ，Ｔｉからなる群から選ばれる少なくとも一種を主成分として１０ｍａｓｓ％以上含有する金属膜であってもよい。この場合、第１金属膜（Ｎｉを主成分として１０ｍａｓｓ％以上含有する金属膜）の厚さは、５００ｎｍ以上であってもよい。

半導体装置は、半導体基板の素子形成領域に形成されたメイン電極をさらに備えていてもよい。この場合、第１金属膜、第２金属膜および検出端子は、メイン電極と電気的に独立していてもよい。また、第１金属膜、第２金属膜および検出端子は、メイン電極の電流経路に接続されていてもよい。もしくは、複合金属膜は、半導体基板の素子形成領域に形成されたメイン電極の少なくとも一部であってもよい。

また、本明細書は、上記の半導体装置の製造方法を開示する。上記の半導体装置の製造方法では、第１金属膜と第２金属膜は、真空中で連続してスパッタリングによって成膜することが好ましい。また、第１金属膜と第２金属膜は、スパッタリングチャンバの待機真空度が１×１０^−６Ｐａ以下であり、かつ成膜中のチャンバ内の圧力変動が１０％以下であり、成膜ガス純度が９９％以上である条件下で、純度が９９％以上の成膜用ターゲットを用いて、スパッタリングによって成膜することがより好ましい。

実施例１に係る半導体装置の平面図である。 図１のＩＩ−ＩＩ線断面図である。 変形例に係る半導体装置の断面図である。 変形例に係る半導体装置の断面図である。 変形例に係る半導体装置の断面図である。 実施例２に係る半導体装置の平面図である。 図６のＶＩＩ−ＶＩＩ線断面図である。 変形例に係る半導体装置の断面図である。 変形例に係る半導体装置の断面図である。

本明細書が開示する半導体装置は、半導体基板と、半導体基板の表面または裏面に形成されている複合金属膜とを備えている。複合金属膜は、第１金属膜と、第２金属膜を備えており、第１金属膜と第２金属膜は互いに接合している。第１金属膜と第２金属膜は、ゼーベック係数が相違している。本明細書が開示する半導体装置は、第１金属膜と第２金属膜との電位差を検出可能な検出端子をさらに備えている。第１金属膜と第２金属膜との接合面は測温接点であり、検出端子は基準接点であって、検出端子によって、測温接点と基準接点との温度差に応じて発生する熱起電力を測定することができる。これによって、半導体装置の温度を検出することができる。

ゼーベック係数が相違する第１金属膜と第２金属膜を接合した複合金属膜を温度検出素子として利用することによって、温度検出時の応答性に優れ、高精度に温度検出が可能な温度検出素子を提供することができる。複合金属膜を用いた温度検出素子では、測温接点と基準接点との温度差に応じて発生する熱起電力を測定する。このため、例えば、温度当りの熱起電力の上昇率が３ｍＶ／℃である場合には、測定レンジがｍＶオーダーに設定された電位検出器（例えば電圧計）を用いて熱起電力の変化を測定することができる。微小な温度変化も比較的良好に測定できるため、測定精度が良好となる。さらに、複合金属膜を用いた温度検出素子では、熱起電力は、複合金属膜の形状や大きさの影響を受けないため、製造時の特性ばらつきを小さくすることができる。なお、検出端子を用いて、第１金属膜と第２金属膜との電位差を検出するためには、従来公知の電位検出器（例えば、電圧計等）を利用することができる。例えば、第１金属膜に電気的に接続する第１検出端子と、第２金属膜に電気的に接続する第２検出端子を、それぞれ電位検出器に接続して、第１検出端子と第２検出端子との電位差を測定することによって、第１金属膜と第２金属膜との電位差を検出することができる。

半導体基板に形成されている半導体素子は、特に限定されないが、例えば、ダイオード、ＭＯＳＦＥＴ、ＩＧＢＴ、もしくはダイオードとＩＧＢＴが同一の半導体基板に形成されているＲＣ−ＩＧＢＴ等を例示することができる。複合金属膜を用いた温度検出素子は、駆動時の発熱が大きい、大電流が流れる半導体素子が形成されている半導体装置（例えば、パワー半導体装置）に好適に利用できる。

上記の半導体装置では、複合電極膜は、半導体基板の表面に形成されていてもよいし、裏面に形成されていてもよい。また、複合電極膜は、半導体基板に接していていもよいし、複合電極膜と半導体基板の間に絶縁膜等の他の膜が介在していてもよい。なお、本明細書にいう「半導体基板の表面または裏面に形成されている複合金属膜」は、半導体基板に接して形成されている複合金属膜、および半導体基板の間に絶縁膜等の他の膜を介して形成されている複合金属膜の双方を含む。従来のＰＮダイオードを用いた温度検出素子は、半導体基板と絶縁した状態で使用する必要があり、半導体基板の表面に直接形成することができなかった。これに対して、本明細書が開示する複合金属膜を用いた温度検出素子は、半導体基板と電気的に接続されていてもよく、半導体基板の表面に接していてもよい。従来のＰＮダイオードを用いた温度検出素子では、半導体装置における設置箇所に制約があり、温度検出素子を設置するスペースを十分に確保する必要があった。本明細書が開示する複合金属膜を用いた温度検出素子は、従来よりも設置スペースの制約が大幅に緩和され、半導体装置の小型化に寄与することができる。

第１金属膜と第２金属膜は、互いに接合していればよい。例えば、半導体基板の深さ方向に第１金属膜と第２金属膜が積層されていてもよいし、半導体基板の平面方向（深さ方向に垂直な方向）に第１金属膜と第２金属膜が隣接していてもよいし、これらが複合した形態で接合していてもよい。検出端子は、第１金属膜と第２金属膜の熱起電力を測定することができればよく、例えば、第１金属膜に電気的に接続する第１検出端子と、第２金属膜に電気的に接続している第２検出端子を備えていてもよい。特に限定されないが、検出端子の具体例を挙げると、配線、配線引き出し構造、パッド構造（電極パッド等）を例示することができる。検出端子は、それぞれが接続する金属膜と同じ材料である場合には、設計が容易になり、好ましい。材料コスト等を優先する場合には、それぞれが接続する金属膜と異なる材料を検出端子として用いることもできる。この場合には、第１金属膜、第２金属膜と検出端子との接合部分の熱起電力を考慮した設計を行うことによって、温度検出素子として利用することができる。複合金属膜は、半導体装置に１つのみ形成されていてもよいし、複数形成されていてもよい。複合金属膜が複数形成されている場合には、それぞれの複合金属膜に対して、別個の電気的に独立した検出端子が設けられていることが好ましい。

複合金属膜は、半導体装置の深さ方向に積層された複合金属膜であり、第１金属膜が半導体基板の表面または裏面に接しており、第２金属膜は、第１金属膜のそのさらに表面または裏面（半導体基板と逆側の面）に接して形成されていてもよい。この場合、第１金属膜および第２金属膜のそれぞれの材料は、互いのゼーベック係数の差が大きく、かつ、半導体装置の電極として用いられている金属材料であることが好ましい。具体的には、第１金属膜は、Ａｌを主成分として１０ｍａｓｓ％以上含有する金属膜であり、第２金属膜は、Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，Ａｇ，Ｃｕ，Ｚｎからなる群から選ばれる少なくとも一種を主成分として１０ｍａｓｓ％以上含有する金属膜であることが好ましく、第２金属膜はＮｉを主成分として１０ｍａｓｓ％以上含有する金属膜であることがより好ましい。さらに、第１金属膜（Ａｌを主成分として１０ｍａｓｓ％以上含有する金属膜）の厚さは、１μｍ以上であることが好ましい。第２金属膜が、Ｎｉを主成分として１０ｍａｓｓ％以上含有する金属膜である場合には、第２金属膜の厚さは、５００ｎｍ以上であることが好ましい。

また、第１金属膜は、Ｎｉを主成分として１０ｍａｓｓ％以上含有する金属膜であり、第２金属膜は、Ｚｎ，Ｔｉからなる群から選ばれる少なくとも一種を主成分として１０ｍａｓｓ％以上含有する金属膜であってもよい。この場合、第１金属膜（Ｎｉを主成分として１０ｍａｓｓ％以上含有する金属膜）の厚さは、５００ｎｍ以上であることが好ましい。

上記の組成を有する第１金属膜および第２金属膜を有する複合金属膜は、半導体装置のメイン電極（半導体素子に接続する電極）として好適に利用することができる。複合電極膜をメイン電極として利用しない場合にも、メイン電極と同じ製造工程で同時に複合電極膜を製造できる点で有利である。複合電極膜とメイン電極および検出端子の成分が同じである場合には、複合電極膜とメイン電極の双方を共通のプロセスで同時に製造できるため、製造工程を簡略化することができる。

半導体装置は、半導体基板の素子形成領域に形成されたメイン電極をさらに備えていてもよい。この場合、第１金属膜、第２金属膜および検出端子は、メイン電極と電気的に独立していてもよい。また、第１金属膜、第２金属膜および検出端子は、メイン電極の電流経路に接続されていてもよい。もしくは、複合金属膜は、半導体基板の素子形成領域に形成されたメイン電極の少なくとも一部であってもよい。

例えば、半導体基板にＩＧＢＴ素子が形成されている場合には、エミッタ電極とコレクタ電極との間の電流経路と複合金属膜が共通していることが好ましい。具体的には、例えば、電流が流れる配線の一部として複合金属膜が設置されていることが好ましい。さらに、複合金属膜が、半導体基板のＩＧＢＴ素子が形成されている領域に形成されていることがより好ましい。温度検出素子として利用する複合金属膜を設置するためのスペースを省略することができるとともに、温度検出感度を向上することができる。エミッタ電極とコレクタ電極との間の電流経路と複合金属膜が共通している場合には、エミッタ端子が他の端子（コレクタ端子、ゲート端子等）と電気的に独立であることが好ましい。具体的には、例えば、エミッタコンタクト部がフローティング拡散層に覆われており、エミッタ端子が他の端子に対して電気的に独立である、クラスターＩＧＢＴ構造を有する半導体装置であることが好ましい。

第１金属膜と第２金属膜は、真空中で連続してスパッタリングによって成膜することによって製造することが好ましい。第１金属膜を製造した後に大気に暴露することなく第２金属膜を製造することによって、第１金属膜と第２金属膜との接合面の不純物濃度が大きくなることを抑制できる。このため、接合面を均一化し、良好な特性を有する温度検出素子を形成することができる。第１金属膜と第２金属膜は、スパッタリングチャンバの待機真空度が１×１０^−６Ｐａ以下、成膜中のチャンバ内の圧力変動が１０％以下、成膜ガス（例えば、アルゴンガス、クリプトンガス）純度が９９％以上および成膜用ターゲット純度が９９％以上の条件下でスパッタリングによって成膜することによって製造することがより好ましい。ここで、成膜用ターゲット純度が９９％以上であるとは、第１金属膜および第２金属膜の組成成分が９９％以上であり、その余は不可避不純物であるということを意味する。なお、第１金属膜と第２金属膜を形成する方法は、スパッタリングによって成膜する方法に限定されない。例えば、めっき法等の従来公知の金属膜を成膜する方法を利用することができる。めっき法を用いる場合には、第１金属膜および第２金属膜の組成を厳密に管理するに必要がある。スパッタリングによって成膜した場合には、第１金属膜および第２金属膜の組成管理が比較的容易である。

（半導体装置）
実施例１に係る半導体装置１０は、図１および図２に示すように、半導体基板１００と、表面絶縁膜１１０と、メイン電極１２０と、複合金属膜１３０と、電極パッド１４１，１４２とを備えている。

半導体基板１００には、図示していないが、半導体素子としてＩＧＢＴが形成されている。表面絶縁膜１１０は、半導体基板１００のＩＧＢＴ素子が形成されていない領域の表面に接している。複合金属膜１２０は、表面絶縁膜１１０の表面に接している。メイン電極１２０は、半導体基板１００のＩＧＢＴ素子が形成されている領域の表面に接している。メイン電極１２０は、エミッタ電極である。なお、図示していないが、半導体基板１１０の裏面に接して、コレクタ電極が形成されている。メイン電極１２０は、半導体基板１００の深さ方向に積層された第１電極膜１２１および第２電極膜１２２を有している。第１電極膜１２１は、半導体基板１００の表面に接している。第２電極膜１２２は、第１電極膜１２１の表面に接している。第１電極膜１２１と第２電極膜１２２は、接合されている。第１電極膜１２１は、Ａｌを主成分として１０ｍａｓｓ％以上含有する金属膜である。第２電極膜１２２は、Ｎｉを主成分として１０ｍａｓｓ％以上含有する金属膜である。

複合電極膜１３０は、半導体基板１００の深さ方向に積層された第１金属膜１３１および第２金属膜１３２を有している。第１金属膜１３１は、表面絶縁膜１１０の表面に接している。第２金属膜１３２は、第１金属膜１３１の表面に接している。第１金属膜１３１と第２金属膜１３２は、接合されている。第１金属膜１３１は、Ａｌを主成分として１０ｍａｓｓ％以上含有する金属膜であり、その厚さは、１μｍ以上である。第２金属膜１３２は、Ｎｉを主成分として１０ｍａｓｓ％以上含有する金属膜であり、その厚さは、５００ｎｍ以上である。第１金属膜１３１のゼーベック係数Ｓ１と第２金属膜１３２のゼーベック係数Ｓ２は、相違している（Ｓ１≠Ｓ２）。第１金属膜１３１は、配線１３３によって電極パッド１４１に接続されており、第２金属膜１３２は、配線１３４によって電極パッド１４２に接続されている。配線１３３および電極パッド１４１は、第１検出端子であり、第１金属膜１３１と同じ材料で形成されている。配線１３４および電極パッド１４２は、第２検出端子であり、第２金属膜１３２と同じ材料で形成されている。

電極パッド１４１および１４２を電圧計等の電位検出器（図示しない）に接続することによって、第１金属膜１３１と第２金属膜１３２との間の電位差を検出することができる。第１金属膜１３１のゼーベック係数Ｓ１と第２金属膜１３２のゼーベック係数Ｓ２は相違しているため、第１金属膜１３１と第２金属膜１３２との接合面と、電極パッド１４１および電極パッド１４２との温度差によって電位差が発生する。この電位差を電位検出器によって検出することにより、半導体装置１０の温度検出を行うことができる。第１金属膜１３１と第２金属膜１３２とを有する複合金属膜１２０と、電極パッド１４１，１４２および配線１３３，１３４は、半導体装置１０の温度検出素子として利用することができる。

（半導体装置の製造方法）
半導体装置１０において、第１金属膜１３１と第２金属膜１３２は、真空中で連続してスパッタリングによって成膜することによって形成される。例えば、スパッタリングチャンバに半導体基板を配置した後に、チャンバの待機真空度を１×１０^−６Ｐａ以下とし、第１金属膜１３１と同じ材料の成膜用ターゲット（第１金属膜１３１の組成成分が９９％以上のターゲット）を用いて、成膜中のチャンバ内の圧力変動が１０％以下、かつ成膜ガス純度が９９％以上の条件下でスパッタリングによって成膜する。続いて、第２金属膜１３２と同じ材料の成膜用ターゲット（第２金属膜１３２の組成成分が９９％以上のターゲット）を用いて、成膜中のチャンバ内の圧力変動が１０％以下、かつ成膜ガス純度が９９％以上の条件下でスパッタリングによって成膜する。これによって、第１金属膜１３１と第２金属膜１３２との接合面を良好な状態にすることができる。なお、第１金属膜１３１と第１電極膜１２１の材料が同じである場合には、同時に成膜することができる。同様に、第２金属膜１３２と第２電極膜１２２の材料が同じである場合には、同時に成膜することができる。

（変形例）
図３〜図５は、図１および２に示す半導体装置１０の変形例を示している。図３に示す半導体装置１１は、表面絶縁膜１１０を介して半導体基板１００の表面に形成された複合金属膜１５０を備えている。複合電極膜１５０は、半導体基板１００の深さ方向に積層された第１金属膜１５１および第２金属膜１５２を有している。第１金属膜１５１は、表面絶縁膜１１０の表面に接している。第２金属膜１５２は、第１金属膜１５１の表面に接している。第１金属膜１５１と第２金属膜１５２は、接合されている。

第１金属膜１５１は、配線引き出し構造１５３によって接続パッド１５５に接続されており、第２金属膜１５２は、配線引き出し構造１５４によって接続パッド１５６に接続されている。第１金属膜１５１、第２金属膜１５２および配線引き出し構造１５３，１５４は、ポリイミド等を材料とする保護膜１９０に覆われている。接続パッド１５５，１５６の表面は、保護膜１９０の表面に露出している。接続パッド１５５は、配線１５７によって電極パッド１４１に接続されており、接続パッド１５６は、配線１５８によって電極パッド１４２に接続されている。配線引き出し構造１５３，接続パッド１５５，配線１５７および電極パッド１４１は、第１検出端子であり、第１金属膜１５１と同じ材料で形成されている。配線引き出し構造１５４，接続パッド１５６、配線１５８および電極パッド１４２は、第２検出端子であり、第１金属膜１５２と同じ材料で形成されている。

また、図４に示す半導体装置１２は、表面絶縁膜１１０を介して半導体基板１００の表面に形成された複合金属膜１６０を備えている。複合電極膜１６０は、半導体基板１００の深さ方向に積層された第１金属膜１６１および第２金属膜１６２を有している。第１金属膜１６１は、表面絶縁膜１１０の表面に接している。第２金属膜１６２は、第１金属膜１６１の表面に接している。第１金属膜１６１と第２金属膜１６２は、接合されている。

第１金属膜１６１は、配線引き出し構造１６３によって接続パッド１６５に接続されている。第１金属膜１５１および配線引き出し構造１６３は、ポリイミド等を材料とする保護膜１９０に覆われている。接続パッド１６５および第２金属膜１６２の表面は、保護膜１９０の表面に露出している。接続パッド１６５は、配線１６７によって電極パッド１４１に接続されており、第２金属膜１６２は、配線１６８によって電極パッド１４２に接続されている。配線引き出し構造１６３，接続パッド１６５，配線１６７および電極パッド１４１は、第１検出端子であり、第１金属膜１６１と同じ材料で形成されている。配線１６８および電極パッド１４２は、第２検出端子であり、第２金属膜１６２と同じ材料で形成されている。

また、図５に示す半導体装置１３は、表面絶縁膜１１０を介して半導体基板１００の表面に形成された複合金属膜１７０を備えている。複合電極膜１７０は、半導体基板１００の平面方向（深さ方向に垂直な方向）に隣接する第１金属膜１７１および第２金属膜１７２を有している。第１金属膜１７１および第２金属膜１７２は、表面絶縁膜１１０の表面に接している。第１金属膜１７１と第２金属膜１７２は、その側面において互いに接合されている。

第１金属膜１７１は、配線１７３によって電極パッド１４１に接続されており、第２金属膜１７２は、配線１７４によって電極パッド１４２に接続されている。配線１７３および電極パッド１４１は、第１検出端子であり、第１金属膜１７１と同じ材料で形成されている。配線１７４および電極パッド１４２は、第２検出端子であり、第２金属膜１７２と同じ材料で形成されている。図５に示すように、半導体基板の平面方向（深さ方向に垂直な方向）に第１金属膜１７１と第２金属膜１７２が隣接している場合には、検出端子の配線引き回しが容易になる。配線の引き回しの自由度が比較的小さい半導体基板の裏面側に複合金属膜を形成する場合には、半導体基板の平面方向に第１金属膜と第２金属膜が隣接している複合金属膜を採用することが好ましい。

第１金属膜１５１，１６１，１７１は、それぞれＡｌを主成分として１０ｍａｓｓ％以上含有する金属膜であり、その厚さは、１μｍ以上である。第２金属膜１５２，１６２，１７２は、それぞれＮｉを主成分として１０ｍａｓｓ％以上含有する金属膜であり、その厚さは、５００ｎｍ以上である。第１金属膜１５１，１６１，１７１と第２金属膜１５２，１６２，１７２のゼーベック係数は、それぞれ相違している。なお、半導体装置１１，１２および１３のその他の構成は、半導体装置１０と同様であるため、重複説明を省略する。

半導体装置１１，１２および１３においても、電極パッド１４１、１４２に電位検出器を接続する等によって、第１金属膜（１５１，１６１，１７１）と第２金属膜（１５２，１６２，１７２）との電位差を検出することができる。複合金属膜（１５０，１６０，１７０）およびこれに接続する配線引き出し構造（１５３，１５４，１６３）、接続パッド（１５５，１５６，１６５）、配線（１５７，１５８，１６７，１６８，１７３，１７４）、電極パッド（１４１，１４２）等を半導体装置（１１，１２，１３）の温度検出素子として利用することができる。

（半導体装置）
実施例２に係る半導体装置２０は、図６および図７に示すように、半導体基板２００と、表面絶縁膜２１０と、複合金属膜２２０と、電極パッド２４１，２４２とを備えている。複合金属膜２２０は、メイン部２２５と検出部２３０とを備えている。半導体基板２００には、図示していないが、半導体素子としてＩＧＢＴが形成されている。メイン部２２５は、半導体基板２００のＩＧＢＴ素子が形成されている領域の表面に接している。表面絶縁膜２１０は、半導体基板２００のＩＧＢＴ素子が形成されていない領域の表面に接している。検出部２３０は、表面絶縁膜２１０の表面に接している。メイン部２２５は、エミッタ電極として機能する。なお、図示していないが、半導体基板２１０の裏面に接して、コレクタ電極が形成されている。

複合金属膜２２０は、半導体基板２００の深さ方向に積層された第１金属膜２２１および第２金属膜２２２を有している。第１金属膜２２１は、半導体基板２００の表面に接している。第２金属膜２２２は、第１金属膜２２１の表面に接している。第１金属膜２２１と第２金属膜２２２は、接合されている。第１金属膜２２１は、Ａｌを主成分として１０ｍａｓｓ％以上含有する金属膜であり、その厚さは、１μｍ以上である。第２金属膜２２２は、Ｎｉを主成分として１０ｍａｓｓ％以上含有する金属膜であり、その厚さは、５００ｎｍ以上である。第１金属膜２２１のゼーベック係数Ｓ２１と第２金属膜２２２のゼーベック係数Ｓ２２は、相違している（Ｓ２１≠Ｓ２２）。第１金属膜２２１の検出部２３０の表面には配線２３４が接続されており、配線２３４は、電極パッド２４１に接続されている。第２金属膜２２２の表面には配線２２４が接続されており、配線２２４は、電極パッド２４２に接続されている。配線２３４および電極パッド２４１は、第１検出端子であり、第１金属膜２２１と同じ材料で形成されている。配線２２４および電極パッド２４２は、第２検出端子であり、第２金属膜２２２と同じ材料で形成されている。

電極パッド２４１および２４２を電位検出器（図示しない）に接続することによって、第１金属膜２２１と第２金属膜２２２との間の電位差を検出することができる。第１金属膜２２１のゼーベック係数Ｓ２１と第２金属膜２２２のゼーベック係数Ｓ２２は相違しているため（Ｓ２１≠Ｓ２２）、第１金属膜２２１と第２金属膜２２２との接合面と、電極パッド２４１および電極パッド２４２との温度差によって電位差が発生する。この電位差を電位検出器によって検出することにより、半導体装置２０の温度検出を行うことができる。第１金属膜２２１と第２金属膜２２２とを有する複合金属膜２２０と、電極パッド２４１，２４２および配線２２４，２３４は、半導体装置２０の温度検出素子として利用することができる。また、複合金属膜２２０は、ＩＧＢＴのエミッタ電極として利用することもできる。温度検出時の電流経路とＩＧＢＴの電流経路が共通しているため、温度検出素子として利用する複合金属膜２２０を設置するためのスペースを省略することができるとともに、温度検出感度を向上することができる。なお、第１金属膜２２１および第２金属膜２２２については、実施例１において説明した製造方法と同様の方法によって製造することができる。

（変形例）
図８および図９は、図６および７に示す半導体装置２０の変形例を示している。図８に示す半導体装置２１は、半導体基板２００のＩＧＢＴ素子が形成されている領域の表面に接して形成された複合金属膜２５０を備えている。複合電極膜２５０は、半導体基板２００の深さ方向に積層された第１金属膜２５１および第２金属膜２５２を有している。第１金属膜２５１は、半導体基板２００のＩＧＢＴ素子が形成されている領域の表面に接している。第２金属膜２５２は、第１金属膜２５１の表面に接している。第１金属膜２５１と第２金属膜２５２は、接合されている。

第１金属膜２５１は、配線引き回し構造２６１によって接続パッド２６２に接続されており、第２金属膜２５２は、配線引き回し構造２６３によって接続パッド２６４に接続されている。第１金属膜２５１は、第２金属膜２５２およびポリイミド等を材料とする保護膜２９０によって覆われている。配線引き回し構造２６１，２６３は、保護膜２９０に覆われている。第２金属膜２５２および接続パッド２６２，２６４の表面は、保護膜２９０の表面に露出している。接続パッド２６２は、配線２６５によって電極パッド２４１に接続されており、接続パッド２６４は、配線２６６によって電極パッド２４２に接続されている。配線引き回し構造２６１、接続パッド２６２，配線２６５および電極パッド２４１は、第１検出端子であり、第１金属膜２５１と同じ材料で形成されている。配線引き回し構造２６３、接続パッド２６４，配線２６６および電極パッド２４２は、第２検出端子であり、第２金属膜２５２と同じ材料で形成されている。

また、図９に示す半導体装置２２は、半導体基板２００のＩＧＢＴ素子が形成されている領域の表面に接して形成された複合金属膜２７０を備えている。複合電極膜２７０は、半導体基板２００の深さ方向に積層された第１金属膜２７１および第２金属膜２７２を有している。第１金属膜２７１は、半導体基板２００のＩＧＢＴ素子が形成されている領域の表面に接している。第２金属膜２７２は、第１金属膜２７１の表面に接している。第１金属膜２７１と第２金属膜２７２は、接合されている。

第１金属膜２７１は、配線引き回し構造２８１によって接続パッド２８２に接続されている。第１金属膜２７１は、第２金属膜２７２およびポリイミド等を材料とする保護膜２９０によって覆われている。配線引き回し構造２８１は、保護膜２９０に覆われている。接続パッド２８２および第２金属膜２７２の表面は、保護膜２９０の表面に露出している。接続パッド２８２は、配線２８４によって電極パッド２４１に接続されており、第２金属膜２７２は、配線２７４によって電極パッド２４２に接続されている。配線引き回し構造２８１、接続パッド２８２，配線２８４および電極パッド２４１は、第１検出端子であり、第１金属膜２７１と同じ材料で形成されている。配線２７４および電極パッド２４２は、第２検出端子であり、第２金属膜２７２と同じ材料で形成されている。

第１金属膜２５１，２７１は、それぞれＡｌを主成分として１０ｍａｓｓ％以上含有する金属膜であり、その厚さは、１μｍ以上である。第２金属膜２５２，２７２は、それぞれＮｉを主成分として１０ｍａｓｓ％以上含有する金属膜であり、その厚さは、５００ｎｍ以上である。第１金属膜２５１，２７１と第２金属膜２５２，２７２のゼーベック係数は、それぞれ相違している。なお、半導体装置２１および２２のその他の構成は、半導体装置２０と同様であるため、重複説明を省略する。

半導体装置２１および２２においても、電極パッド２４１、２４２に電位検出器を接続する等によって、第１金属膜（２５１，２７１）と第２金属膜（２５２，２７２）との電位差を検出することができる。複合金属膜２５０，２７０およびこれに接続する配線引き回し構造（２６１，２６３，２８１）、接続パッド（２６２，２６４，２８２）、配線（２６５，２６６，２７４，２８４）電極パッド（２４１，２４２）等を半導体装置（２１，２２）の温度検出素子として利用することができる。また、複合金属膜２２０と同様に、複合金属膜２５０，２７０は、ＩＧＢＴのエミッタ電極として利用することができる。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (9)

1. 半導体基板と、
   半導体基板の素子形成領域の表面に形成されている第１金属膜と、第１金属膜の半導体基板と逆側の面に接合しており、第１金属膜とゼーベック係数が異なる第２金属膜とを有するメイン電極と、
   第１金属膜と第２金属膜との電位差を検出可能な検出端子とを備えた、半導体装置。
2. 検出端子は、第１金属膜に電気的に接続する第１検出端子と、第２金属膜に電気的に接続する第２検出端子とを備えており、
   第１検出端子は、第１金属膜と同じ材料で形成されており、
   第２検出端子は、第２金属膜と同じ材料で形成されている、請求項１に記載の半導体装置。
3. 第１金属膜は、Ａｌを主成分として１０ｍａｓｓ％以上含有する金属膜であり、
   第２金属膜は、Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，Ａｇ，Ｃｕ，Ｚｎからなる群から選ばれる少なくとも一種を主成分として１０ｍａｓｓ％以上含有する金属膜である、請求項１または２に記載の半導体装置。
4. 第１金属膜の厚さは、１μｍ以上である、請求項３に記載の半導体装置。
5. 第２金属膜は、Ｎｉを主成分として１０ｍａｓｓ％以上含有する金属膜であり、
   第２金属膜の厚さは、５００ｎｍ以上である、請求項３または４に記載の半導体装置。
6. 第１金属膜は、Ｎｉを主成分として１０ｍａｓｓ％以上含有する金属膜であり、
   第２金属膜は、Ｚｎ，Ｔｉからなる群から選ばれる少なくとも一種を主成分として１０ｍａｓｓ％以上含有する金属膜である、請求項１または２に記載の半導体装置。
7. 第１金属膜の厚さは、５００ｎｍ以上である、請求項６に記載の半導体装置。
8. 半導体基板と、
   半導体基板の素子形成領域の表面に形成されている第１金属膜と、第１金属膜の半導体基板と逆側の面に接合しており、第１金属膜とゼーベック係数が異なる第２金属膜とを有するメイン電極と、
   第１金属膜と第２金属膜との電位差を検出可能な検出端子とを備えた、半導体装置の製造方法であって、
   第１金属膜と第２金属膜は、真空中で連続してスパッタリングによって成膜する、製造方法。
9. 第１金属膜と第２金属膜は、スパッタリングチャンバの待機真空度が１×１０^−６Ｐａ以下であり、かつ成膜中のチャンバ内の圧力変動が１０％以下であり、成膜ガス純度が９９％以上である条件下で、純度が９９％以上の成膜用ターゲットを用いて、スパッタリングによって成膜する、請求項８に記載の製造方法。

Images