CN110416403A - 霍尔元件芯片及其制作方法 - Google Patents

Abstract

本发明公开了一种霍尔元件芯片及其制作方法，采用铝电极以及过渡层的结构和锑化铟薄膜形成欧姆接触，相对于采用金电极的现有技术方案，大大降低了金属电极材料的成本。另外，金电极需要金丝球超声波压焊工艺，金的熔点较高，需要将霍尔元件芯片置于惰性气体保护环境中加热，然后完成打线工艺，而本发明技术方案中铝电极可以在常温和空气中通过铝超声波压焊机完成打线工艺，以实现和框架的电连接，无需高温条件以及惰性气体保护环境，制作工艺简单，进一步降低了制作成本。

Description

霍尔元件芯片及其制作方法

技术领域

本发明涉及半导体器件技术领域，更具体的说，涉及一种霍尔元件芯片及其制作方法。

背景技术

霍尔元件是以霍尔效应为原理来探测磁场信号的半导体器件，霍尔元件可以将磁场信号转化为电信号，方便各种应用的信号处理。霍尔元件用于高斯计直接探测磁场强度，还可以利用霍尔元件和磁场，用于无损探伤，以及将其他物理量(如位置、速度和距离等)转化为电学参数进行检测应用。

薄膜型InSb(锑化铟)霍尔元件由于具有较高霍尔电压的优点，成为磁敏传感器件中应用量较大的元件之一，被广泛的应用于直流无刷电机、电流传感器、以及速度检测等领域。但是，现有的薄膜型InSb霍尔元件存在制作成本高以及制作工艺复杂的问题。

发明内容

有鉴于此，本发明技术方案提供了一种霍尔元件芯片及其制作方法，可降低霍尔元件的制作成本，且制作工艺简单。

为了实现上述目的，本发明提供如下技术方案：

一种霍尔元件芯片，所述霍尔元件芯片包括：

衬底，具有第一表面；

设置在所述第一表面的绝缘阻挡层；

设置在所述绝缘阻挡层背离所述衬底一侧表面的锑化铟薄膜，所述锑化铟薄膜包括欧姆接触区；

覆盖所述欧姆接触区的过渡层；

铝电极，所述铝电极包括覆盖所述过渡层的第一部分以及延伸至所述绝缘阻挡层表面的第二部分；

其中，所述过渡层用于降低所述铝电极与所述锑化铟薄膜的接触电阻；所述第二部分用于完成焊接球焊接，以使得所述铝电极与框架电连接。

优选的，在上述霍尔元件芯片中，所述过渡层还覆盖所述锑化铟薄膜位于所述欧姆接触区的侧壁。

优选的，在上述霍尔元件芯片中，所述焊接球为硅铝丝球，所述第二部分表面固定有所述硅铝丝球，通过与所述硅铝丝球连接的硅铝线与所述框架电连接。

优选的，在上述霍尔元件芯片中，所述铝电极中的铝原子在所述铝电极覆盖的区域表面内形成一定深度扩散层。

优选的，在上述霍尔元件芯片中，所述霍尔元件芯片具有多个所述欧姆接触区，每个所述欧姆接触区对应设置一个相同图形的所述铝电极；

在垂直于所述衬底的方向上，所有所述铝电极与所述锑化铟薄膜组合为中心对称图形结构。

优选的，在上述霍尔元件芯片中，所述锑化铟薄膜包括：一体成型的正方形区块以及四个长方形区块，所述长方形区块的短边边长等于所述正方形区块的边长；所述正方形区块每条边均与一所述长方形区块的短边重合；

其中，每个所述长方形区块背离所述正方形区块的一端为一个所述欧姆接触区。

优选的，在上述霍尔元件芯片中，所述衬底为软磁铁氧体衬底、硅衬底、玻璃衬底以及陶瓷衬底中的任一种；

或，所述过渡层的材料为铅、钽、铟、钴、铜、铬、钼、铁、钨、钛、锌、氧化锌和氧化锡中的任一种；

或，所述绝缘阻挡层为二氧化硅、氮化硅和三氧化二铝中的任一种。

本发明还提供了一种霍尔元件芯片的制作方法，所述制作方法包括：

提供一衬底，具有第一表面；

在所述第一表面形成绝缘阻挡层；

在所述绝缘阻挡层背离所述衬底一侧表面形成锑化铟薄膜，所述锑化铟薄膜包括欧姆接触区；

形成覆盖所述欧姆接触区的过渡层；

形成铝电极，所述铝电极包括覆盖所述过渡层的第一部分以及延伸至所述绝缘阻挡层表面的第二部分；

其中，所述过渡层用于降低所述铝电极与所述锑化铟薄膜的接触电阻；所述第二部分用于完成焊接球焊接，以使得所述铝电极与框架电连接。

优选的，在上述制作方法中，所述焊接球为硅铝丝球；

所述制作方法还包括：采用铝超声波压焊机在常温和空气中完成打线工艺，通过与所述硅铝丝球连接的硅铝线与所述框架电连接。

优选的，在上述制作方法中，形成所述铝电极的方法包括：

采用磁控溅射方法形成所述铝电极，使得所述铝电极中的铝原子在所述铝电极覆盖的区域表面内形成一定深度扩散层。

通过上述描述可知，本发明技术方案提供的霍尔元件芯片及其制作方法中，采用铝电极以及过渡层的结构和锑化铟薄膜形成欧姆接触，相对于采用金电极的现有技术方案，大大降低了金属电极材料的成本，另外，金电极需要金丝球超声波压焊工艺，金的熔点较高，需要将霍尔元件芯片置于惰性气体保护环境中加热，然后完成打线工艺，而本发明技术方案中铝电极可以在常温和空气中通过铝超声波压焊机完成打线工艺，以实现和框架的电连接，无需高温条件以及惰性气体保护环境，制作工艺简单，进一步降低了制作成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为一种霍尔元件芯片的剖面图；

图2为图1所示霍尔元件芯片的俯视图；

图3为本发明实施例提供的一种霍尔元件芯片的剖面图；

图4为本发明实施例提供的另一种霍尔元元件芯片的剖面图；

图5为本发明实施例提供的一种霍尔元件芯片的俯视图；

图6为本发明实施例提供一种薄膜图形；

图7为本发明实施例提供的另一种霍尔元件芯片的俯视图；

图8为采用铝电极制备的4英寸霍尔元件晶圆俯视图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

半导体芯片需要在表面制备金属电极，并将金属电极通过引线与框架(如铜框架)电连接，再将半导体芯片进行封装保护，形成芯片封装结构，框架具有露出封装结构外的引脚，用于与外部电路板焊接。

半导体芯片与金属电极之间存在肖特基势垒，肖特基势垒会影响半导体与金属之间的接触电阻。接触电阻与肖特基势垒高度在外加电场为0V的情况下具有如下关系：

式(1)中，R_c为接触电阻，q表示电荷量，V为电压，J为电流，dV和dJ表示对V和J的微分，β是一个单位为K(开尔文)的温度常数，T是单位为K的温度变量，qφ_b表示肖特基势垒高度，k是玻尔兹曼(Boltzmann)常数，A^**为理查德森(Richarddson)常数。

基于式(1)可知，接触电阻与肖特基势垒高度成指数幂关系，肖特基势垒高度稍有增加，金半(金属半导体)接触电阻就会大幅度增大，肖特基势垒高度与金半接触电阻的关系下表1所示。

表1肖特基势垒高度与金半接触电阻的关系

势垒高度(eV)	接触电阻(Ω·cm<sup>2</sup>)
		0.85	4.7×10<sup>5</sup>
0.70	1.4×10<sup>3</sup>
		0.55	4.3
0.40	1.3×10<sup>-2</sup>
		0.25	4.0×10<sup>-5</sup>

从式(1)和表1可知，肖特基势垒高度小于0.55eV时，接触电阻比较小，大约在几个欧姆甚至更低，此时接触电阻的数值是符合半导体芯片需求的。当肖特基势垒高度大于0.55eV时，接触电阻较大，而且势垒高度越大，接触电阻越大，甚至达到几千欧姆，此时接触电阻的数值不符合半导体芯片的需求。

薄膜型锑化铟霍尔元件芯片是采用多晶锑化铟薄膜材料制备而成的半导体芯片，多晶锑化铟薄膜的电阻在220Ω-550Ω范围内，典型值为350Ω。如果锑化铟薄膜与金属电极之间形成的肖特基势垒高度小于0.55eV，则接触电阻约为几个欧姆，假如接触电阻为2Ω，在芯片中有两处金半接触，则总的接触电阻为4Ω，接触电阻与锑化铟薄膜的电阻(以上述350Ω为例)串联，总接触电阻4Ω与350Ω锑化铟薄膜电阻相比，占比仅为1.43％。若肖特基势垒高度再降低一些，如为0.4eV，接触电阻约为1.3×10^-2Ω，总接触电阻2×1.3×10^-2Ω与350Ω锑化铟薄膜电阻相比，占比仅为0.0074％，此时的接触电阻占比可以忽略不计，锑化铟薄膜可以表现出较好的霍尔效应，此时的接触电阻是符合霍尔元件需求的。若肖特基势垒高度为0.7eV，接触电阻约为1.4×10³Ω，总接触电阻2×1.4×10³Ω与350Ω锑化铟薄膜电阻相比，是锑化铟薄膜电阻的8倍，远远大于锑化铟薄膜的电阻，此时锑化铟薄膜无法表现出较好的霍尔效应，会导致器件失灵，此时的接触电阻是不符合霍尔元件需求的。

参考图1和图2，图1为一种霍尔元件芯片的剖面图，图2为图1所示霍尔元件芯片的俯视图，图1和图2所示方式中，霍尔元件芯片包括依次设置的衬底11、绝缘阻挡层12以及锑化铟薄膜13和金电极15。金电极15再通过金丝球16以及金线17和铜框架18电连接。锑化铟薄膜13为多晶锑化铟材料。金电极15和铜框架18之间需要采用超声波压焊技术采用金丝球打线，将霍尔元件芯片和铜框架18电连接，而金丝球16下方依次为金电极15以及锑化铟薄膜13和绝缘层阻挡12三种薄膜层。

一般采用真空蒸镀工艺将锑化铟材料蒸镀到绝缘阻挡层12表面，形成多晶锑化铟薄膜13，通过光刻腐蚀微加工方法图形化多晶锑化铟薄膜13，得到所需的“卍”字形图形的锑化铟薄膜13，再在所述的表面蒸镀金薄膜，通过光刻腐蚀图形化金薄膜，得到所需图案结构的金电极15。

采用金薄膜和金丝超声波压焊工艺，至少存在如下两个问题：一，金是贵重金属材料，导致制作成本较高；二，金的熔点较高，采用金丝超声波压焊工艺，需要将芯片在惰性气体保护环境下进行，将芯片加热到一百多摄氏度，然后才能完成金丝的超声波压焊，金丝超声波压焊机比较昂贵，同时需要给芯片加热，还需要惰性气体保护，制作工艺复杂，进一步增加了成本。

为了解决上述问题，本发明实施例技术方案所述霍尔元件芯片中，采用成本较低的金属铝作为电极，代替贵金属金材料，铝电极与锑化铟薄膜之间通过过渡层来降低铝电极与锑化铟薄膜之间的肖特基势垒高度，进而降低接触电阻，形成良好的欧姆接触。并且可以采用硅铝线来代替金丝线，采用铝超声波压焊机在常温和空气中完成打线工艺，将铝电极与框架电连接。

参考图3，图3为本发明实施例提供的一种霍尔元件芯片的剖面图，所述霍尔元件芯片包括：衬底21，所述衬底21具有第一表面；设置在所述第一表面的绝缘阻挡层22；设置在所述绝缘阻挡层22背离所述衬底21一侧表面的锑化铟薄膜23，所述锑化铟薄膜23包括欧姆接触区；覆盖所述欧姆接触区的过渡层24；铝电极25，所述铝电极25包括覆盖所述过渡层24的第一部分251以及延伸至所述绝缘阻挡层22表面的第二部分252，第二部分252覆盖部分绝缘阻挡层22。

其中，所述过渡层24用于降低所述铝电极25与所述锑化铟薄膜23的接触电阻；所述第二部分252用于设置焊接球26，以使得所述铝电极25与框架28电连接。框架28可以为铜框架。所述霍尔元件芯片为薄膜型锑化铟霍尔元件芯片。

焊点位于第二部分252，即焊点在锑化铟薄膜23、过渡层24以及铝电极25的层叠区域之外，也就是说，压焊位置与过渡层24以及锑化铟薄膜23均不交叠，这样压焊工艺不会导致所述铝电极25与所述过渡层24之间交界面的应力变化，也不会导致所述过渡层24与所述锑化铟薄膜23之间交界面的应力变化，也不会导致所述锑化铟薄膜23与所述绝缘阻挡层22之间交界面的应力变化，从而避免了由于压焊工艺导致这些交界面之间的应力变化，避免了由于应力变化导致的界面间附着力的变化而导致的薄膜翘曲或是脱落问题，保证了器件的成品质量。

可选的，所述焊接球26为硅铝丝球，所述第二部分252表面固定有所述硅铝丝球，通过与所述硅铝丝球连接的硅铝线27与所述框架28电连接。所述框架28为铜框架。

由于采用硅铝丝球以及铝硅线27，故可以采用铝超声波压焊机在常温和空气中完成打线工艺，以实现芯片电极与框架28的电连接，无需一百多摄氏度的高温以及惰性气体保护环境，制作工艺简单，成本低。

所述铝电极25中的铝原子在其覆盖区表面内形成一定深度扩散层。这样，可以使得所述铝电极25与其覆盖区表面相互融合为一整体结构，弱化界面效应，进而使得所述铝电极25更加稳定的附着在所述绝缘阻挡层22表面和所述过渡层24表面，避免铝电极25薄膜翘曲或是脱落。可以采用磁控溅射工艺蒸镀铝薄膜，然后再采用光刻腐蚀的方法形成所需要图形结构的铝电极25，也可以采用掩膜版，通过磁控溅射工艺直接形成所需图形结构的铝电极25。

可以采用磁控溅射工艺或是真空热蒸发或是电子束蒸发的方法制备所述铝电极25。但是由于真空热蒸发方法原子动能只有约0.1eV，而磁控溅射工艺溅射出来的粒子具有很大的动能，动能范围一般为1eV-20eV，其平均动能约为10eV，比真空热蒸发方法大约高100倍。磁控溅射工艺溅射出来的粒子入射到沉积表面可以渗透至少几个原子层厚度，形成的薄膜铝电极25的附着力好，因而本发明实施例优选采用磁控溅射工艺制备所述铝电极25。

故与现有采用热蒸发、电子束蒸发等方法制备金属电极的方案相比，本发明实施例通过磁控溅射工艺，从铝靶材上溅射出来的铝原子具有较高的动能，与待沉积表面(如上面锑化铟薄膜23上方、锑化铟薄膜23侧壁以及绝缘阻挡层22上方)的附着力更好，通过设置溅射工艺参数，铝原子可以深入到待沉积表面几个到几十个原子层，在待沉积表面上形成“伪扩散”层，可以使得铝电极25薄膜附着更加稳定。

本发明实施例中，所述霍尔元件芯片具有多个所述欧姆接触区，每个所述欧姆接触区对应设置一个相同图形的所述铝电极25；在垂直于所述衬底21的方向上，所有所述铝电极25与所述锑化铟薄膜23组合为中心对称图形结构。对称中心为所述锑化铟薄膜23的中心点。

参考图4，图4为本发明实施例提供的另一种霍尔元件芯片的剖面图，图4所示方式与图3所述方式不同在于，图4所示方式中，所述过渡层24还覆盖所述锑化铟薄膜23位于所述欧姆接触区的侧壁。这样，可以增加所述过渡层24与所述锑化铟薄膜23的接触面积，从而可以进一步降低所述铝电极25与所覆盖的锑化铟薄膜23之间的接触电阻。

本发明实施例中，所述衬底21为软磁铁氧体衬底、硅衬底、玻璃衬底以及陶瓷衬底中的任一种。

所述过渡层24用于降低铝电极25与锑化铟薄膜23之间的肖特基势垒高度，以降低接触电阻。所述过渡层24可以为设定金属材料或是导电化合物，例如所述过渡层24的材料为铅、钽、铟、钴、铬、铜、钼、铁、钨、钛、锌、氧化锌和氧化锡中的任一种。采用上述材料制作的过渡层24，可以显著降低铝电极25与锑化铟薄膜23之间的肖特基势垒高度，进而降低金半接触电阻。

可以采用真空热蒸发镀膜或是电子束蒸发或磁控溅射镀膜等工艺方法，制备所述过渡层24。过渡层24的厚度不超过50nm，该厚度范围的过渡层24既可以有效降低铝电极25与锑化铟薄膜23之间的肖特基势垒，又可以使得芯片具有较小的厚度。可以首先形成一层未图形化的薄膜，再通过光刻腐蚀该薄膜，以形成所需图形结构的过渡层24，也可以通过掩膜版直接形成所需图形结构的过渡层24。

如果采用上述金属材料制备过渡层24，可以降低铝电极25与锑化铟薄膜23之间的肖特基势垒，而金属材料制备的过渡层24与其上方铝电极25无肖特基势垒和欧姆接触问题。如果采用导电化合物制备过渡层24，则需要进一步考虑导电化合物过渡层24与其上方铝电极25的肖特基势垒和欧姆接触问题。

所述绝缘阻挡层22为二氧化硅、氮化硅、三氧化二铝中的一种。本发明技术方案采用二氧化硅材料制作所述绝缘阻挡层22，可以采用低压化学气相沉积法或溶胶凝胶制作所述绝缘阻挡层22。可选的，本发明实施例中采用真空热蒸发法、电子束镀膜或磁控溅射工艺制备所述锑化铟薄膜23。

如图5和图6所示，图5为本发明实施例提供的一种霍尔元件芯片的俯视图，图6为本发明实施例提供一种薄膜图形。

图5所示方式中，铝电极25与欧姆接触区层叠区域的宽度以及过渡层24的宽度均等于欧姆接触区的宽度。过渡层24的长度等于欧姆接触区的长度，过渡层24刚好完全覆盖欧姆接触区的上表面，没有覆盖锑化铟薄膜23对应欧姆接触区的侧壁。

图6中左图为所需图形结构的锑化铟薄膜23的俯视图，右图为在欧姆接触区覆盖所需图形结构过渡层24和锑化铟薄膜23的俯视图。图6中右图以过渡层24刚好完全覆盖欧姆接触区进行图示，此时剖面图对应图3所示情况，过渡层24未覆盖欧姆接触区所对应的锑化铟薄膜23侧壁，其他方式中，也可以设置过渡层24超出欧姆接触区范围，此时剖面图对应图4所示情况，过渡层24覆盖欧姆接触区所对应的锑化铟薄膜23侧壁。

所述锑化铟薄膜23为“+”图形结构。可以通过蒸镀工艺先形成未图形化的锑化铟薄膜23，然后再通过光刻腐蚀进行图形化，形成所需图形结构的锑化铟薄膜23，也可以采用设定图形的掩膜版直接蒸镀形成所需图形结构的锑化铟薄膜23。

具体的，如图6所示，所述锑化铟薄膜23包括：一体成型的正方形区块231以及四个长方形区块232，所述长方形区块232的短边边长等于所述正方形区块231的边长；所述正方形区块231每条边均与一所述长方形区块232的短边重合；其中，每个所述长方形区块232背离所述正方形区块231的一端为一个所述欧姆接触区。所述欧姆接触区L的长度可以基于霍尔元件芯片的设计参数设定，不作具体限定。

参考图7，图7为本发明实施例提供的另一种霍尔元件芯片的俯视图。该方式中，过渡层24与宽度大于欧姆接触区的宽度，且长度大于欧姆接触区层叠的长度，过渡层24在长度方向以及宽度方向上均延伸至锑化铟薄膜23外部，使得过渡层24不仅完全覆盖欧姆接触区的上表面，而且覆盖锑化铟薄膜23对应欧姆接触区的侧壁。铝电极25宽度大于过渡层24的宽度，且长度大于过渡层24，铝电极25在长度方向以及宽度方向上均延伸至过渡层24外部，使得铝电极25完全覆盖过渡层24。

本发明上述实施例，图1-图7，均是简单示出了具有一个霍尔元件单元的霍尔元件芯片。如图8所示，图8为采用铝电极制备的4英寸霍尔元件晶圆俯视图，可以采用半导体工艺在晶圆31表面制备有多个具有铝电极的霍尔元件芯片33，相邻霍尔元件芯片33之间具有切割沟道32，以便于芯片分割。

由于采用铝电极，故可以采用便宜的硅铝线27以及硅铝丝球26，通过铝丝超声波压焊工艺在薄膜型锑化铟霍尔元件芯片的铝电极25与框架28完成打线，该工艺过程为半导体行业成熟的工艺过程，工艺简单，制作成本低。硅铝线27直接键合在铝电极25上，铝电极25采用磁控溅射工艺蒸镀在所述绝缘阻挡层22表面和所述过渡层24表面，铝电极25与其覆盖表面具有较强的附着力，而且铝电极252的第二部分设置焊点，焊点下方没有所述过渡层24和所述锑化铟薄膜23，相对于现有技术减少了焊点下方两层薄膜材料，硅铝线27在焊接的拉升过程中不会产生薄膜脱落或是翘曲问题，减少了潜在的工艺隐患，提高了成本率。由于铝硅线超声波压焊工艺是半导体封装中常用成熟工艺，无需加惰性气体保护气体，在常温空气下就可以完成打线，铝硅线超声波压焊机造价便宜，工艺环境简单，生产成本低。

表2金属和半导体的肖特基势垒高度

表2为部分金属与半导体的肖特基势垒高度，从中可以看出，同一种金属与不同类型的半导体接触，其肖特基势垒是不同的，一般来说，金属与p型半导体材料形成的肖特基势垒高度比较低，与n型半导体材料形成的肖特基势垒高度比较高。

由此可以看出，半导体与金属形成的肖特基势垒高度，与所接触的金属有关，与半导体的类型有关，也与半导体中掺杂元素有关，与掺杂量有关，甚至与金属的镀膜方式和工艺有关，情况比较复杂。

本发明实施例中，在锑化铟多晶薄膜霍尔元件芯片上用铝代替金作为引线电极，为了降低铝电极25和多晶锑化铟薄膜23之间的肖特基势垒，减小金半接触电阻，同时兼顾过渡层24蒸镀的设备成本和工艺，并考虑过渡层24的光刻腐蚀工艺，在铝电极25和多晶锑化铟薄膜23之间蒸镀一层设定厚度的铟过渡层24，所述设定厚度可以为15-25nm，优选为20nm，可以有效降低肖特基势垒高度，显著减小金半接触电阻，其结构图如图3、图4和图6右图所示。

本发明实施例所述结构的霍尔元件芯片，在外加磁场强度为0，通过的电流为0.1mA的情况下测量得到霍尔元件的输入和输出电阻为350±5Ω。在恒压驱动模式下，外加直流电压为1V，外加磁场为50mT的条件下，得到的霍尔电压为290mV，这个霍尔电压是比较高的，350Ω的电阻值是比较合适的，由此可以看出，加入过渡层，采用铝作为电极材料，是可以满足霍尔元件芯片需求的，铝是可以作为锑化铟多晶薄膜霍尔元件芯片的引线电极的。

采用过渡层工艺、铝薄膜材料作为芯片的引线电极和硅铝线打线工艺，因所用材料在自然界储量丰富，产量大售价低，用于薄膜型锑化铟霍尔元件芯片的制备，与金引线电极和金丝线相比，原材料成本可降低30％左右。

基于上述霍尔元件芯片实施例，本发明另一实施例还提供了一种霍尔元件芯片的制作方法，可以用于制作上述霍尔元件芯片实施例，所述制作方法包括：

步骤S11：提供一衬底，具有第一表面。

步骤S12：在所述第一表面形成绝缘阻挡层。

步骤S13：在所述绝缘阻挡层背离所述衬底一侧表面形成锑化铟薄膜，所述锑化铟薄膜包括欧姆接触区。

步骤S14：形成覆盖所述欧姆接触区的过渡层。

步骤S15：形成铝电极，所述铝电极包括覆盖所述过渡层的第一部分以及延伸至所述绝缘阻挡层表面的第二部分。

其中，所述过渡层用于降低所述铝电极与所述锑化铟薄膜的接触电阻；所述第二部分用于设置焊接球，以使得所述铝电极与框架电连接。

可选的，所述焊接球为硅铝丝球；所述制作方法还包括：采用铝超声波压焊机在常温和空气中完成打线工艺，通过与所述硅铝丝球连接的硅铝线与所述框架可选的，形成所述铝电极的方法包括：采用磁控溅射方法形成所述铝电极，使得所述铝电极中的铝原子在所述铝电极覆盖的区域表面内形成一定深度扩散层，这样，铝电极与其覆盖的区域表面内其他层的接触更好，附着力更强。

本发明实施例所述制作方法，可以制作上述实施例所述霍尔元件芯片，制作工艺简单，制作成本低。

本说明书中各个实施例采用递进、或并行、或二者组合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的制作方法而言，由于其与实施例公开的芯片结构相对应，所以描述的比较简单，相关之处参见芯片结构部分说明即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种霍尔元件芯片，其特征在于，所述霍尔元件芯片包括：

衬底，具有第一表面；

设置在所述第一表面的绝缘阻挡层；

设置在所述绝缘阻挡层背离所述衬底一侧表面的锑化铟薄膜，所述锑化铟薄膜包括欧姆接触区；

覆盖所述欧姆接触区的过渡层；

铝电极，所述铝电极包括覆盖所述过渡层的第一部分以及延伸至所述绝缘阻挡层表面的第二部分；

其中，所述过渡层用于降低所述铝电极与所述锑化铟薄膜的接触电阻；所述第二部分用于完成焊接球焊接，以使得所述铝电极与框架电连接。

2.根据权利要求1所述的霍尔元件芯片，其特征在于，所述过渡层还覆盖所述锑化铟薄膜位于所述欧姆接触区的侧壁。

3.根据权利要求1所述的霍尔元件芯片，其特征在于，所述焊接球为硅铝丝球，所述第二部分表面固定有所述硅铝丝球，通过与所述硅铝丝球连接的硅铝线与所述框架电连接。

4.根据权利要求1所述的霍尔元件芯片，其特征在于，所述铝电极中的铝原子在所述铝电极覆盖的区域表面内形成一定深度扩散层。

5.根据权利要求1所述的霍尔元件芯片，其特征在于，所述霍尔元件芯片具有多个所述欧姆接触区，每个所述欧姆接触区对应设置一个相同图形的所述铝电极；

在垂直于所述衬底的方向上，所有所述铝电极与所述锑化铟薄膜组合为中心对称图形结构。

6.根据权利要求5所述的霍尔元件芯片，其特征在于，所述锑化铟薄膜包括：一体成型的正方形区块以及四个长方形区块，所述长方形区块的短边边长等于所述正方形区块的边长；所述正方形区块每条边均与一所述长方形区块的短边重合；

其中，每个所述长方形区块背离所述正方形区块的一端为一个所述欧姆接触区。

7.根据权利要求1-6任一项所述的霍尔元件芯片，其特征在于，所述衬底为软磁铁氧体衬底、硅衬底、玻璃衬底以及陶瓷衬底中的任一种；

或，所述过渡层的材料为铅、钽、铟、钴、铜、铬、钼、铁、钨、钛、锌、氧化锌和氧化锡中的任一种；

或，所述绝缘阻挡层为二氧化硅、氮化硅和三氧化二铝中的任一种。

8.一种霍尔元件芯片的制作方法，其特征在于，所述制作方法包括：

提供一衬底，具有第一表面；

在所述第一表面形成绝缘阻挡层；

在所述绝缘阻挡层背离所述衬底一侧表面形成锑化铟薄膜，所述锑化铟薄膜包括欧姆接触区；

形成覆盖所述欧姆接触区的过渡层；

形成铝电极，所述铝电极包括覆盖所述过渡层的第一部分以及延伸至所述绝缘阻挡层表面的第二部分；

其中，所述过渡层用于降低所述铝电极与所述锑化铟薄膜的接触电阻；所述第二部分用于完成焊接球焊接，以使得所述铝电极与框架电连接。

9.根据权利要求8所述的制作方法，其特征在于，所述焊接球为硅铝丝球；

所述制作方法还包括：采用铝超声波压焊机在常温和空气中完成打线工艺，通过与所述硅铝丝球连接的硅铝线与所述框架电连接。

10.根据权利要求8或9所述的制作方法，其特征在于，形成所述铝电极的方法包括：

采用磁控溅射方法形成所述铝电极，使得所述铝电极中的铝原子在所述铝电极覆盖的区域表面内形成一定深度扩散层。