CN209216955U - 一种mosfet晶圆 - Google Patents

一种mosfet晶圆 Download PDF

Info

Publication number
CN209216955U
CN209216955U CN201822274826.3U CN201822274826U CN209216955U CN 209216955 U CN209216955 U CN 209216955U CN 201822274826 U CN201822274826 U CN 201822274826U CN 209216955 U CN209216955 U CN 209216955U
Authority
CN
China
Prior art keywords
layer
metal
metallization
crystal column
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201822274826.3U
Other languages
English (en)
Inventor
宁波
刘义芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huayi Microelectronics Co Ltd
Original Assignee
Huayi Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huayi Microelectronics Co Ltd filed Critical Huayi Microelectronics Co Ltd
Priority to CN201822274826.3U priority Critical patent/CN209216955U/zh
Application granted granted Critical
Publication of CN209216955U publication Critical patent/CN209216955U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型公开了一种MOSFET晶圆，涉及半导体领域。用以解决基于现有晶圆存在电阻比较大，在晶圆表面电流容易形成热点效应的问题。本实用新型实施例提供一种MOSFET晶圆，包括：衬底层，S极表面金属层和晶圆表面金属层；所述S极表面金属层覆盖在所述衬底层上，所述晶圆表面金属层设置在所述S极表面金属层上；所述晶圆表面金属层从下至上包括5层不同金属制备的金属化金属层。

Description

一种MOSFET晶圆
技术领域
本实用新型涉及半导体器件晶圆表面处理领域，更具体的涉及一种MOSFET晶圆。
背景技术
随着功率MOSFET制造工艺的提升和新材料、新器件结构的不断涌现，功率MOSFET晶圆的导通损耗得到了大幅降低，体现在得到了更低的导通压降和开关损耗(缩小了开关时间)及更大的SOA。源于晶片性能的提升，特别是在一些高端应用场合，传统的AL Wire和Ribbon Bonding工艺已经很难将晶圆的性能发挥到极致，这就要求半导体制造的后道工艺也必须进行优化改革。其中Cu Clip Bonding工艺，在降低产品的导通损耗和寄生电感方面得到了很大的提升，主要是因为其具有很高的键合面积和电流流通截面积，以及很低的欧姆接触电阻及高可靠性。
但由于Cu Clip Bonding工艺较为复杂，封装成本较高，设备投入及工艺成本投入较大，对部分封装厂实施起来难度较大；
若考虑在Fab厂直接将晶圆表面金属层加厚，因为Fab厂的功率MOSFET晶圆表面铝层是通过溅射工艺实现的，若将铝层加层到10～20um，时间成本是无法批量实现。
实用新型内容
本实用新型实施例提供一种MOSFET晶圆，用以解决基于现有晶圆存在电阻比较大，在晶圆表面电流容易形成热点效应的问题。
本实用新型实施例提供一种MOSFET晶圆，包括：衬底层，S极表面金属层和晶圆表面金属层；
所述S极表面金属层覆盖在所述衬底层上，所述晶圆表面金属层设置在所述S极表面金属层上；
所述晶圆表面金属层从下至上包括5层不同金属制备的金属化金属层。
优选地，所述晶圆表面金属层包括的第一层金属化金属层为金属钛层，所述金属钛层的厚度为左右。
优选地，所述晶圆表面金属层包括的第二层金属化金属层为第一金属铜层，所述第一金属铜层的厚度为左右。
优选地，所述晶圆表面金属层包括的第三层金属化金属层为第二金属铜层，所述第二金属铜层的厚度为5～20um左右。
优选地，所述晶圆表面金属层包括的第四层金属化金属层为金属镍层，所述金属镍层的厚度为1～3um左右；第五层金属化金属层为金属金层，所述金属金层的厚度为0.1～0.03um左右。
优选地，所述晶圆表面金属层包括的第四层金属化金属层为金属镍层，所述金属镍层的厚度为1～3um左右；第五层金属化金属层为金属钯层，所述金属钯层的厚度为0.1～0.3um左右；第六层金属化金属层为金属金层，所述金属金层的厚度为0.1～0.03um左右。
优选地，还包括钝化层；
所述钝化层设置在所述S极表面金属层的四周，且所述晶圆表面金属层与所述钝化层不接触。
本实用新型实施例提供一种MOSFET晶圆，该MOSFET晶圆包括：衬底层，S极表面金属层和晶圆表面金属层；所述S极表面金属层覆盖在所述衬底层上，所述晶圆表面金属层设置在所述S极表面金属层上；所述晶圆表面金属层从下至上包括5层不同金属制备的金属化金属层。本实用新型实施例提供的MOSFET晶圆，通过增加MOSFET晶圆S极表面金属层上晶圆表面金属层的厚度，增大了晶圆上每个晶胞到S极引线电流流通截面积，从而减小产品整体内阻；同时增加的晶圆表面金属层厚度，均匀了晶圆表面电流形成热点的效应，增大了产品的整体SOA，提高了产品可靠性。本实用新型实施例提供的MOSFET晶圆，其制备方法简单，解决了制备MOSFET晶圆存在成本高，时间长以及实施难度大的问题。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的MOSFET晶圆剖视示意图；
图2为本实用新型实施例提供的MOSFET晶圆封装PPAK5*6-8L外形侧面结构示意图；
图3为本实用新型实施例提供的MOSFET晶圆封装PPAK5*6-8L外形平面结构示意图；
图4为本实用新型实施例提供的MOSFET晶圆表面二次金属化前后电流流径对比示意图。
图中，1为MOSFET晶圆的衬底，2为钝化层，3为S极表面金属层，4为晶圆表面金属层，5为晶圆封装时S极铝带引线，6为S极打线基岛，7为D极焊接载体，8为G极打线基岛，9为G极引线。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
图1示例性的示出了本实用新型实施例提供的MOSFET晶圆剖视示意图，如图1所示，本实用新型实施例提供的MOSFET晶圆主要包括有衬底层，S极表面金属层，晶圆表面金属层和钝化层。
具体地，如图1所示，在衬底层上方覆盖有S级表面金属层，相应地，在S极表面金属层的四边还设置有钝化层，进一步地，晶圆表面金属层设置在S极表面金属层上。需要说明的是，晶圆表面金属层设置在S极表面金属层上，且与设置在S极表面金属层四边的钝化层之间不接触。
在本实用新型实施例中，S级表面金属层可以是金属铝层。
进一步的，如图1所示，设置在S极表面金属层上的晶圆表面金属层从下至上至少包括有5层。
具体地，晶圆表面金属层包括的第一层金属化金属层为金属钛层，该金属钛层与S极表面金属层相接触，金属钛层的厚度为左右；进一步地，第二层金属化金属层为第一金属铜层，第一金属铜层的厚度为左右。
需要说明的是，在本实用新型实施例中，金属钛层和第一金属铜层均是通过磁控溅射的方式设置在S极表面金属层上的，在实际应用中，可以将金属钛层和第一金属铜层称为第三层金属化金属层的种子层。
具体地，如图1所示，在第一金属铜层的上层设置的第三层金属化金属层为第二金属铜层，第二金属铜层主要是为了增加晶圆表面金属层的厚度，该第二金属铜层的厚度介于5～20um左右。
需要说明的是，设置在第三层金属化金属层上的金属化金属层均为金属保护层。在本实用新型实施例中，金属保护层可以包括有两层金属化金属层，也可以包括三层金属化金属层。
一种情况为在第三层金属化金属层上包括两层金属化金属层，具体地：在第三层金属化金属层上设置的第四层金属化金属层为金属镍层，金属镍层的厚度为1～3um左右。第四层金属化金属层上设置的第五层金属化金属层为金属金层，该金属金层的厚度为0.1～0.03um左右。
一种情况为在第三层金属化金属层上包括有三层金属化金属层，具体地：在第三层金属化金属层上的第四层金属化金属层为金属镍层，金属镍层的厚度为1～3um左右；第四层金属化金属层上设置的第五层金属化金属层为金属钯层，金属钯层的厚度为0.1～0.3um左右；第五层金属化金属层上设置的第六层金属化金属层为金属金层，金属金层的厚度为0.1～0.03um左右。
需要说明的是，上述两种不同的情况中，当保护层包括两层时，第五层金属化金属层可以是金属金层，而当保护层包括三层时，则第五层金属化金属层可以是金属钯层，相应地，第六层金属化金属层为金属金层。
图2为本实用新型实施例提供的MOSFET晶圆封装PPAK5*6-8L外形侧面结构示意图，图3为本实用新型实施例提供的MOSFET晶圆封装PPAK5*6-8L外形平面结构示意图；以下结合图2和图3为例，介绍本实用新型实施例提供的MOSFET晶圆的封装结构。
如图2所示，在对MOSFET晶圆进行封装时，将MOSFET晶圆的衬底层设置在漏极焊接载体上，在晶圆表面金属层上设置源极铝带引线，源极铝带引线的一端与源极打线基岛电联接，在晶圆表面金属层上设置栅极引线，栅极引线的另一端与栅极打线基岛电联接。
需要说明的是，上述实施例封装以铝带引线PPAK5*6-8L封装外形为例，在本实用新型实施例中，对MOSFET晶圆进行封装的具体方式不做限定。
图4为本实用新型实施例提供的MOSFET晶圆表面二次金属化前后电流流径对比示意图，如图4中的第一幅图所示，该图表示的为MOSFET晶圆表面未进行二次金属化处理时的晶圆电流流向示意图，如图4中的第二幅图所示，该图表示的为MOSFET晶圆表面进行了二次金属化处理后的晶圆电流流向示意图。从图4中可以确定，本实用新型实施例提供的MOSFET晶圆，由于MOSFET晶圆表面进行了二次金属化处理，增加MOSFET晶圆S极表面金属层上晶圆表面金属层的厚度，增大了晶圆上每个晶胞到S极引线电流流通截面积，从而减小产品整体内阻；同时增加的晶圆表面金属层厚度，均匀了晶圆表面电流形成热点的效应，增大了产品的整体SOA，提高了产品可靠性。
为了更清楚的介绍本实用新型实施例提供的MOSFET晶圆，以下结合MOSFET晶圆表面制备方法来更详细的介绍本实用新型实施例提供的MOSFET晶圆。
具体地，MOSFET晶圆表面制备方法包括以下步骤：
步骤101，在衬底上表面通过溅射方式依次设置第一层金属化金属层和第二层金属化金属层；
需要说明的是，在实际应用中，MOSFET晶圆包括有衬底层，设置在衬底层上的S极表面金属层和设置在S极表面金属层四周的钝化层。在本实用新型实施例中，通过磁控溅射的方式在衬底上表面上设置了两层金属层，即两层金属层将S极表面金属层和钝化层均覆盖在内。
进一步地，第一层金属化金属层为金属钛层，该金属钛层的厚度为左右；第二层金属层为第一金属铜层，第一金属铜层的厚度为左右。
步骤102，在第二层金属化金属层上通过光照显影方式暴露待镀金属区域，在所述待镀金属区域上镀上第三层金属化金属层；
在本发明实施例中，通过光照显影方式在晶圆1的第二层金属化金属层上做出需要镀金属的图形，可以根据MOSFET晶圆尺寸的不同做出不同的图形，需要镀金属区域暴露出来之后，在显影后暴露的第二层金属化金属层上镀上第三层金属化金属层。
在本实用新型实施例中，第三层金属化金属层是为了增加晶圆表面金属层厚度的，第三层金属化金属层的厚度介于5～20um左右。本实用新型实施例中，对该厚度不做具体的限定。
步骤103，将位于所述第三层金属化金属层以外的所述第一层金属化金属层和所述第二层金属化金属层刻蚀掉，暴露位于所述衬底上表面的钝化层和部分S极表面金属层，在所述第三层金属化金属层上依次镀上第四层金属化金属层和第五层金属化金属层。
在步骤103中，将晶圆表面光刻胶去掉，同时刻蚀掉第三层金属化金属层以外的第一第一层金属化金属层和第二层金属化金属层，暴露出位于衬底上表面的钝化层和部分S极表面金属层，然后根据不同MOSFET晶圆的需要，进行退火处理。
在本实用新型实施例中，设置在第三层金属化金属层上的金属化金属层均为金属保护层。其中，金属保护层可以包括有两层金属化金属层，也可以包括三层金属化金属层。
一种情况为在第三层金属化金属层上依次设置三层金属化金属层，具体地：
在第三层金属化金属层上通过化镀方式设置第四层金属化金属层，其中，第四层金属化金属层为金属镍层，金属镍层的厚度为1～3um左右；进一步地，在第四层金属化金属层上通过化镀方式设置的第五层金属化金属层，第五层金属化金属层为金属钯层，金属钯层的厚度为0.1～0.3um左右；进一步地，在第五层金属化金属层上设置的第六层金属化金属层，第六层金属化金属层为金属金层，金属金层的厚度为0.1～0.03um左右。
一种情况为在第三层金属化金属层上依次设置两层金属化金属层，具体地：
在第三层金属化金属层上通过化镀方式设置第四层金属化金属层，其中，第四层金属化金属层为金属镍层，金属镍层的厚度为1～3um左右；进一步地，在第四层金属化金属层上通过化镀方式设置的第五层金属化金属层，第五层金属化金属层为金属金层，金属金层的厚度为0.1～0.03um左右。
为了更清楚的介绍本发明实施例提供的MOSFET晶圆表面制备方法，以下再结合实例1～3为例，再介绍几种MOSFET晶圆表面的制备方法。
实施例1
步骤201，在衬底上表面通过溅射方式依次设置第一层金属化金属层和第二层金属化金属层；
其中，第一层金属化金属层为金属钛层，该金属钛层的厚度为左右；第二层金属层为第一金属铜层，第一金属铜层的厚度为左右。
步骤202，在第二层金属化金属层上通过光照显影方式暴露待镀金属区域，在所述待镀金属区域上镀上第三层金属化金属层；
在本发明实施例中，第三层金属化金属层是为了增加晶圆表面金属层厚度的，第三层金属化金属层的厚度为5um。
步骤203，将位于所述第三层金属化金属层以外的所述第一层金属化金属层和所述第二层金属化金属层刻蚀掉，暴露位于所述衬底上表面的钝化层和部分S极表面金属层，在所述第三层金属化金属层上依次镀上第四层金属化金属层和第五层金属化金属层。
在步骤203中，将晶圆表面光刻胶去掉，同时刻蚀掉第三层金属化金属层以外的第一第一层金属化金属层和第二层金属化金属层，暴露出位于衬底上表面的钝化层和部分S极表面金属层，然后根据不同MOSFET晶圆的需要，进行退火处理。
在本发明实施例中，设置在第三层金属化金属层上的金属化金属层均为金属保护层。其中，金属保护层可以包括有两层金属化金属层，也可以包括三层金属化金属层。
一种情况为在第三层金属化金属层上依次设置三层金属化金属层，具体地：
在第三层金属化金属层上通过化镀方式设置第四层金属化金属层，其中，第四层金属化金属层为金属镍层，金属镍层的厚度为1um左右；进一步地，在第四层金属化金属层上通过化镀方式设置的第五层金属化金属层，第五层金属化金属层为金属钯层，金属钯层的厚度为0.1um左右；进一步地，在第五层金属化金属层上设置的第六层金属化金属层，第六层金属化金属层为金属金层，金属金层的厚度为0.03um左右。
一种情况为在第三层金属化金属层上依次设置两层金属化金属层，具体地：
在第三层金属化金属层上通过化镀方式设置第四层金属化金属层，其中，第四层金属化金属层为金属镍层，金属镍层的厚度为1um左右；进一步地，在第四层金属化金属层上通过化镀方式设置的第五层金属化金属层，第五层金属化金属层为金属金层，金属金层的厚度为0.03um左右。
实施例2
步骤301，在衬底上表面通过溅射方式依次设置第一层金属化金属层和第二层金属化金属层；
其中，第一层金属化金属层为金属钛层，该金属钛层的厚度为左右；第二层金属层为第一金属铜层，第一金属铜层的厚度为左右。
步骤302，在第二层金属化金属层上通过光照显影方式暴露待镀金属区域，在所述待镀金属区域上镀上第三层金属化金属层；
在本发明实施例中，第三层金属化金属层是为了增加晶圆表面金属层厚度的，第三层金属化金属层的厚度为12um。
步骤303，将位于所述第三层金属化金属层以外的所述第一层金属化金属层和所述第二层金属化金属层刻蚀掉，暴露位于所述衬底上表面的钝化层和部分S极表面金属层，在所述第三层金属化金属层上依次镀上第四层金属化金属层和第五层金属化金属层。
在步骤103中，将晶圆表面光刻胶去掉，同时刻蚀掉第三层金属化金属层以外的第一第一层金属化金属层和第二层金属化金属层，暴露出位于衬底上表面的钝化层和部分S极表面金属层，然后根据不同MOSFET晶圆的需要，进行退火处理。
在本发明实施例中，设置在第三层金属化金属层上的金属化金属层均为金属保护层。其中，金属保护层可以包括有两层金属化金属层，也可以包括三层金属化金属层。
一种情况为在第三层金属化金属层上依次设置三层金属化金属层，具体地：
在第三层金属化金属层上通过化镀方式设置第四层金属化金属层，其中，第四层金属化金属层为金属镍层，金属镍层的厚度为3um左右；进一步地，在第四层金属化金属层上通过化镀方式设置的第五层金属化金属层，第五层金属化金属层为金属钯层，金属钯层的厚度为0.3um左右；进一步地，在第五层金属化金属层上设置的第六层金属化金属层，第六层金属化金属层为金属金层，金属金层的厚度为0.03um左右。
一种情况为在第三层金属化金属层上依次设置两层金属化金属层，具体地：
在第三层金属化金属层上通过化镀方式设置第四层金属化金属层，其中，第四层金属化金属层为金属镍层，金属镍层的厚度为3um左右；进一步地，在第四层金属化金属层上通过化镀方式设置的第五层金属化金属层，第五层金属化金属层为金属金层，金属金层的厚度为0.03um左右。
实施例3
步骤401，在衬底上表面通过溅射方式依次设置第一层金属化金属层和第二层金属化金属层；
其中，第一层金属化金属层为金属钛层，该金属钛层的厚度为左右；第二层金属层为第一金属铜层，第一金属铜层的厚度为左右。
步骤402，在第二层金属化金属层上通过光照显影方式暴露待镀金属区域，在所述待镀金属区域上镀上第三层金属化金属层；
在本发明实施例中，第三层金属化金属层是为了增加晶圆表面金属层厚度的，第三层金属化金属层的厚度为20um。
步骤403，将位于所述第三层金属化金属层以外的所述第一层金属化金属层和所述第二层金属化金属层刻蚀掉，暴露位于所述衬底上表面的钝化层和部分S极表面金属层，在所述第三层金属化金属层上依次镀上第四层金属化金属层和第五层金属化金属层。
在步骤403中，将晶圆表面光刻胶去掉，同时刻蚀掉第三层金属化金属层以外的第一第一层金属化金属层和第二层金属化金属层，暴露出位于衬底上表面的钝化层和部分S极表面金属层，然后根据不同MOSFET晶圆的需要，进行退火处理。
在本发明实施例中，设置在第三层金属化金属层上的金属化金属层均为金属保护层。其中，金属保护层可以包括有两层金属化金属层，也可以包括三层金属化金属层。
一种情况为在第三层金属化金属层上依次设置三层金属化金属层，具体地：
在第三层金属化金属层上通过化镀方式设置第四层金属化金属层，其中，第四层金属化金属层为金属镍层，金属镍层的厚度为3um左右；进一步地，在第四层金属化金属层上通过化镀方式设置的第五层金属化金属层，第五层金属化金属层为金属钯层，金属钯层的厚度为0.3um左右；进一步地，在第五层金属化金属层上设置的第六层金属化金属层，第六层金属化金属层为金属金层，金属金层的厚度为0.1um左右。
一种情况为在第三层金属化金属层上依次设置两层金属化金属层，具体地：
在第三层金属化金属层上通过化镀方式设置第四层金属化金属层，其中，第四层金属化金属层为金属镍层，金属镍层的厚度为3um左右；进一步地，在第四层金属化金属层上通过化镀方式设置的第五层金属化金属层，第五层金属化金属层为金属金层，金属金层的厚度为0.1um左右。
综上所述，本实用新型实施例提供一种MOSFET晶圆，该MOSFET晶圆包括：衬底层，S极表面金属层和晶圆表面金属层；所述S极表面金属层覆盖在所述衬底层上，所述晶圆表面金属层设置在所述S极表面金属层上；所述晶圆表面金属层从下至上包括5层不同金属制备的金属化金属层。本实用新型实施例提供的MOSFET晶圆，通过增加MOSFET晶圆S极表面金属层上晶圆表面金属层的厚度，增大了晶圆上每个晶胞到S极引线电流流通截面积，从而减小产品整体内阻；同时增加的晶圆表面金属层厚度，均匀了晶圆表面电流形成热点的效应，增大了产品的整体SOA，提高了产品可靠性。本实用新型实施例提供的MOSFET晶圆，其制备方法简单，解决了制备MOSFET晶圆存在成本高，时间长以及实施难度大的问题。
尽管已描述了本实用新型的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。
显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (7)

1.一种MOSFET晶圆，其特征在于，包括：衬底层，S极表面金属层和晶圆表面金属层；
所述S极表面金属层覆盖在所述衬底层上，所述晶圆表面金属层设置在所述S极表面金属层上；
所述晶圆表面金属层从下至上包括5层不同金属制备的金属化金属层。
2.如权利要求1所述的晶圆，其特征在于，所述晶圆表面金属层包括的第一层金属化金属层为金属钛层，所述金属钛层的厚度为左右。
3.如权利要求1所述的晶圆，其特征在于，所述晶圆表面金属层包括的第二层金属化金属层为第一金属铜层，所述第一金属铜层的厚度为左右。
4.如权利要求1所述的晶圆，其特征在于，所述晶圆表面金属层包括的第三层金属化金属层为第二金属铜层，所述第二金属铜层的厚度为5～20um左右。
5.如权利要求1所述的晶圆，其特征在于，所述晶圆表面金属层包括的第四层金属化金属层为金属镍层，所述金属镍层的厚度为1～3um左右；第五层金属化金属层为金属金层，所述金属金层的厚度为0.1～0.03um左右。
6.如权利要求1所述的晶圆，其特征在于，所述晶圆表面金属层包括的第四层金属化金属层为金属镍层，所述金属镍层的厚度为1～3um左右；第五层金属化金属层为金属钯层，所述金属钯层的厚度为0.1～0.3um左右；第六层金属化金属层为金属金层，所述金属金层的厚度为0.1～0.03um左右。
7.如权利要求1～6任意一项所述的晶圆，其特征在于，还包括钝化层；
所述钝化层设置在所述S极表面金属层的四周，且所述晶圆表面金属层与所述钝化层不接触。
CN201822274826.3U 2018-12-29 2018-12-29 一种mosfet晶圆 Active CN209216955U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201822274826.3U CN209216955U (zh) 2018-12-29 2018-12-29 一种mosfet晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201822274826.3U CN209216955U (zh) 2018-12-29 2018-12-29 一种mosfet晶圆

Publications (1)

Publication Number Publication Date
CN209216955U true CN209216955U (zh) 2019-08-06

Family

ID=67466701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201822274826.3U Active CN209216955U (zh) 2018-12-29 2018-12-29 一种mosfet晶圆

Country Status (1)

Country Link
CN (1) CN209216955U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545765A (zh) * 2018-12-29 2019-03-29 华羿微电子股份有限公司 一种mosfet晶圆及mosfet晶圆表面制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545765A (zh) * 2018-12-29 2019-03-29 华羿微电子股份有限公司 一种mosfet晶圆及mosfet晶圆表面制备方法
CN109545765B (zh) * 2018-12-29 2024-04-12 华羿微电子股份有限公司 一种mosfet晶圆及mosfet晶圆表面制备方法

Similar Documents

Publication Publication Date Title
US7880285B2 (en) Semiconductor device comprising a semiconductor chip stack and method for producing the same
US9659854B2 (en) Embedded packaging for devices and systems comprising lateral GaN power transistors
CN103824836B (zh) 半导体承载元件及半导体封装件
CN101202266B (zh) 芯片级封装及其制造方法和大功率集成电路器件
US6066877A (en) Vertical power MOSFET having thick metal layer to reduce distributed resistance
JP5009976B2 (ja) 薄いダイ及び金属基板を使用する半導体ダイ・パッケージ
US8169063B2 (en) Semiconductor component and method for producing the same
US8410592B2 (en) Semiconductor device and method for producing the same
US7125788B2 (en) Circuit device and method of manufacturing the circuit device
US20070145582A1 (en) Vertical Power Semiconductor Component, Semiconductor Device And Methods For The Production Thereof
US20150061092A1 (en) Apparatus and methods for reducing impact of high rf loss plating
TW201108355A (en) Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
CN103681556B (zh) 凸块结构、电连接结构及其形成方法
TW200421502A (en) Non-leaded semiconductor package and method of fabricating the same
CN101040386B (zh) 半导体器件以及其制造方法
TW200843062A (en) Semiconductor package having dimpled plate interconnections
US9735122B2 (en) Flip chip package structure and fabrication process thereof
CN103311219B (zh) 用于后钝化互连的电感器
TW200840010A (en) Stackable semiconductor device and fabrication method thereof
CN106206518A (zh) 焊料金属化堆叠以及其形成方法
US10790225B1 (en) Chip package structure and chip package method including bare chips with capacitor polar plate
CN209216955U (zh) 一种mosfet晶圆
JP3831846B2 (ja) 半導体装置の製造方法
CN104465973B (zh) 一种半导体器件的圆片级封装方法
CN106129038A (zh) 集成电路芯片及其制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant