JP3621949B2 - 電圧保護配列を組み込んだトランジスタ装置 - Google Patents
電圧保護配列を組み込んだトランジスタ装置 Download PDFInfo
- Publication number
- JP3621949B2 JP3621949B2 JP09787994A JP9787994A JP3621949B2 JP 3621949 B2 JP3621949 B2 JP 3621949B2 JP 09787994 A JP09787994 A JP 09787994A JP 9787994 A JP9787994 A JP 9787994A JP 3621949 B2 JP3621949 B2 JP 3621949B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductors
- opening
- transistor device
- voltage protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 39
- 239000004020 conductor Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、電圧保護装置に関する。
【０００２】
【従来の技術】
【０００３】
【発明が解決しようとする課題】
トランジスタは、静電放電（ＥＳＤ’ｓ：ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅｓ）によって破壊されやすい。
【０００４】
トランジスタの電極は、連続した接点を介して半導体基板に一般に結合する。静電放電の場合には、過剰電流が連続した接点を介して基板に放電する可能性がある。基板端部には電流が流れることのできる大きな表面があるので、基板端部に最も近い連続した接点は、他の連続した接点より大きな電流を引き込む可能性がある。この過剰な電流の流れは、基板端部に最も近い接点を破壊する可能性がある。さらに、端部におけるトランジスタの多結晶ゲートと基板との間には、絶縁性が弱いという固有の問題が一般に存在する。静電放電は、それらの間が短絡した回路になることが知られる。
【０００５】
本発明は、上記の課題を軽減する電圧保護装置を提供する。
【０００６】
【課題を解決するための手段】
電圧保護装置は、基板端部に隣接する少なくとも２つの電気導電体を有する半導体基板により構成される。開口部は、端部より２つの電気導電体の間の部分に向かって伸張する。過剰電圧が２つの導電体の間に発生した場合、低減された電流がこの領域に流れるので、開口部は、基板端部に隣接する領域の２つの電気導電体の間のコンダクタンスを低減する。
【０００７】
半導体基板は、拡散シリコンから成る。
【０００８】
２つの電気導電体は、基板に形成された連続した金属接点から成る。
【０００９】
多結晶トランジスタ・ゲート構造は、酸化物絶縁層を介して、基板に取付けられ、ゲート構造は、開口部と２つのうち１つの導電体との間の基板の端部に伸張する。この方法において、過剰電圧が２つの導電体の間に発生した場合、開口部によって、酸化物材料はゲート構造と基板との間の短絡を引き起こす可能性を低減させる。
【００１０】
電圧保護装置は、トランジスタ装置に組み込むことが可能である。
【００１１】
この方法において、不均等な電流の流れは、基板端部に最も近い接点から低減され、多結晶のゲート構造と基板との間に起きる短絡の可能性も低減される。
【００１２】
【実施例】
図１を参照して、集積回路（ＩＣ）のトランジスタに組み込まれる電圧保護装置もしくは電圧保護配列１０を示す。集積回路のドープされた半導体基板１２、例えば拡散シリコン基板は、その表面に、第１の金属の電流伝導経路１６への第１の連続した接点１６ａ、１６ｂ、１６ｃと、第２の金属の電流伝導経路１８への第２の連続した接点１８ａ、１８ｂ、１８ｃと、第３の金属の電流伝導経路２０への第３の連続した接点２０ａ、２０ｂ、２０ｃとを形成している。伝導経路は、その集積回路用の外部接続を形成し、その間で静
電放電が発生する。
【００１３】
トランジスタの多結晶シリコン・ゲート構造１４は、基板１２上に形成される。基板１２とゲート構造１４との間の酸化物絶縁材料１５の層は、それらの間の絶縁を提供する。ゲート構造１４の第１アーム１７は、基板１２を横切って、第１導電体１６と第２導電体１８との間を伸張する。ゲート構造１４の第２アーム１９は、第２導電体１８と第３導電体２０との間の基板１２と交差して伸張する。
【００１４】
構造１４は、アーム１７上に固有の脆弱部分２６およびアーム１９上に同様に脆弱部分２８を有し、アーム１７，１８および基板１８との間の酸化物材料１５の絶縁が不十分となることを理解されたい。
【００１５】
第１の切込みまたは開口部２２は、基板１２の端部からゲート構造１４の第１アーム１７と第２導電体１８の接点１８ａとの間の部分へ向かって、垂直に伸張するように基板１２の端部から切り取られる。
【００１６】
同様に、第２開口部２４は、基板１２の端部からゲート構造１４の第２アーム１９と第２導電体１８の接点１８ａとの間の部分へ向かって、垂直に伸張するように基板１２の端部から切り取られる。
【００１７】
導電体中の、どのような静電放電も、基板１２を介して、導電体１８と導電体１６，２０の一方または両方との間に電流を流させる。端部に隣接する基板部分では、静電放電電流が流れるより大きな領域があるが、開口部２２，２４はこの領域における導電エリアを低減させ、過剰電流が基板１２の端部に最も近い接点である接点１８ａを介して流れることを防ぐ。これによって、接点１８ａに破壊を起こす可能性が低減される。
【００１８】
さらに、基板１２の端部において、ゲート構造１４の接点１８ａと脆弱部分２６，２８との間に、より高い抵抗性経路がある。その結果、部分２６，２８は、静電放電の間のより低い電位に晒され、それによってゲート構造１４と基板１２との間の短絡を生じさせる酸化物材料の絶縁破壊の可能性を低減させる。
【００１９】
上記の説明のどちらか一方の装置が使用できることを理解されたい。例えば、別の半導体材料が、ガリウム・ヒ素のようにシリコンの代わりに基板として使用することができる。
【００２０】
さらに、単一の開口部または切込みが、２つの導電体を有する装置において使用可能であることを理解されたい。簡単には、２つ以上の開口部または切込みは、多数の導電体とともに装置において使用することができる。
【図面の簡単な説明】
【図１】本発明による電圧保護装置の好適な実施例である。
【符号の説明】
１０ 電圧保護装置
１２ 基板
１４ ゲート構造
１５ 酸化物材料
１６ 第１導電体
１６ａ〜１６ｃ 第１導電体の連続した接点
１７ 第１アーム
１８ 第２導電体
１８ａ〜１８ｃ 第２導電体の連続した接点
１９ 第２アーム
２０ 第３導電体
２０ａ〜２０ｃ 第３導電体の連続した接点
２２ 開口部
２４ 第２開口部
２６，２８ 脆弱部分
【産業上の利用分野】
本発明は、電圧保護装置に関する。
【０００２】
【従来の技術】
【０００３】
【発明が解決しようとする課題】
トランジスタは、静電放電（ＥＳＤ’ｓ：ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅｓ）によって破壊されやすい。
【０００４】
トランジスタの電極は、連続した接点を介して半導体基板に一般に結合する。静電放電の場合には、過剰電流が連続した接点を介して基板に放電する可能性がある。基板端部には電流が流れることのできる大きな表面があるので、基板端部に最も近い連続した接点は、他の連続した接点より大きな電流を引き込む可能性がある。この過剰な電流の流れは、基板端部に最も近い接点を破壊する可能性がある。さらに、端部におけるトランジスタの多結晶ゲートと基板との間には、絶縁性が弱いという固有の問題が一般に存在する。静電放電は、それらの間が短絡した回路になることが知られる。
【０００５】
本発明は、上記の課題を軽減する電圧保護装置を提供する。
【０００６】
【課題を解決するための手段】
電圧保護装置は、基板端部に隣接する少なくとも２つの電気導電体を有する半導体基板により構成される。開口部は、端部より２つの電気導電体の間の部分に向かって伸張する。過剰電圧が２つの導電体の間に発生した場合、低減された電流がこの領域に流れるので、開口部は、基板端部に隣接する領域の２つの電気導電体の間のコンダクタンスを低減する。
【０００７】
半導体基板は、拡散シリコンから成る。
【０００８】
２つの電気導電体は、基板に形成された連続した金属接点から成る。
【０００９】
多結晶トランジスタ・ゲート構造は、酸化物絶縁層を介して、基板に取付けられ、ゲート構造は、開口部と２つのうち１つの導電体との間の基板の端部に伸張する。この方法において、過剰電圧が２つの導電体の間に発生した場合、開口部によって、酸化物材料はゲート構造と基板との間の短絡を引き起こす可能性を低減させる。
【００１０】
電圧保護装置は、トランジスタ装置に組み込むことが可能である。
【００１１】
この方法において、不均等な電流の流れは、基板端部に最も近い接点から低減され、多結晶のゲート構造と基板との間に起きる短絡の可能性も低減される。
【００１２】
【実施例】
図１を参照して、集積回路（ＩＣ）のトランジスタに組み込まれる電圧保護装置もしくは電圧保護配列１０を示す。集積回路のドープされた半導体基板１２、例えば拡散シリコン基板は、その表面に、第１の金属の電流伝導経路１６への第１の連続した接点１６ａ、１６ｂ、１６ｃと、第２の金属の電流伝導経路１８への第２の連続した接点１８ａ、１８ｂ、１８ｃと、第３の金属の電流伝導経路２０への第３の連続した接点２０ａ、２０ｂ、２０ｃとを形成している。伝導経路は、その集積回路用の外部接続を形成し、その間で静
電放電が発生する。
【００１３】
トランジスタの多結晶シリコン・ゲート構造１４は、基板１２上に形成される。基板１２とゲート構造１４との間の酸化物絶縁材料１５の層は、それらの間の絶縁を提供する。ゲート構造１４の第１アーム１７は、基板１２を横切って、第１導電体１６と第２導電体１８との間を伸張する。ゲート構造１４の第２アーム１９は、第２導電体１８と第３導電体２０との間の基板１２と交差して伸張する。
【００１４】
構造１４は、アーム１７上に固有の脆弱部分２６およびアーム１９上に同様に脆弱部分２８を有し、アーム１７，１８および基板１８との間の酸化物材料１５の絶縁が不十分となることを理解されたい。
【００１５】
第１の切込みまたは開口部２２は、基板１２の端部からゲート構造１４の第１アーム１７と第２導電体１８の接点１８ａとの間の部分へ向かって、垂直に伸張するように基板１２の端部から切り取られる。
【００１６】
同様に、第２開口部２４は、基板１２の端部からゲート構造１４の第２アーム１９と第２導電体１８の接点１８ａとの間の部分へ向かって、垂直に伸張するように基板１２の端部から切り取られる。
【００１７】
導電体中の、どのような静電放電も、基板１２を介して、導電体１８と導電体１６，２０の一方または両方との間に電流を流させる。端部に隣接する基板部分では、静電放電電流が流れるより大きな領域があるが、開口部２２，２４はこの領域における導電エリアを低減させ、過剰電流が基板１２の端部に最も近い接点である接点１８ａを介して流れることを防ぐ。これによって、接点１８ａに破壊を起こす可能性が低減される。
【００１８】
さらに、基板１２の端部において、ゲート構造１４の接点１８ａと脆弱部分２６，２８との間に、より高い抵抗性経路がある。その結果、部分２６，２８は、静電放電の間のより低い電位に晒され、それによってゲート構造１４と基板１２との間の短絡を生じさせる酸化物材料の絶縁破壊の可能性を低減させる。
【００１９】
上記の説明のどちらか一方の装置が使用できることを理解されたい。例えば、別の半導体材料が、ガリウム・ヒ素のようにシリコンの代わりに基板として使用することができる。
【００２０】
さらに、単一の開口部または切込みが、２つの導電体を有する装置において使用可能であることを理解されたい。簡単には、２つ以上の開口部または切込みは、多数の導電体とともに装置において使用することができる。
【図面の簡単な説明】
【図１】本発明による電圧保護装置の好適な実施例である。
【符号の説明】
１０ 電圧保護装置
１２ 基板
１４ ゲート構造
１５ 酸化物材料
１６ 第１導電体
１６ａ〜１６ｃ 第１導電体の連続した接点
１７ 第１アーム
１８ 第２導電体
１８ａ〜１８ｃ 第２導電体の連続した接点
１９ 第２アーム
２０ 第３導電体
２０ａ〜２０ｃ 第３導電体の連続した接点
２２ 開口部
２４ 第２開口部
２６，２８ 脆弱部分
Claims (3)
- 半導体基板、
該半導体基板の端部に隣接して該基板に含まれる少なくとも２つの電気導電体、
前記半導体基板の端部から切り取られた開口部であって、前記端部より前記２つの電気導電体の間の部分へ向かって伸長する前記開口部、および
酸化物絶縁層を介して前記基板に取付けられるとともに、前記開口部と２つの導電体のうち１つとの間で前記基板の端部に伸長している多結晶トランジスタ・ゲート構造
を備え、前記開口部は、前記基板の前記端部に隣接する領域において前記２つの電気導電体間のコンダクタンスを低減し、これにより、過剰電圧が前記２つの導電体の間に発生した場合に、低減された電流がこの領域に流れるようにした電圧保護配列を組み込んだトランジスタ装置。 - 前記半導体基板は、拡散シリコンから成る請求項１記載のトランジスタ装置。
- 前記２つの電気導電体は、前記基板に形成された連続した金属接点から成る請求項１または２記載のトランジスタ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9307538.0 | 1993-04-13 | ||
| GB9307538A GB2277197B (en) | 1993-04-13 | 1993-04-13 | Voltage protection arrangement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077150A JPH077150A (ja) | 1995-01-10 |
| JP3621949B2 true JP3621949B2 (ja) | 2005-02-23 |
Family
ID=10733693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09787994A Expired - Fee Related JP3621949B2 (ja) | 1993-04-13 | 1994-04-13 | 電圧保護配列を組み込んだトランジスタ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5532899A (ja) |
| EP (1) | EP0620597A1 (ja) |
| JP (1) | JP3621949B2 (ja) |
| GB (1) | GB2277197B (ja) |
| HK (1) | HK1002740A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100203900B1 (ko) * | 1996-06-24 | 1999-06-15 | 김영환 | 정전기 보호회로를 구비한 반도체장치 |
| US5796570A (en) * | 1996-09-19 | 1998-08-18 | National Semiconductor Corporation | Electrostatic discharge protection package |
| JP2008533699A (ja) * | 2005-02-16 | 2008-08-21 | サンミナ−エスシーアイ コーポレーション | プリント回路基板のための埋め込み過渡保護の選択的な堆積 |
| KR101113840B1 (ko) * | 2005-02-17 | 2012-02-29 | 삼성테크윈 주식회사 | Ｒｆｉｄ 태그 |
| US9781830B2 (en) | 2005-03-04 | 2017-10-03 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
| TWI389205B (zh) * | 2005-03-04 | 2013-03-11 | Sanmina Sci Corp | 使用抗鍍層分隔介層結構 |
| WO2018000346A1 (en) * | 2016-06-30 | 2018-01-04 | Texas Instruments Incorporated | Contact array optimization for esd devices |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3206619A (en) * | 1960-10-28 | 1965-09-14 | Westinghouse Electric Corp | Monolithic transistor and diode structure |
| GB925239A (en) * | 1960-11-30 | 1963-05-01 | Thermo King Corp | Improvements in or relating to methods and apparatus for establishing and maintaining a substantially uniform temperature within an enclosed space |
| DE2414348A1 (de) * | 1974-03-25 | 1975-10-02 | Siemens Ag | Schaltungsanordnung zum schutz von auf einem halbleiter-chip integrierten mosschaltkreisen |
| FR2297495A1 (fr) * | 1975-01-10 | 1976-08-06 | Radiotechnique Compelec | Structure de transistors complementaires et son procede de fabrication |
| JPS6068721A (ja) * | 1983-09-22 | 1985-04-19 | Fujitsu Ltd | Ｅｃｌ回路 |
-
1993
- 1993-04-13 GB GB9307538A patent/GB2277197B/en not_active Expired - Fee Related
-
1994
- 1994-02-17 EP EP94102399A patent/EP0620597A1/en not_active Withdrawn
- 1994-03-21 US US08/210,865 patent/US5532899A/en not_active Expired - Lifetime
- 1994-04-13 JP JP09787994A patent/JP3621949B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-27 HK HK98101556A patent/HK1002740A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| GB2277197B (en) | 1997-08-27 |
| GB2277197A (en) | 1994-10-19 |
| GB9307538D0 (en) | 1993-06-02 |
| EP0620597A1 (en) | 1994-10-19 |
| HK1002740A1 (en) | 1998-09-11 |
| US5532899A (en) | 1996-07-02 |
| JPH077150A (ja) | 1995-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11749675B2 (en) | Semiconductor device | |
| JP3621949B2 (ja) | 電圧保護配列を組み込んだトランジスタ装置 | |
| EP0162460B1 (en) | Integrated circuit with an input protective device | |
| US5451799A (en) | MOS transistor for protection against electrostatic discharge | |
| KR100298819B1 (ko) | 반도체칩에서의정전기방전(esd)보호구조 | |
| EP0253105A1 (en) | Integrated circuit with improved protective device | |
| JP2965264B2 (ja) | 低電圧でトリガされるスナップバック装置 | |
| JP2996722B2 (ja) | 一体型ｅｓｄ保護を備えたｎｍｏｓ素子 | |
| KR100206675B1 (ko) | 반도체 집적 회로 장치 | |
| KR100283807B1 (ko) | 퓨즈 뱅크 | |
| US6281553B1 (en) | Semiconductor device, electrostatic discharge protection device, and dielectric breakdown preventing method | |
| US4727405A (en) | Protective network | |
| EP0087155B1 (en) | Means for preventing the breakdown of an insulation layer in semiconductor devices | |
| JP2611639B2 (ja) | 半導体装置 | |
| EP0198468A2 (en) | Protective device for integrated circuit | |
| KR19980018369A (ko) | 입/출력 보호 회로용 ｍｏｓｆｅｔ | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| KR100406586B1 (ko) | 정전기 방지 장치 | |
| JPH01185974A (ja) | Ｍｉｓ−ｆｅｔ | |
| KR100290788B1 (ko) | 반도체 소자의 정전기 방지 구조 | |
| JPH0374870A (ja) | 半導体装置 | |
| KR100575861B1 (ko) | 반도체 소자의 정전기 방지 구조 | |
| KR0177394B1 (ko) | 반도체 소자의 입력부 | |
| JPH0590522A (ja) | 半導体装置 | |
| JPH03139877A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040510 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040805 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |