JPS6021505B2 - ドライバ−回路 - Google Patents
ドライバ−回路Info
- Publication number
- JPS6021505B2 JPS6021505B2 JP9159379A JP9159379A JPS6021505B2 JP S6021505 B2 JPS6021505 B2 JP S6021505B2 JP 9159379 A JP9159379 A JP 9159379A JP 9159379 A JP9159379 A JP 9159379A JP S6021505 B2 JPS6021505 B2 JP S6021505B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- turned
- operational amplifier
- emitter
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【発明の詳細な説明】
本発明は、遠隔地に配設された端末機の負荷の軽重（デ
ータ）を読み取るためのドライバー回路に関し、特に、
データ伝送ラインの静電容量の電荷を、データ読み取り
速度を落すことなく、しかも、誤読み取りの恐れのない
データ伝送が可能なドライバー回路に関する。
ータ）を読み取るためのドライバー回路に関し、特に、
データ伝送ラインの静電容量の電荷を、データ読み取り
速度を落すことなく、しかも、誤読み取りの恐れのない
データ伝送が可能なドライバー回路に関する。
最初に、第１図を参照しながら本発明の基本となる定電
流回路の動作について説明する。
流回路の動作について説明する。
第１図の回路は、電源電圧Ｖｃｃの安定性を利用した定
電流回路で、演算増幅器ＯＰの十入力端子には抵抗Ｒ，
とＲ２によって分圧された安定な電圧が印加されている
。この演算増幅器ＯＰの一入力は、該演算増幅器ＯＰと
トランジスタＱ，の負帰還ループによって十入力と等し
い電圧になろうとし、；隼ミＶＣＣｉＲＳ（ＩＱ＋ＩＣ
） ‐‐‐｛１１が成立する。この｛１）式を整理す
ると、ＩＣ＝亨．Ｒ葦ＩＲ２ｖＣＣ−ＩＢ ‐・‐
‘２１が得られる。
電流回路で、演算増幅器ＯＰの十入力端子には抵抗Ｒ，
とＲ２によって分圧された安定な電圧が印加されている
。この演算増幅器ＯＰの一入力は、該演算増幅器ＯＰと
トランジスタＱ，の負帰還ループによって十入力と等し
い電圧になろうとし、；隼ミＶＣＣｉＲＳ（ＩＱ＋ＩＣ
） ‐‐‐｛１１が成立する。この｛１）式を整理す
ると、ＩＣ＝亨．Ｒ葦ＩＲ２ｖＣＣ−ＩＢ ‐・‐
‘２１が得られる。
上記■式の第２項におけるＩＢは、トランジス側こｈＦ
８の高Ｌ、ものを用Ｌ・他、ＩＢ〈志とすることができ
、■式のｌｃは、，Ｃ≠亨‐Ｒ．≦ＩＲ２ＶＣＣ
‐‐側となる。
８の高Ｌ、ものを用Ｌ・他、ＩＢ〈志とすることができ
、■式のｌｃは、，Ｃ≠亨‐Ｒ．≦ＩＲ２ＶＣＣ
‐‐側となる。
抵抗Ｒ，，Ｒ２，Ｒｓに安定な抵抗を用いると、電源電
圧Ｖｃｃさえ安定なら出力電流ｌｃは安定である。参考
として、一般的で最も簡単な定電流回路を第２図に示す
が、この回路は、トランジスタＱａで（ｌｃ十１８）Ｒ
ｓなる電圧を検出してトランジスタＱ，を制御している
。
圧Ｖｃｃさえ安定なら出力電流ｌｃは安定である。参考
として、一般的で最も簡単な定電流回路を第２図に示す
が、この回路は、トランジスタＱａで（ｌｃ十１８）Ｒ
ｓなる電圧を検出してトランジスタＱ，を制御している
。
しかし、この第２図に示した回路だと、定電流値ｌｃは
、ＩＣ≠芝 ．・側 となり、トランジスタＱａのベース・ェミッタ電圧Ｖ鷺
が周囲温度で変化し、安定性に欠ける。
、ＩＣ≠芝 ．・側 となり、トランジスタＱａのベース・ェミッタ電圧Ｖ鷺
が周囲温度で変化し、安定性に欠ける。
一般に、トランジスタのベース・ェミツタ電圧Ｖｂは、
シリコントランジスタであれば品種によらずほぼ０．７
Ｖ程度であるので、第２図の回路の場合には、ｌｃ主０
．７（Ｖ）／Ｒｓである。これに対し、第１図の回路の
場合には、抵抗Ｒ．，Ｒ２の値を選択することによって
、ご事軍〉ＣＣ＜＜ｏ‐７（Ｖ）とすることが可能であ
り、例えば、ｌｃ≠。誓；のとすることが可能である。
つまり、第２図の回路においては、トランジスタＱ，が
完全に飽和した時の出力電圧はＶｃｃ−０．７（Ｖ）で
あるが、第１図の回路においては、Ｖｃｃ−０．０１（
Ｖ）程度にすることができ、電圧ロスを少なくすること
ができる。第３図は、上述のごとき動作原理を基本とし
てなされたドライバー回路の一実施例を示す図で、図示
のように、トランジスタＱ，の出力側には、端末機選択
用のトランジスタＱの，Ｑ，。
シリコントランジスタであれば品種によらずほぼ０．７
Ｖ程度であるので、第２図の回路の場合には、ｌｃ主０
．７（Ｖ）／Ｒｓである。これに対し、第１図の回路の
場合には、抵抗Ｒ．，Ｒ２の値を選択することによって
、ご事軍〉ＣＣ＜＜ｏ‐７（Ｖ）とすることが可能であ
り、例えば、ｌｃ≠。誓；のとすることが可能である。
つまり、第２図の回路においては、トランジスタＱ，が
完全に飽和した時の出力電圧はＶｃｃ−０．７（Ｖ）で
あるが、第１図の回路においては、Ｖｃｃ−０．０１（
Ｖ）程度にすることができ、電圧ロスを少なくすること
ができる。第３図は、上述のごとき動作原理を基本とし
てなされたドライバー回路の一実施例を示す図で、図示
のように、トランジスタＱ，の出力側には、端末機選択
用のトランジスタＱの，Ｑ，。
及び伝送ライン１，，１２を通して端末機ａが接続され
、トランジスタＱｏｏとＱ，。が導通された時に端末機
ａが選択され、トランジスタＱ，の出力側から送出され
てくるクロックパルスによって該端末機ａのデータ（負
荷抵抗の大小）が読み取られるようになっている。第３
図の回路において、トランジスタＱ２のベースにクロッ
クパルスを供給して該トランジスタＱ２をオン・オフす
ると、トランジスタＱ２の導適時は、演算増幅器ＯＰの
入力電圧が、Ｖ‐＜Ｖ＋となってトランジスタＱ，が非
導通となり、また、トランジスタＱ２の非導適時は、ト
ランジスタＱ，が導通して端末機ａにクロックパルスを
供給することができる。端末機にクロツクパルスが供給
された時、端末機側の抵抗が大きい時、例えば、端末機
ａのデータが“１”の時は、抵抗Ｒｓにはほとんど電流
が流れず、従って、Ａ点の電位はほとんど低下しない。
しかし、端末機側の抵抗が小さい時、例えば、端末機ａ
のデータが“０”の時は、端末機側の抵抗に定電流が流
れてＡ点の電位が低下する（第４図実線参照）。従って
、このＡ点の電位を監視していれば、端末機側のデータ
を読み取ることができる。本発明は、上述のごとく動作
して端末機のデータを読み取るものであるが、実際には
、伝送ライン間に静電容量が存在し、この静電容量の放
電特性によって放電時間が遅れ、第４図に点孫泉１こて
示すように、ローレベル時（データ“０”時）において
も伝送ラインのレベルがコンパレートレベルＶの以下に
低下せず、従って、端末機側へクロックパルスを伝達す
ることが不能となったり、データの識別が不能となって
誤読み取りの原因となり、また、十分に放電するまで待
っていようとすれば読み取り速度が遅くなる等の欠点が
ある。
、トランジスタＱｏｏとＱ，。が導通された時に端末機
ａが選択され、トランジスタＱ，の出力側から送出され
てくるクロックパルスによって該端末機ａのデータ（負
荷抵抗の大小）が読み取られるようになっている。第３
図の回路において、トランジスタＱ２のベースにクロッ
クパルスを供給して該トランジスタＱ２をオン・オフす
ると、トランジスタＱ２の導適時は、演算増幅器ＯＰの
入力電圧が、Ｖ‐＜Ｖ＋となってトランジスタＱ，が非
導通となり、また、トランジスタＱ２の非導適時は、ト
ランジスタＱ，が導通して端末機ａにクロックパルスを
供給することができる。端末機にクロツクパルスが供給
された時、端末機側の抵抗が大きい時、例えば、端末機
ａのデータが“１”の時は、抵抗Ｒｓにはほとんど電流
が流れず、従って、Ａ点の電位はほとんど低下しない。
しかし、端末機側の抵抗が小さい時、例えば、端末機ａ
のデータが“０”の時は、端末機側の抵抗に定電流が流
れてＡ点の電位が低下する（第４図実線参照）。従って
、このＡ点の電位を監視していれば、端末機側のデータ
を読み取ることができる。本発明は、上述のごとく動作
して端末機のデータを読み取るものであるが、実際には
、伝送ライン間に静電容量が存在し、この静電容量の放
電特性によって放電時間が遅れ、第４図に点孫泉１こて
示すように、ローレベル時（データ“０”時）において
も伝送ラインのレベルがコンパレートレベルＶの以下に
低下せず、従って、端末機側へクロックパルスを伝達す
ることが不能となったり、データの識別が不能となって
誤読み取りの原因となり、また、十分に放電するまで待
っていようとすれば読み取り速度が遅くなる等の欠点が
ある。
本発明は、上述のごとき実情に鑑みてなされたもので、
第５図にその一実施例を示す。第５図は、端末機ａのデ
ータを読み取る時の例を示し、図示のように、伝送ライ
ン１，と１２との間に静電容量Ｃｏがあり、この静電容
量Ｃｏの放電特性によって放電時間が遅れ、前述のよう
な欠点を生じていた。この欠点を解消するためには、ト
ランジスタＱ，がオフの時にトランジスタＱをオンにし
、静電容量Ｃｏの電荷をダイオードＤ，、トランジスタ
Ｑ、ダイオードＤ２を通して放電してやればよい。しか
し、トランジスタＱ４をオン・オフするのに、トランジ
スタＱ２のクロツクパルスを用いたり、トランジスタＱ
２の出力を用いたりすると、演算増幅器ＯＰの遅れの分
だけトランジスタＱ．とＱの両方がオンする期間が存在
し、所期の目的を十分に達成できない。トランジスタＱ
３は、上述のごとき技術的背景のもとに設けられたもの
で、該トランジスタＱによって、トランジスタＱ，がオ
フの時、つまりトランジスタＱ，とＱ４を共にオンミせ
ることなく、トランジスタＱをオンにして静電容量Ｃｏ
の電荷を放電させるようにしたものである。前述のよう
に、トランジスタＱ．は、演算増幅器ＰＰの出力が十方
向に飽和した時にオフとなるから、トランジスタＱ３の
ベース・ェミッタ間接競をトランジスタＱ，のベース・
ェミツタ間接銃と逆に接続すれば、トランジスタＱ３は
トランジスタＱ，がオフの時に必ずオンし、トランジス
タＱ，がオンの時はオフとなり、トランジスタＱ．とＱ
４が共にオンすることはない。また、第５図に示すよう
に、トランジスタＱ，とりのベース・ェミッタ接続を逆
接続にすると、トランジスタＱ，及びＱ３のベース・ェ
ミツタ逆電圧が共に約０．７Ｖにおさえられるので、こ
れらのトランジスタがブレークダウンする心配は全くな
い。以上の説明から明らかなように、本発明によると、
データ読み取り速度を落すことなく、しかも、クロツク
送出用トランジスタと放電用トランジスタを同時にオン
させることなく伝送ラインの電荷を放電させることがで
きるので、誤読み取りのないデ−タ伝送が可能である。
第５図にその一実施例を示す。第５図は、端末機ａのデ
ータを読み取る時の例を示し、図示のように、伝送ライ
ン１，と１２との間に静電容量Ｃｏがあり、この静電容
量Ｃｏの放電特性によって放電時間が遅れ、前述のよう
な欠点を生じていた。この欠点を解消するためには、ト
ランジスタＱ，がオフの時にトランジスタＱをオンにし
、静電容量Ｃｏの電荷をダイオードＤ，、トランジスタ
Ｑ、ダイオードＤ２を通して放電してやればよい。しか
し、トランジスタＱ４をオン・オフするのに、トランジ
スタＱ２のクロツクパルスを用いたり、トランジスタＱ
２の出力を用いたりすると、演算増幅器ＯＰの遅れの分
だけトランジスタＱ．とＱの両方がオンする期間が存在
し、所期の目的を十分に達成できない。トランジスタＱ
３は、上述のごとき技術的背景のもとに設けられたもの
で、該トランジスタＱによって、トランジスタＱ，がオ
フの時、つまりトランジスタＱ，とＱ４を共にオンミせ
ることなく、トランジスタＱをオンにして静電容量Ｃｏ
の電荷を放電させるようにしたものである。前述のよう
に、トランジスタＱ．は、演算増幅器ＰＰの出力が十方
向に飽和した時にオフとなるから、トランジスタＱ３の
ベース・ェミッタ間接競をトランジスタＱ，のベース・
ェミツタ間接銃と逆に接続すれば、トランジスタＱ３は
トランジスタＱ，がオフの時に必ずオンし、トランジス
タＱ，がオンの時はオフとなり、トランジスタＱ．とＱ
４が共にオンすることはない。また、第５図に示すよう
に、トランジスタＱ，とりのベース・ェミッタ接続を逆
接続にすると、トランジスタＱ，及びＱ３のベース・ェ
ミツタ逆電圧が共に約０．７Ｖにおさえられるので、こ
れらのトランジスタがブレークダウンする心配は全くな
い。以上の説明から明らかなように、本発明によると、
データ読み取り速度を落すことなく、しかも、クロツク
送出用トランジスタと放電用トランジスタを同時にオン
させることなく伝送ラインの電荷を放電させることがで
きるので、誤読み取りのないデ−タ伝送が可能である。
また、クロック送出用トランジスタ及び放電用トランジ
スタのベース・ェミッ夕闇逆電圧が共にほぼ０．７Ｖに
おさえられるので、これらトランジスタがプレークダウ
ンする恐れがない等の利点がある。
スタのベース・ェミッ夕闇逆電圧が共にほぼ０．７Ｖに
おさえられるので、これらトランジスタがプレークダウ
ンする恐れがない等の利点がある。
第１図は、本発明の基本となる定電流回路の一例を示す
図、第２図は、一般的でかつ最も簡単な定電流回路の一
例を示す図、第３図は、第１図の回路をドライバー回路
に適用した時の例を示す図、第４図は、第３図の回路の
動作を説明するための信号波形図、第５図は、本発明に
よるドライバー回路の−実施例を示す図である。 ＯＰ…・・・演算増幅器、Ｑ，〜Ｑ４・・・・・・トラ
ンジスタ、ａ・・・・・・端末機、１，，１２・・・・
・・伝送ライン。 第１図第２図 第３図 第４図 第５図
図、第２図は、一般的でかつ最も簡単な定電流回路の一
例を示す図、第３図は、第１図の回路をドライバー回路
に適用した時の例を示す図、第４図は、第３図の回路の
動作を説明するための信号波形図、第５図は、本発明に
よるドライバー回路の−実施例を示す図である。 ＯＰ…・・・演算増幅器、Ｑ，〜Ｑ４・・・・・・トラ
ンジスタ、ａ・・・・・・端末機、１，，１２・・・・
・・伝送ライン。 第１図第２図 第３図 第４図 第５図
Claims (1)
- １ 演算増幅器と、該演算増幅器の入力をオン・オフす
るためのスイツチング手段と、該演算増幅器の出力を第
１のトランジスタのベース・エミツタ接続を通して該演
算増幅器の入力に負帰還するループと、前記第１のトラ
ンジスタのベースにエミツタが接続され、かつエミツタ
にベースが接続された第２のトランジスタと、該第２の
トランジスタがオンの時にオンされる第３のトランジス
タとを有し、前記スイツチング手段をオン・オフ制御す
ることによって前記第１のトランジスタをオン・オフし
て伝送ラインにクロツクパルスを送出し、前記第１のト
ランジスタがオフの時に前記第２のトランジスタをオン
にして前記第３のトランジスタをオンにし、該第３のト
ランジスタを通して前記伝送ライン間を橋絡して前記伝
送ライン間の充電電荷を放電するようにしたことを特徴
とするドライバー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9159379A JPS6021505B2 (ja) | 1979-07-20 | 1979-07-20 | ドライバ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9159379A JPS6021505B2 (ja) | 1979-07-20 | 1979-07-20 | ドライバ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5616295A JPS5616295A (en) | 1981-02-17 |
| JPS6021505B2 true JPS6021505B2 (ja) | 1985-05-28 |
Family
ID=14030842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9159379A Expired JPS6021505B2 (ja) | 1979-07-20 | 1979-07-20 | ドライバ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6021505B2 (ja) |
-
1979
- 1979-07-20 JP JP9159379A patent/JPS6021505B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5616295A (en) | 1981-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58140649A (ja) | 電圧検出回路 | |
| JPS6021505B2 (ja) | ドライバ−回路 | |
| EP0582289A1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| JPH06197445A (ja) | トランジスタ保護回路 | |
| JPH0193919A (ja) | レベルシフト回路 | |
| JPH03100814A (ja) | 定電圧回路 | |
| JPH0537549Y2 (ja) | ||
| JPS5921549Y2 (ja) | 単安定マルチバイブレ−タ | |
| JP2000013203A (ja) | パルス整形装置及びパルス整形方法 | |
| JPH07120935B2 (ja) | スイツチング回路 | |
| JPH0513064Y2 (ja) | ||
| US3459970A (en) | Timing network | |
| US5723996A (en) | Leadframe for plastic-encapsulated semiconductor device, semiconductordevice using the same, and manufacturing method for the leadframe | |
| JPH0216293Y2 (ja) | ||
| JPH06112792A (ja) | リセット回路 | |
| JPS6311768Y2 (ja) | ||
| JPH0550870U (ja) | 送信装置 | |
| JPS645384Y2 (ja) | ||
| RU1826125C (ru) | Устройство с вольт-амперной характеристикой S-типа | |
| JPH05199043A (ja) | パルス幅変調増幅回路 | |
| JP3624541B2 (ja) | ドライバ回路 | |
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JP2003243946A (ja) | トーテムポール型プッシュプル増幅器 | |
| JPS6032941B2 (ja) | コンパレ−タ回路 | |
| JPS6086914A (ja) | リセツト信号回路装置 |