CN108702149A - 信号输出电路 - Google Patents

信号输出电路 Download PDF

Info

Publication number
CN108702149A
CN108702149A CN201780014257.4A CN201780014257A CN108702149A CN 108702149 A CN108702149 A CN 108702149A CN 201780014257 A CN201780014257 A CN 201780014257A CN 108702149 A CN108702149 A CN 108702149A
Authority
CN
China
Prior art keywords
noise
signal
circuit
voltage
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780014257.4A
Other languages
English (en)
Other versions
CN108702149B (zh
Inventor
冈典正
川合博史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN108702149A publication Critical patent/CN108702149A/zh
Application granted granted Critical
Publication of CN108702149B publication Critical patent/CN108702149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/56Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor using a semiconductor device with negative feedback through a capacitor, e.g. Miller integrator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/04Shaping pulses by increasing duration; by decreasing duration
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/12Shaping pulses by steepening leading or trailing edges
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

信号输出电路(1、51)具备斜率控制电路(6)、电容器(9)、噪声检测电路(14、31、41)以及误动作防止电路(7)。所述斜率控制电路根据控制信号(IN)的电平而进行第一端子连接于输出端子(4)的所述电容器的充电和放电,使用所述电容器的第二端子的电压Vc对晶体管(3、52)进行驱动,由此控制输出信号(OUT)的斜率。所述噪声检测电路检测叠加于所述输出端子的噪声。所述误动作防止电路当检测出噪声时,进行强制驱动动作,在该强制驱动动作中,与所述斜率控制电路对所述晶体管的驱动无关地,对所述晶体管进行驱动使得输出与控制信号(IN)的电平相应的电平的输出信号(OUT)。

Description

信号输出电路
关联申请的相互参照
本申请基于2016年3月1日申请的日本申请号2016-038953号,在此引用其记载内容。
技术领域
本公开涉及一种输出与控制信号的电平相应的信号的信号输出电路。
背景技术
在例如使用于车载用通信的通信驱动器等信号输出电路中,以抑制辐射噪声为目的,进行控制输出信号的上升和下降的倾斜度(以下称为斜率)的斜率控制。作为斜率控制,一般的是如下方法:进行对于电容器的充放电,使用该电容器的端子电压来获得期望的斜率波形。
在该情况下,如果在漏极连接于信号的输出端子的输出晶体管的漏极-栅极间连接上述电容器,则由于密勒效应,从输入侧看时的表观上的静电电容(以下还简单称为电容)增加。因此,能够使用电容比较小的电容器来获得期望的斜率波形。但是,在该结构中,在噪声叠加于输出端子的情况下,该噪声经过电容器传播到内部的电路,有可能引起误动作。
在专利文献1中公开了防止发生上述的误动作的技术。在专利文献1所记载的结构中,无需将生成被控制了斜率的信号的内部节点与用于输出信号的输出端子进行连接,通过附加电流镜电路等来使内部节点的电压与输出端子的电压相等。通过这种结构,实现输出信号的斜率控制,并且防止在噪声叠加于输出端子时的误动作的发生。
现有技术文献
专利文献
专利文献1:美国专利第8487663号说明书
发明内容
但是,在专利文献1所记载的结构中,需要使生成被控制了斜率的信号的电路、电流镜电路等在与相当于输出信号的高电平的电压(以下称为输出侧电压)相同的电压下动作。因此,在将上述结构应用于输出侧电压高于内部电路的动作电压的用途的情况下,必须使用高耐压的元件,其结果,有可能招致电路面积的增大。
另外,在上述结构中,使用电流镜电路来决定输出端子的电压,因此最低动作电压上升构成电流镜电路的晶体管的阈值电压Vt的量。在将上述结构应用于例如LIN(LocalInterconnect Network)等车载用通信的通信驱动器的情况下,认为有大幅变动的可能性的车载用电池的电压成为输出侧电压,因此最低动作电压升高成为大的缺点。
本公开的目的在于提供一种抑制电路规模的增大和最低动作电压变高、并且能够防止因叠加于输出端子的噪声引起的误动作的信号输出电路。
在本公开的第一方式中,信号输出电路基于从外部输入的控制信号对输出晶体管的驱动进行控制,由此从与输出晶体管的一个主端子连接的输出端子输出与控制信号的电平相应的电平的输出信号。而且,该信号输出电路具备反馈电容、斜率控制电路、噪声检测电路以及误动作防止电路。
反馈电容具备第一端子和第二端子,第一端子与输出端子连接。斜率控制电路根据控制信号的电平进行反馈电容的充电和放电,使用反馈电容的第二端子的电压来对输出晶体管进行驱动,由此控制输出信号的斜率。噪声检测电路对叠加于输出端子的噪声进行检测。误动作防止电路当由噪声检测电路检测出噪声时,进行强制驱动动作,在该强制驱动动作中,与斜率控制电路对输出晶体管的驱动无关地,对输出晶体管进行驱动使得输出与控制信号的电平相应的电平的输出信号。
根据这种结构,当在输出端子上叠加噪声时,与斜率控制电路对输出晶体管的驱动无关地,由误动作防止电路强制性地驱动输出晶体管。因此,即使上述噪声经过反馈电容传播到斜率控制电路,该噪声对斜率控制电路的动作波及影响,也不会发生输出信号成为非意图的电平这样的误动作。
这样,根据上述结构,在输出端子上叠加有噪声的情况下,虽然失去斜率的控制,但是能够继续进行与控制信号的电平相应的输出信号的输出,并且能够可靠地防止误动作的发生。另外,噪声检测电路和误动作防止电路能够由利用与其它内部电路同样的电源进行动作的元件构成。因此,根据上述结构,即使在输出侧电压高于内部电路的动作电压的情况下,也不需要使用高耐压的元件,能够抑制电路规模的增大。另外,在上述结构中,不需要用于决定输出端子的电压的电流镜电路,因此还不会发生最低动作电压升高这一的制约。
附图说明
关于本公开的上述目的及其它目的、特征、优点会通过参照附图并下述的详细的描述会变得更明确。在图中:
图1是概要性地表示第一实施方式所涉及的信号输出电路的结构的图。
图2是表示噪声检测电路的具体结构的图。
图3是表示误动作防止电路的具体结构的图。
图4是表示构成误动作防止电路的逻辑电路的真值表的图。
图5是用于说明噪声检测动作的各部的波形图。
图6是用于说明强制驱动动作的停止的各部的波形图。
图7是表示输出信号的波形图。
图8是表示第二实施方式所涉及的噪声检测电路的具体结构的图。
图9是表示电压变换部的具体的一个结构例的图。
图10是用于说明噪声检测动作的各部的波形图。
图11是表示第三实施方式所涉及的噪声检测电路的具体结构的图。
图12是用于说明噪声检测动作的各部的波形图。
图13是概要性地表示变更了输出级的结构的信号输出电路的结构的图。
图14是表示电压变换部的具体的其它结构例的图之一。
图15是表示电压变换部的具体的其它结构例的图之二。
具体实施方式
下面,参照附图来说明多个实施方式。此外,在各实施方式中对实质上相同的结构附加相同的符号并省略说明。
(第一实施方式)
下面,参照图1~图7来说明第一实施方式。
如图1所示,信号输出电路1基于从外部通过输入端子2输入的控制信号IN对N沟道型的MOS晶体管3的驱动进行控制,由此从输出端子4输出与控制信号IN的电平相应的电平的输出信号OUT。控制信号IN和输出信号OUT均是以高电平(以下称为H电平)和低电平(以下称为L电平)这两个电压电平表示2值的数字信号。因而,上述的电平相当于电压电平。
晶体管3相当于输出晶体管,其源极连接于作为电路的基准电位的地GND,其漏极连接于输出端子4,并且经由电阻5连接于电源VB。电源VB是例如从未图示的电池供给的,其电压的稳定值为+12V左右。
晶体管3的驱动是由斜率控制电路(Slope control circuit)6或误动作防止电路7进行控制的。因而,晶体管3的栅极经由缓冲器8连接于被提供斜率控制电路6的输出的节点N1,并且连接于被提供误动作防止电路7的输出的节点N2。晶体管3的漏极相当于一个主端子,栅极相当于导通控制端子。在输出端子4与节点N1之间连接有电容器9。电容器9相当于反馈电容,其两个端子中的输出端子4侧的端子相当于第一端子,节点N1侧的端子相当于第二端子。
斜率控制电路6包括在电源VDD与地GND之间串联连接的电流源10、P沟道型的MOS晶体管11、N沟道型的MOS晶体管12以及电流源13。电源VDD是信号输出电路1的动作用电源,其电压的稳定值是+5V左右。晶体管11、12的各漏极连接于节点N1,各栅极连接于输入端子2。输入端子2被提供来自对信号输出电路1的动作进行控制的未图示的控制电路等的控制信号IN。
通过上述结构,斜率控制电路6在控制信号IN为L电平时进行电容器9的充电,并且在控制信号IN为H电平时进行电容器9的放电。这样被充放电的电容器9的第二端子的电压Vc经由缓冲器8被提供至晶体管3的栅极。因此,晶体管3根据随着电容器9的充放电而变化的电压Vc被驱动,其结果,输出信号OUT的斜率(Slope)被控制。关于电流源10、13所输出的电流I1、I2的值,根据期望的斜率的控制量、即期望的输出信号OUT的倾斜度适当进行设定。
噪声检测电路14基于电压Vc间接地检测叠加于输出端子OUT的噪声,并且判定该噪声是否具有周期性。从噪声检测电路14输出的噪声检测信号Sa被提供至误动作防止电路7。在检测出具有周期性的噪声时噪声检测信号Sa成为H电平。具体地说,噪声检测电路14能够如图2所示那样包括比较电路15、计数部16、周期性判定部17以及检测解除部18。比较电路15、计数部16、周期性判定部17以及检测解除部18均接受电源VDD的供给来进行动作。
由比较器等构成的比较电路15将电压Vc与电压Vth进行比较,输出当电压Vc达到电压Vth时反转的脉冲信号Sb。电压Vth根据控制信号IN的电平被切换。具体地说,在控制信号IN为H电平的期间、即晶体管3的截止期间,被设定为比该期间的电压Vc的稳定值高、且比晶体管3开始导通时的电压Vc的值低的电压。另外,在控制信号IN为L电平的期间、即晶体管3的导通期间,被设定为比该期间的电压Vc的稳定值低、且比晶体管3开始截止时的电压Vc的值高的电压。
由计数器等构成的计数部16对脉冲信号Sb的上升沿或下降沿的数量、即脉冲信号Sb的脉冲数进行计数。在叠加有具有周期性的噪声的情况下,计数部16所计数的脉冲信号Sb的周期大致与噪声的周期相等。因而,计数部16的计数次数相当于噪声的周期次数。由逻辑电路等构成的周期性判定部17当计数部16的计数次数(=计数值cnt)为规定次数以上、例如4次以上时,将噪声检测信号Sa设为H电平。
由逻辑电路等构成的检测解除部18从电压Vc达到电压Vth而脉冲信号Sb反转的时间点起开始规定的结束判定期间Ta的测量。结束判定期间Ta的测量是基于时钟信号CLK进行的。在结束判定期间Ta内完全不存在脉冲信号Sb的反转的情况下,检测解除部18输出解除信号Sc。另外,在结束判定期间Ta内存在脉冲信号Sb的反转的情况下,检测解除部18在该时间点将测量值复位为零,并且重新开始结束判定期间Ta的测量。周期性判定部17当被输入解除信号Sc时,将噪声检测信号Sa设为L电平。
误动作防止电路7在从噪声检测电路14提供的噪声检测信号Sa为H电平时执行强制驱动动作。强制驱动动作是指,与斜率控制电路6对晶体管3的驱动无关地对晶体管3进行驱动使得输出与控制信号IN的电平相应的电平的输出信号OUT的动作。即,当由噪声检测电路14检测出具有周期性的噪声时,误动作防止电路7进行强制驱动动作。
在噪声检测信号Sa为L电平时,误动作防止电路7停止强制驱动动作的执行。即,在由噪声检测电路14未检测出噪声的期间和检测出不具有周期性的噪声的期间,误动作防止电路7不执行强制驱动动作。另外,误动作防止电路7在开始了强制驱动动作之后,如果由噪声检测电路14未检测出噪声的状态持续结束判定期间Ta,则结束强制驱动动作。
具体地说,这样的误动作防止电路7能够如图3所示那样包括CMOS电路19和逻辑电路20。构成CMOS电路19的P沟道型的MOS晶体管21和N沟道型的MOS晶体管22在电源VDD与地GND之间串联连接。晶体管21、22的各漏极连接于晶体管3的栅极。晶体管21、22的各栅极分别被提供从逻辑电路20输出的驱动信号HG、LG。
逻辑电路20被输入噪声检测信号Sa和控制信号IN。逻辑电路20基于被输入的信号Sa、IN生成驱动信号HG、LG并输出。具体地说,如图4所示,在噪声检测信号Sa为L电平时,逻辑电路20与控制信号IN的电平无关地输出用于使晶体管21、22均截止的驱动信号HG、LG。即,在噪声检测信号Sa为L电平时,不执行强制驱动动作。
另外,在噪声检测信号Sa为H电平时,逻辑电路20根据控制信号IN的电平使晶体管21、22中的某一方导通,将晶体管3强制性地驱动为导通或驱动为截止。即,在噪声检测信号Sa为H电平时,执行强制驱动动作。
接着,说明上述结构的作用。
[1]未叠加有噪声时的动作
在输出端子4上未叠加有噪声时,噪声检测信号Sa为L电平,因此不执行误动作防止电路7的强制驱动动作。因而,由斜率控制电路6控制晶体管3的驱动。因此,信号输出电路1输出与控制信号IN的电平相应的电平且被控制斜率的输出信号OUT。
[2]叠加有不具有周期性的噪声时的动作
即使在输出端子4上叠加有不具有周期性的噪声,由于噪声检测信号Sa仍为L电平,因此也不执行误动作防止电路7的强制驱动动作。因而,与未叠加有噪声时同样地,信号输出电路输出与控制信号IN的电平相应的电平且被控制斜率的输出信号OUT。
[3]叠加有具有周期性的噪声时的动作
在此,假设在控制信号IN为H电平、即将晶体管3驱动为截止来输出H电平的输出信号OUT的期间具有周期性的噪声叠加于输出端子4的事例。如图5所示,如果在输出端子4上叠加具有周期性的噪声,则由于噪声的影响而电压Vc跨越电压Vth地反复上升和下降。由此,从比较电路15输出具有与噪声的周期次数相应的脉冲数的脉冲信号Sb。
然后,当计数部16的计数次数达到4次时,噪声检测信号Sa转变为H电平。鉴于此,误动作防止电路7执行强制驱动动作。在该情况下,晶体管3的栅极电压Vg固定为L电平(=GND),晶体管3被驱动为截止。信号输出电路1输出与控制信号IN的电平相应的电平的输出信号OUT。但是,对此时的输出信号OUT未进行斜率控制。
[4]强制驱动动作被解除时的动作
在此,假设在如上所述那样开始了强制驱动动作之后噪声的发生收敛的情况。如图6所示,如果噪声的叠加消失,则脉冲信号Sb的脉冲消失。检测解除部18从脉冲信号Sb中的最后的脉冲的下降时间点t1起开始结束判定期间Ta的测量。
然后,如果直到结束判定期间Ta的测量结束为止不存在噪声的叠加的状态、即不存在脉冲信号Sb的脉冲的状态持续,则在测量结束的时间点t2从检测解除部18输出解除信号Sc。鉴于此,周期性判定部17将噪声检测信号Sa设为L电平,其结果,误动作防止电路7结束强制驱动动作。因此,信号输出电路1输出与控制信号IN的电平相应的电平且被控制斜率的输出信号OUT。
根据以上说明的本实施方式的信号输出电路1,可获得如下效果。
如果在输出端子4上叠加噪声,则执行误动作防止电路7的强制驱动动作。因此,即使叠加的噪声经过电容器9传播到斜率控制电路6而该噪声对斜率控制电路6的动作波及影响,也不会发生输出信号OUT成为非意图的电平这样的误动作。即,信号输出电路1即使在输出端子4上叠加有噪声,也仅仅是失去斜率控制,能够继续进行输出与控制信号IN的电平相应的电平的输出信号OUT这样的信号输出电路1的主要动作。
但是,即使执行了强制驱动动作,也未必失去输出信号OUT的斜率。这是因为,即使在如图7的期间Tb那样输出信号OUT的电平不变化的期间、即输出信号OUT以H电平或L电平稳定的期间进行了强制驱动动作,信号输出电路1也能够与稳定时同样地输出具有斜率的波形的输出信号OUT。
与此相对,如果在如图7的期间Tc、Td那样输出信号OUT的电平变化的期间、即输出信号OUT的上升或下降的期间进行强制驱动动作,则失去输出信号OUT的斜率,成为具有急剧的上升或下降的波形。但是,认为在执行强制驱动动作时信号输出电路1的周围是噪声环境。在这样的环境下,将从电路辐射的噪声抑制为较低的必要性低,因此即使失去信号输出电路1的斜率控制而辐射的噪声增加,也不会发生重大的问题。
另外,噪声检测电路14和误动作防止电路7由利用与构成信号输出电路1的其它电路同样的电源VDD进行动作的元件构成。因此,根据信号输出电路1,即使在如本实施方式那样输出侧电压高于电路的动作电压的情况下也不需要使用高耐压的元件,能够抑制电路规模的增大。另外,在信号输出电路1中,不需要用于决定输出端子4的电压的电流镜电路,因此最低动作电压变高这样的制约也不会发生。
误动作防止电路7当由噪声检测电路14检测出具有周期性的噪声时执行强制驱动动作。因此,能够防止基于噪声的误检测来执行强制驱动动作这样的误动作。例如,即使因通常的斜率控制等动作而电压Vc过冲(Overshoot)或下冲(Undershoot)从而达到电压Vth,也不会立即执行强制驱动动作。
另外,由此还可获得如下效果。即,在输出端子4上叠加有如ESD(Electro StaticDischarge:静电放电)那样的单一噪声的情况下,由于该噪声不具有周期性,因此不执行误动作防止电路7的强制驱动动作。因此,基于晶体管3的自导通的保护动作不会被阻碍,由于该自导通而浪涌电流容易释放到GND。因而,能够保护包括晶体管3、电容器9的内部的电路元件以免被破坏。即,能够良好地维持内部的电路元件对于ESD等的抗破坏性。
噪声检测电路14为使用对脉冲信号Sb的脉冲数进行计数的计数部16和当其计数次数成为规定的次数以上时将噪声检测信号Sa设为H电平的周期性判定部17来检测具有周期性的噪声的结构。这些结构能够由计数器和小规模的逻辑电路构成。因而,能够抑制噪声检测电路14、进而信号处理电路1的电路规模增大。
在误动作防止电路7开始了强制驱动动作之后,如果不再检测出噪声,则结束该强制驱动动作。由此,如果噪声消失则斜率控制迅速地恢复,能够抑制信号输出电路1的噪声的辐射。并且,在该情况下,信号输出电路1为当未检测出噪声的状态持续结束判定期间Ta时结束该强制驱动动作的结构。根据这种结构,能够防止在叠加以比较短的间隔断续地产生的噪声的情况下反复进行误动作防止电路7的强制驱动动作的执行和结束。
信号输出电路1能够应用于车载用通信的通信驱动器、例如LIN的通信驱动器。在该情况下,所设想的噪声是1MHz~1GHz左右的正弦波状的噪声,其周期比1μs短。如前述那样,计数部16进行计数的脉冲信号Sb的周期大致与噪声的周期相等。因此,在这样的噪声叠加于输出端子4时,由噪声检测电路14检测出该噪声为止所需的时间估计为至多4μs左右。
与此相对,LIN的通信速率为10kHz左右,使用于该通信的脉冲信号的脉冲宽度为50μs左右。据此,在将信号输出电路1应用于LIN的通信驱动器的情况下,噪声检测电路14判定为叠加于输出端子4的噪声具有周期性所需的期间相比于通信的周期而言是极短的期间。
因而,在信号输出电路1中,即使在检测出具有周期性的噪声之后执行了强制驱动动作,也能够防止接收作为通信信号的输出信号OUT来进行某些处理的微型计算机等错误地判定输出信号OUT的电平的不良状况、所谓的误码的发生。
并且,在该情况下,关于由检测解除部18测量的结束判定期间Ta,也事先设定为比通信的周期短的期间(例如8μs)为好。据此,在噪声消失之后斜率控制迅速地恢复,能够适当地抑制从信号输出电路1辐射的噪声。
信号输出电路1为使缓冲器8介于节点N1与晶体管3的栅极之间的结构。在输出端子4上叠加有噪声时,该噪声传播到内部的主要路径是电容器9。但是,在晶体管3的漏极-栅极间存在未图示的寄生电容。而且,晶体管3设置于输出级,因此为了确保驱动能力而尺寸变大,上述寄生电容也变得比较大。因而,叠加于输出端子4的噪声还有可能经由上述寄生电容传播到斜率控制电路6等内部电路。通过如上所述那样设置缓冲器8,经由上述寄生电容的噪声的传播路径被切断,因此能够防止由于该噪声的影响而晶体管3进行误动作从而输出信号OUT成为非意图的电平这样的误动作的发生。另外,通过设置缓冲器8,还可获得晶体管3的栅极节点的阻抗变低、噪声的振幅得以抑制这样的效果。
(第二实施方式)
下面,参照图8~图10来说明相对于第一实施方式变更了噪声检测电路的具体结构的第二实施方式。
如图8所示,噪声检测电路31具备电压变换部32、比较电路33以及周期性判定部34。当由于噪声叠加于输出端子4而电压Vc发生变化时,电压变换部32生成每次发生该变化时逐渐上升的电压Va。即,电压Va相当于将噪声的周期次数累计得到的。
作为电压变换部32,能够采用图9所示的使用二极管D1和电容器C1的结构等。
由比较器等构成的比较电路33将电压Va与电压Vth进行比较,输出当电压Va达到电压Vth时成为H电平的脉冲信号Sd。在该情况下,电压Vth相当于判定电压。电压Vth根据控制信号IN的电平被切换。具体地说,在控制信号IN为H电平的期间,被设定为比GND高且比VDD低的规定的电压。另外,在控制信号IN为L电平的期间,被设定为比VDD高的规定的电压。当脉冲信号Sd变化为H电平时,周期性判定部34将噪声检测信号Sa设为H电平,并且输出复位信号Se。电压变换部32当被提供复位信号Se时,将电压Va复位为零。
周期性判定部34从复位信号Se的输出时间点起开始复位周期Te的测量。复位周期Te被设定为比在所设想的具有周期性的噪声叠加于输出端子4的情况下电压Va从零上升至电压Vth所需的期间长的期间。周期性判定部34如果在复位周期Te的测量结束之前脉冲信号Sd再次转变为H电平,则将噪声检测信号Sa仍保持H电平,并且再次开始复位信号Se的输出和复位周期Te的测量。周期性判定部34如果在复位周期Te的测量结束之前脉冲信号Sd没有再次转变为H电平,则将噪声检测信号Sa设为L电平。
接着,说明上述结构的作用。
[1]未叠加有噪声时的动作
在输出端子4上未叠加有噪声时,电压Va未达到电压Vth,噪声检测信号Sa为L电平,因此不执行误动作防止电路7的强制驱动动作。因而,此时的信号输出电路1整体的动作为与第一实施方式同样的动作。
[2]叠加有不具有周期性的噪声时的动作
即使在输出端子4上叠加有不具有周期性的噪声,由于电压Va未达到电压Vth,因此噪声检测信号Sa仍为L电平,因此也不执行误动作防止电路7的强制驱动动作。但是,存在如下可能性:由于不具有周期性的噪声屡次叠加,因此电压Va不久达到电压Vth,从而噪声检测信号Sa转变为H电平。但是,在该情况下,直到复位周期Te的测量结束为止,电压Va不会再次达到电压Vth,噪声检测信号Sa转变为L电平,因此误动作防止电路7的强制驱动动作不会继续实施。因而,此时的信号输出电路1整体的动作为与第一实施方式同样的动作。
[3]叠加有具有周期性的噪声时的动作
在此,假设在控制信号IN为H电平的期间具有周期性的噪声叠加于输出端子4的情况。如图10所示,如果在输出端子4上叠加具有周期性的噪声则电压Va逐渐上升,不久达到电压Vth。那么,噪声检测信号Sa转变为H电平,误动作防止电路7执行强制驱动动作。此外,在图10中示意性地示出了电压Va的波形。在作为电压变换部32使用如图9那样的包括二极管和电容器的结构的情况下,实际的电压Va的波形为反复如下状态的波形:在噪声高于GND的期间以比较急剧的倾斜度上升,并且在噪声低于GND的期间以比较迟缓的倾斜度下降。
在该情况下,在周期性判定部34对复位周期Te的测量结束为止的期间电压Va再次上升至电压Vth,维持噪声检测信号Sa的H电平,因此继续实施强制驱动动作。因而,此时的信号输出电路1整体的动作为与第一实施方式同样的动作。
[4]强制驱动动作被解除时的动作
在此,假设在如上所述那样开始了强制驱动动作之后噪声的发生收敛的情况。如果噪声的叠加消失,则电压Va不上升。因此,在周期性判定部34对复位周期Te的测量结束为止的期间电压Va未达到电压Vth,噪声检测信号Sa转变为L电平,因此误动作防止电路7的强制驱动动作结束。因此,此时的信号输出电路1整体的动作为与第一实施方式同样的动作。
通过以上说明的本实施方式也能够获得与第一实施方式同样的效果。
并且,噪声检测电路31基于与对噪声的周期次数进行累计得到的值相当的电压Va是否达到电压Vth,来进行该噪声的检测。因而,根据本实施方式,与构成比较电路33的比较器等的频率特性无关地,还能够检测具有比它们的频率特性充分高的频率的噪声。
(第三实施方式)
下面,参照图11和图12来说明相对于第一实施方式变更了噪声检测电路的具体结构的第三实施方式。
如图11所示,噪声检测电路41相对于第一实施方式的噪声检测电路14而言不同点在于具备周期性判定部42以代替计数部16和周期性判定部17。
如图12所示,周期性判定部42从最初脉冲信号Sb反转的时间点t1起开始进行规定的周期性判定期间Tf的测量。周期性判定部42当在周期性判定期间Tf内持续检测到脉冲信号Sb的边沿时,在该测量期间的结束时间点t2将噪声检测信号Sa设为H电平。
通过这种结构也能够获得与第一实施方式同样的作用和效果。
并且,根据本实施方式的噪声检测电路41,基于在规定的周期性判定期间Tf内是否持续检测到脉冲信号Sb的边沿来判定是否叠加有具有周期性的噪声,因此该判定所需的期间固定而不依赖于噪声的周期。这样,根据本实施方式,与噪声的周期无关地能够在预先决定的期间内检测出具有周期性的噪声的有无,因此,即使在叠加有低频率的噪声的情况下,直到检测出该噪声为止的时间也不会过度变长。
(其它实施方式)
此外,本公开不限定于上述的且记载于附图的各实施方式,能够进行如下变形或扩展。
第一及第三实施方式中的脉冲信号Sb的脉冲宽度根据电压Vc超过电压Vth的期间而发生变化,换言之,上述脉冲宽度基于噪声的随时间的变化而发生变化。但是,也可以将脉冲信号Sb的脉冲宽度固定。例如,如果采用当电压Vc达到电压Vth时使脉冲信号转变为H电平、且在从该时间点起经过规定的固定期间之后使脉冲信号转变为L电平这样的结构,则能够将脉冲信号Sb的脉冲宽度固定。通过这样,不依赖于噪声的变化方式而设为具有固定的脉冲宽度的脉冲信号Sb,因此不会发生本来必须生成的脉冲不被生成这样的脉冲遗漏。
在上述各实施方式中,说明了作为输出晶体管使用N沟道型的MOS晶体管3且利用电阻5将其漏极上拉的结构、即低压侧驱动结构的信号输出电路,但是输出级的结构不限于此。例如,也可以设为如图13所示的信号输出电路51那样作为输出晶体管使用P沟道型的MOS晶体管52且利用电阻53将其漏极下拉的结构、即高压侧驱动结构。
在不考虑因噪声的误检测引起的误动作也没问题的情况、对于ESD等的抗破坏性足够的情况等时,噪声检测电路也可以不判定噪声的周期性的有无。即,也可以采用当检测出在输出端子4上叠加有噪声时立即执行强制驱动动作这样的结构。
在不考虑经由输出晶体管的寄生电容传播到内部电路的噪声的影响也没问题的情况等时,也可以不设置缓冲器8。
作为电压变换部32的具体结构,也可以采用例如图14和图15所示那样的结构。图14的结构是对图9的结构追加电阻R1而成的。电阻R1用于使被充入电容器C1的电荷放电,与电容器C1并联连接。如果采用这种结构,则能够将周期性判定部34的用于解除强制驱动动作的动作如下变更。
即,在图14的结构中,如果噪声的叠加消失,则对电容器C1的充电停止,从而电压Va根据RC时间常数而下降。因此,将周期性判定部34设为如下结构:当电压Va下降至电压Vth等阈值时使噪声检测信号Sa转变为L电平。通过这样,能够通过更简单的结构来实现强制驱动动作的解除。此外,在该情况下,通过电容器C1的电容值、电阻R1的电阻值、电压Vth等阈值的设定,能够调整直到强制驱动动作结束为止的解除时间。
图15的结构具备二极管D2、电容器C2以及电阻R2。二极管D2在被提供电压Vc的输入节点与输出电压Va的输出节点之间将输出节点侧作为阳极连接。电容器C2连接于输出节点与地之间。电阻R2用于对电容器C2进行充电,与二极管D2并联连接。
在该情况下,在未叠加有噪声的正常时,电容器C2通过电阻R2被充电,电压Va成为VDD附近的电压。然后,如果叠加噪声,则每次叠加噪声时电容器C2通过二极管D2被放电,电压Va逐渐下降。之后,当电压Va达到电压Vth时,噪声检测信号Sa转变为H电平,误动作防止电路7执行强制驱动动作。
另外,如果采用这样的结构,能够将周期性判定部34的用于解除强制驱动动作的动作如下变更。即,在图15的结构中,如果噪声的叠加消失,则电容器C2的放电停止,从而电压Va根据RC时间常数而上升。因此,将周期性判定部34设为如下结构:当电压Va上升至电压Vth等阈值时使噪声检测信号Sa转变为L电平。通过这样,能够通过更简单的结构来实现强制驱动动作的解除。此外,在该情况下,也与图14的结构同样地能够通过各电路常数的设定来调整解除时间。
依据实施例描述了本公开,但是应理解为本公开不限定于该实施例、构造。本公开还包括各种变形例、均等范围内的变形。除此以外,各种组合、方式以及在这些组合、方式中仅包含一个要素、或其以上或者其以下的其它组合、方式也包括在本公开的范畴、思想范围内。

Claims (10)

1.一种信号输出电路(1、51),基于从外部输入的控制信号对输出晶体管(3、52)的驱动进行控制,由此从与所述输出晶体管的一个主端子连接的输出端子(4)输出与所述控制信号的电平相应的电平的输出信号,具备:
反馈电容(9),具备第一端子和第二端子,所述第一端子与所述输出端子连接;
斜率控制电路(6),根据所述控制信号的电平,进行所述反馈电容的充电和放电,使用所述反馈电容的第二端子的电压来驱动所述输出晶体管,由此控制所述输出信号的斜率;
噪声检测电路(14、31、41),对叠加于所述输出端子的噪声进行检测;以及
误动作防止电路(7),当由所述噪声检测电路检测到噪声时,进行强制驱动动作,在该强制驱动动作中,与所述斜率控制电路对所述输出晶体管的驱动无关地,驱动所述输出晶体管使得输出与所述控制信号的电平相应的电平的所述输出信号。
2.根据权利要求1所述的信号输出电路,其中,
所述误动作防止电路在由所述噪声检测电路检测到具有周期性的噪声时进行所述强制驱动动作。
3.根据权利要求2所述的信号输出电路,其中,
所述噪声检测电路(14)具备:计数部(16),对叠加于所述输出端子的噪声的周期次数进行计数;以及周期性判定部(17),当由所述计数部计数的噪声的周期次数达到规定次数以上时判定为所述噪声具有周期性。
4.根据权利要求2所述的信号输出电路,其中,
所述噪声检测电路(31)具备:电压变换部(32),输出由于噪声叠加于所述输出端子而变化的电压;以及周期性判定部(34),当所述电压变换部的输出电压达到规定的判定电压时判定为所述噪声具有周期性。
5.根据权利要求4所述的信号输出电路,其中,
所述电压变换部(32)具备通过因叠加于所述输出端子的噪声而产生的电流来进行充电或放电的电容器(C1、C2),输出所述电容器的端子电压。
6.根据权利要求2所述的信号输出电路,其中,
所述噪声检测电路(41)具备周期性判定部(42),该周期性判定部(42)从最初检测到叠加于所述输出端子的噪声的时间点起测量规定的周期性判定期间,当在所述周期性判定期间内持续地检测到所述噪声时,判定为所述噪声具有周期性。
7.根据权利要求2至6中的任一项所述的信号输出电路,其中,
所述输出信号是在通信中所使用的信号,
所述噪声检测电路判定为叠加于所述输出端子的噪声具有周期性所需的期间是比所述通信的周期短的期间。
8.根据权利要求1至7中的任一项所述的信号输出电路,其中,
所述误动作防止电路在开始了所述强制驱动动作之后,当由所述噪声检测电路未检测到所述噪声时,结束所述强制驱动动作。
9.根据权利要求8所述的信号输出电路,其中,
所述误动作防止电路在开始了所述强制驱动动作之后,当由所述噪声检测电路未检测到所述噪声的状态持续了规定的结束判定期间时,结束所述强制驱动动作。
10.根据权利要求1至9中的任一项所述的信号输出电路,其中,
还具备连接在所述反馈电容的第二端子与所述输出晶体管的导通控制端子之间的缓冲器(8)。
CN201780014257.4A 2016-03-01 2017-01-16 信号输出电路 Active CN108702149B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016038953A JP6638474B2 (ja) 2016-03-01 2016-03-01 信号出力回路
JP2016-038953 2016-03-01
PCT/JP2017/001215 WO2017149956A1 (ja) 2016-03-01 2017-01-16 信号出力回路

Publications (2)

Publication Number Publication Date
CN108702149A true CN108702149A (zh) 2018-10-23
CN108702149B CN108702149B (zh) 2022-03-22

Family

ID=59743720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780014257.4A Active CN108702149B (zh) 2016-03-01 2017-01-16 信号输出电路

Country Status (4)

Country Link
US (1) US10425069B2 (zh)
JP (1) JP6638474B2 (zh)
CN (1) CN108702149B (zh)
WO (1) WO2017149956A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112260664A (zh) * 2020-11-03 2021-01-22 电子科技大学 一种数字滤波器和应用数字滤波器的高压驱动电路
CN112671421A (zh) * 2020-12-24 2021-04-16 西安翔腾微电子科技有限公司 一种带失效保护的宽共模输入范围接收电路及方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6638474B2 (ja) * 2016-03-01 2020-01-29 株式会社デンソー 信号出力回路
JP6988670B2 (ja) * 2018-04-24 2022-01-05 三菱電機株式会社 駆動回路、パワーモジュール及び電力変換システム
JP6852719B2 (ja) * 2018-07-12 2021-03-31 株式会社デンソー 信号出力回路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57166735A (en) * 1981-04-08 1982-10-14 Nec Corp Driving circuit
JP2006067334A (ja) * 2004-08-27 2006-03-09 Fujitsu Ten Ltd ノイズ除去装置および受信機
CN1825445A (zh) * 2005-02-22 2006-08-30 松下电器产业株式会社 驱动装置
JP2012114793A (ja) * 2010-11-26 2012-06-14 Denso Corp 通信ドライバ回路
WO2012132215A1 (ja) * 2011-03-31 2012-10-04 ルネサスエレクトロニクス株式会社 シリアル通信装置
CN204498098U (zh) * 2014-06-27 2015-07-22 松下神视株式会社 输出电路、检测传感器
CN105009452A (zh) * 2013-02-28 2015-10-28 日立汽车系统株式会社 负载驱动控制装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04222113A (ja) 1990-12-25 1992-08-12 Matsushita Electric Works Ltd デジタルフィルタ回路
JP4413482B2 (ja) * 2002-09-27 2010-02-10 三菱電機株式会社 電力用半導体素子の駆動回路
US7292075B2 (en) * 2005-01-04 2007-11-06 Ahmed Kamal Abdel-Hamid Rail-to-rail pad driver with load independent rise and fall times
JP2006245977A (ja) 2005-03-03 2006-09-14 Fuji Xerox Co Ltd パルス信号再生装置
ATE455395T1 (de) * 2006-08-08 2010-01-15 Semiconductor Components Ind Treiberschaltung
JP2010028357A (ja) * 2008-07-17 2010-02-04 Nec Electronics Corp 出力バッファ回路
JP2011151576A (ja) 2010-01-21 2011-08-04 Nec Saitama Ltd 信号検出回路および誤検出防止方法
JP2015015643A (ja) * 2013-07-05 2015-01-22 ローム株式会社 信号伝達回路
JP6404012B2 (ja) * 2014-06-27 2018-10-10 ローム株式会社 信号処理装置
JP6233270B2 (ja) * 2014-10-21 2017-11-22 株式会社デンソー 保護回路
JP6638474B2 (ja) * 2016-03-01 2020-01-29 株式会社デンソー 信号出力回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57166735A (en) * 1981-04-08 1982-10-14 Nec Corp Driving circuit
JP2006067334A (ja) * 2004-08-27 2006-03-09 Fujitsu Ten Ltd ノイズ除去装置および受信機
CN1825445A (zh) * 2005-02-22 2006-08-30 松下电器产业株式会社 驱动装置
JP2012114793A (ja) * 2010-11-26 2012-06-14 Denso Corp 通信ドライバ回路
WO2012132215A1 (ja) * 2011-03-31 2012-10-04 ルネサスエレクトロニクス株式会社 シリアル通信装置
CN105009452A (zh) * 2013-02-28 2015-10-28 日立汽车系统株式会社 负载驱动控制装置
CN204498098U (zh) * 2014-06-27 2015-07-22 松下神视株式会社 输出电路、检测传感器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112260664A (zh) * 2020-11-03 2021-01-22 电子科技大学 一种数字滤波器和应用数字滤波器的高压驱动电路
CN112260664B (zh) * 2020-11-03 2023-06-02 电子科技大学 一种数字滤波器和应用数字滤波器的高压驱动电路
CN112671421A (zh) * 2020-12-24 2021-04-16 西安翔腾微电子科技有限公司 一种带失效保护的宽共模输入范围接收电路及方法
CN112671421B (zh) * 2020-12-24 2022-03-18 西安翔腾微电子科技有限公司 一种带失效保护的宽共模输入范围接收电路及方法

Also Published As

Publication number Publication date
JP2017158010A (ja) 2017-09-07
WO2017149956A1 (ja) 2017-09-08
US20190020332A1 (en) 2019-01-17
CN108702149B (zh) 2022-03-22
US10425069B2 (en) 2019-09-24
JP6638474B2 (ja) 2020-01-29

Similar Documents

Publication Publication Date Title
CN108702149A (zh) 信号输出电路
JP4579292B2 (ja) 電力供給制御装置及びその閾値変更方法
JP4540610B2 (ja) 半導体集積回路装置及びそれを用いた電源電圧監視システム
JP4755197B2 (ja) 電力供給制御装置
US7825705B2 (en) Reset signal generating circuit
US10355472B2 (en) Over temperature protection circuit and semiconductor device
US11128289B2 (en) Driver circuit having overcurrent protection function
JP6299554B2 (ja) パワーオンリセット回路
US7545127B2 (en) Power supply controller
JP2010166110A (ja) 電圧検出回路
US6100678A (en) Single package pin providing soft-start and short-circuit timer functions in a voltage regulator controller
KR100535114B1 (ko) 파워 업 검출 장치
JP2017527131A (ja) Dv/dt検出および保護装置ならびにdv/dt検出および保護方法
JP5163211B2 (ja) リセット回路および電源制御用半導体集積回路
JP6847997B2 (ja) 低自己消費電流パワーオンリセット回路
US7639055B2 (en) PWM signal generator
US8872564B2 (en) Semiconductor device
CN112886956A (zh) 上电复位信号发生装置
JP5181761B2 (ja) リセット回路および電源制御用半導体集積回路
US11476760B2 (en) Semiconductor process variation detector
JP5703657B2 (ja) 電圧検出器及び電圧検出方法
JP6024498B2 (ja) 半導体駆動装置
JP5780270B2 (ja) スイッチング素子の駆動回路
US20220246379A1 (en) Slow-release relay circuit and train control device
US6320368B1 (en) Method for determining the drive capability of a driver circuit of an integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant