KR101389234B1 - 정전기 방전 보호 회로 - Google Patents
정전기 방전 보호 회로 Download PDFInfo
- Publication number
- KR101389234B1 KR101389234B1 KR1020097025962A KR20097025962A KR101389234B1 KR 101389234 B1 KR101389234 B1 KR 101389234B1 KR 1020097025962 A KR1020097025962 A KR 1020097025962A KR 20097025962 A KR20097025962 A KR 20097025962A KR 101389234 B1 KR101389234 B1 KR 101389234B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- source node
- voltage source
- circuit
- electrostatic discharge
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 10
- 238000004088 simulation Methods 0.000 description 7
- 101000573637 Homo sapiens LRP chaperone MESD Proteins 0.000 description 5
- 102100026257 LRP chaperone MESD Human genes 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
ESD 보호 회로는, 제 1 전압 공급원 노드와 회로의 제 2 전압 공급원 노드 사이에 연결된 제 1 전압 클램프와, 상기 제 2 전압 공급원 노드와 회로의 전압 리턴부 사이에 연결된 제 2 전압 클램프를 포함한다. 상기 제 1 전압 공급원 노드는, 회로의 사전 결정된 게이트 산화막 신뢰도의 전위보다 큰 제 1 전압을 수신하도록 구성되어 있다. 상기 제 2 전압 공급원 노드는, 제 1 전압보다 작은 제 2 전압을 수신하도록 동작하고 있다. 상기 제 1 전압 클램프는, 제 1 및 제 2 전압 공급원 노드 사이에서, ESD 이벤트시에, 제 1 전압 공급원 노드 상의 제 1 전압을 제 1 값으로 클램프하도록 동작하고, 상기 제 2 전압 클래프는, 제 2 전압 공급원 노드와 전압 리턴부 사이에서, ESD 이벤트시에, 제 2 전압 공급원 노드 상의 제 2 전압을 제 2 값으로 클램프하도록 동작한다.
Description
본 발명은 일반적으로 전자 회로에 관한 것으로, 보다 구체적으로는 정전기 방전(ESD; electrostatic discharge) 보호 회로에 관한 것이다.
정전기 및/또는 다른 과도 전류 펄스(transient pulses)(예를 들면, 로드 덤프(load dump))의 방전에 의해서 야기되는 손상으로부터 집적 회로(IC) 장치를 보호하는 ESD 보호 회로의 사용은 널리 알려져 있다. 소정의 큰 전압 및/또는 전류의 과도 전류 펄스를 포함할 수 있는 ESD 이벤트는, 장치의 즉각적(즉, 돌발적) 고장을 반드시 일으키지 않을 수도 있지만, 장치의 일부만을 손상시키고, 및/또는, 동작 수명을 상당히 짧게 하거나 장치의 신뢰성에 부정적으로 영향을 줄 수 있는 잠재적 결함을 야기할 수 있다.
예컨대, 전자 퓨즈(eFuse) 프로그래밍과 같은 소정의 애플리케이션은, 비교적 고에너지(예를 들면, 전압 및/또는 전류)의 신호를, 적절한 전력 공급원으로부터 IC로 인가한다. eFuse 프로그래밍의 경우에, IC의 특정한 게이트 산화막의 신뢰성을 허용한 것보다 큰 전압이, IC의 하나 이상의 핀(예를 들면, eFuse 프로그래 밍 핀)에 통상적으로 인가된다. IC 핀에 인가된 전압은, 프로그래밍될 선택된 eFuse를 통해서 경로가 설정되기 때문에, 그것에 의하여 eFuse의 저항이 변화되게 된다. 이러한 프로그래밍 전압은 비교적 짧은 기간 동안에 IC 핀에만 인가되고 나서, eFuse로 프로그래밍된 상태를 검증하기 위해, 상기 핀은 후속되는 판독 동작에서 접지되도록 묶인다.
IC 핀에 연결된 회로가 ESD 이벤트 때문에 손상되게 되는 것으로부터 보호하기 위해, IC 핀은 표준 ESD 클램핑 회로를 포함한다. 표준 ESD 클램핑 회로가 다수의 eFuse 프로그래밍 애플리케이션에서 사용 가능한 동안에, 프로그래밍 전압이 매우 짧은 기간(예를 들면, 1초 미만) 동안에 IC에 인가되면, 소정의 일관성을 갖고서 이러한 짧은 프로그래밍 시간의 요구 조건을 충족시키는 것이 종종 어렵다. 포스트 패키징(post-packaging) eFuse 프로그래밍 동작에서 요구될 수 있는 바와 같이, 예컨대 eFuse 프로그래밍 신호와 같은 고에너지 신호가 패키지된 IC 장치의 핀에 인가되는 경우에, ESD 보호 회로 내의 손상된 게이트 산화막 때문에 종종 IC 핀에 연결된 회로가 손상될 수 있어, 이는 바람직하지 못하다.
따라서, 종래의 ESD 보호 회로에 의해 나타나는 하나 이상의 문제점을 겪지 않는 고전압 환경에서의 사용에 적합한 개선된 ESD 보호 회로를 필요로 한다.
본 발명의 예시적인 실시예는, 이에 제한되지 않지만, IC의 게이트 산화막 신뢰도가 허용하는 것보다 큰 eFuse 프로그래밍 신호와 같은 인가된 신호를 수신하기 위해 구성된 IC에서 사용하기에 적합한 개선된 ESD 보호 회로를 제공함으로써, 상기한 요구를 충족시킨다. 이를 달성하기 위해, 본 발명의 실시예는 인가된 전압을 수신하도록 구성된 IC 핀에 인가된 복수의 전압 클램프 스테이지를 이용한다.
본 발명의 실시예 의하면, ESD 보호 회로는, 회로의 제 1 전압 공급원 노드와 제 2 전압 공급원 노드 사이에 연결된 제 1 전압 클램프와, 회로의 상기 제 2 전압 공급원 노드와 전압 리턴부(voltage return) 사이에 연결된 제 2 전압 클램프를 포함한다. 상기 제 1 전압 공급원 노드는, 회로의 사전 결정된 게이트 산화막 신뢰도의 전위보다 큰 제 1 전압을 수신하도록 구성되어 있다. 상기 제 2 전압 공급원 노드는, 제 1 전압보다 작은 제 2 전압을 수신하도록 동작하고 있다. 상기 제 1 전압 클램프는, 제 1 및 제 2 전압 공급원 노드 사이에서, ESD 이벤트시에, 제 1 전압 공급원 노드 상의 제 1 전압을 제 1 값으로 클램프하도록 동작하고, 상기 제 2 전압 클래프는, 제 2 전압 공급원 노드와 전압 리턴부 사이에서, ESD 이벤트시에, 제 2 전압 공급원 노드 상의 제 2 전압을 제 2 값으로 클램프하도록 동작한다. 하나 이상의 ESD 보호 회로는 집직 회로 장치에 포함될 수 있다.
본 발명의 다른 실시예에 의하면, 제 1 전압 공급원 노드와 회로의 전압 리턴부, 및/또는, 제 2 전압 공급원 노드와 회로의 전압 리턴부 사이에서, ESD 이벤트로부터 회로를 보호하는 방법이 제공된다. 상기 제 1 전압 공급원 노드는, 회로의 사전 결정된 게이트 산화막 신뢰도의 전위보다 큰 제 1 전압을 수신하도록 구성되고, 상기 제 2 전압 공급원 노드는, 제 1 전압보다 작은 제 2 전압을 수신하도록 동작한다. 상기 방법은, ESD 이벤트시에, 제 1 전압 공급원 노드 상의 제 1 전압을 제 1 값으로 클램프하는 단계와, ESD 이벤트시에, 제 2 전압 공급원 노드 상의 제 2 전압을 제 2 값으로 클램프하는 단계를 포함한다.
이것들 및 그 외의 특징과, 본 발명의 목적 및 이점은, 첨부 도면과 관련해서 판독되는 그 예시적인 실시예의 이하의 상세한 설명으로부터 명백해질 것이다.
도 1은 본 발명의 기술을 구체화기 위해 변경될 수 있는 예시적인 ESD 보호 회로를 나타내는 개략도,
도 2는 본 발명의 실시예에 따라 형성된 예시적인 ESD 보호 회로를 나타내는 개략도,
도 3a 및 3b는, 본 발명의 측면에 따라, 상기 회로의 해당 전력 핀(power pins)에 인가되는 전압 전위가 0부터 상승됨에 따라, 도 2에 나타낸 ESD 보호 회로의 예시적인 시뮬레이션을 나타내는 그래프,
도 4는, 본 발명의 측면에 따라, 상기 회로의 전력 핀에 2.5킬로볼트(kV) HBM(Human Body Model) ESD 압력이 인가됨에 따라, 도 2에 도시된 ESD 보호 회로의 예시적 시뮬레이션을 나타내는 그래프.
이하에서, 본 발명은 ESD 이벤트로부터 야기되는 손상으로부터, IC와 같은 회로를 보호하기 위해 사용하는데 적합한 예시적인 ESD 보호 회로에 대해서 설명한 다. 그러나, 본 발명은 이것들 또는 소정의 다른 특정한 ESD 보호 회로 구성에 제한되는 것이 아님을 이해해야 한다. 오히려, 본 발명은, 고에너지 신호, 예컨대 규정된 최대 게이트 산화막 전압보다 큰 전압을 생성하는 신호가, IC 내의 게이트 산화막을 손상시키지 않고서, IC의 전력 핀에 여전히 인가될 수 있도록 함과 동시에, ESD 이벤트로부터 회로를 보호하는 기술에 보다 일반적으로 적용할 수 있다. 이를 달성하기 위해, 본 발명은 복수 스테이지의 전압 클램핑 구성을 이용하고, 그 예시적 실시예는 이하에서 보다 상세히 설명된다.
이하에서 사용되는 "전력 핀"이란, 예컨대 IC 패드, 본드 와이어, IC 패키지 핀 등을 통해서 회로에 대해 외부적으로 바람직하게 액세스할 수 있는 ESD 보호 회로의 전력 노드를 말하는 것이다. ESD 보호 회로 내의 전력 노드가, ESD 보호 회로를 포함하는 IC 장치에 연관된 해당 패키지 핀으로 직접 접합되거나 접합되지 않을 수도 있음을 이해해야 한다.
통상의 동작시에(예를 들면, ESD 이벤트가 없는 경우), ESD 보호 회로는 소정의 상당한 직류(DC) 전력을 소비하지 않기 때문에, 전력 민감형(power sensitive) 애플리케이션에서 사용하기에 적합하다. 본 발명의 구현예는, 상보성 금속 산화막 반도체(complementary metal-oxide-semiconductor: CMOS) 제조 프로세스를 이용하여 형성될 수 있는 바와 같은, p-채널 금속 산화막 반도체(p-channel metal-oxide-semiconductor: PMOS) 및 n-채널 금속 산화막 반도체(n-channel metal-oxide-semiconductor: NMOS) 트랜지스터 장치에 대해서 이하에 구체적으로 설명하지만, 본 발명이 이러한 트랜지스터 장치 및/또는 이러한 제조 프로세스에 한정되지 않고, 예컨대 바이폴라 접합 트랜지스터(BJT) 등과 같은 그 밖의 적절한 장치 및/또는 제조 프로세스(예를 들면, 바이폴라, BiCMOS, 등)가 당업자에 의해 이해되는 바와 같이 동일하게 채용될 수 있음을 이해해야 한다. 또한, 본 발명의 바람직한 실시예가 통상적으로 실리콘 웨이퍼로 제조되지만, 이와 달리 본 발명의 실시예는 갈륨 비소(GaAs), 인듐 인(InP) 등을 포함하지만 이에 제한되지 않는 다른 재료를 포함하는 웨이퍼로 제조될 수 있다.
기본적으로, ESD 보호 회로는, ESD 이벤트 동안에만 활성 상태로 되고, 보호되고 있는 회로에 연관된 하나 이상의 입출력 패드의 전압을 충분히 낮은 레벨로 클램프하여, 보호되고 있는 회로가 치명적인 손상을 입는 것을 방지할 뿐만 아니라, 상당히 큰 ESD 전류(예를 들면, 대략 수 암페어)를 우회시키기 위한 전류 방전 경로를 형성한다. ESD 이벤트로부터 보호되고 있는 회로가, 이산 장치(discrete device)(예를 들면, 이산 전력 트랜지스터)의 경우에서와 같이, 단일 구성요소를 포함하거나, 혹은, 보다 큰 회로를 형성하기 위해 서로 연결될 수 있는 복수의 장치를 포함할 수 있음을 이해해야 한다. ESD 이벤트는, 몇 나노초(ns) 미만의 상승 시간 및/또는 하강 시간을 통상적으로 갖는 대전압(예를 들면, 대략 수천 볼트) 및/또는 대전류(예를 들면, 대략 수 암페어)의 과도 전류 펄스를 포함하도록 규정될 수 있고, 또한 단지 사실상 정전기인 이벤트가 아닐 수도 있다.
도 1은 본 발명의 기술을 구체화하기 위해 변경될 수 있는 예시적인 ESD 보호 회로(100)를 나타내는 개략도이다. ESD 이벤트 동안에 손상으로부터 IC 내의 회로를 보호하는데 사용될 수 있는 ESD 보호 회로(100)는, 비교적 큰 NMOS 트랜지스터 장치인, 전압 클램프로서 주로 기능하는 MESD(예를 들면, 대략 몇천 마이크로미터(㎛)의 채널폭을 가짐)로서 바람직하게 구현되는 ESD 보호 구조(102)를 포함한 다. 다이오드 D0는 ESD 보호 회로(100)에 포함될 수도 있고, 전압 공급 노드 VDD18에 연결되어 있는 다이오드 D0의 캐소드, 기판 바이어싱 전압원 VSS일 수 있는, 회로의 전압 리턴부에 연결된 D0의 애노드를 포함할 수 있다. 다이오드 D0는 추가적인 전압 클램핑 장치로서 기능한다. NMOS 장치 MESD는 VDD18에 연결된 드레인(D)와, VSS에 연결된 소스(S)와, 노드 N2에서 ESD 트리거 회로(104)의 출력에서 생성된 제어 신호를 수신하는 게이트(G)를 포함한다. IC 내의 회로에 전력 공급하기 위해 전압(예를 들면, 1.8볼트)이 제공될 수 있는 전압 공급 노드 VDD18은, 제 1 전력 핀(103)에 연결될 수 있고, 접지(예를 들면, 0볼트)될 수 있는 전압 리턴부는 제 2 전력 핀에 연결될 수 있다.
금속 산화막 반도체(MOS) 장치가 사실상 대칭적이고, 그에 따라 쌍방향성이기 때문에, MOS 장치에서의 소스 및 드레인 지정의 할당은 실질적으로 임의적임을 이해해야 한다. 따라서, 소정의 MOS 장치의 소스 및 드레인은 일반적으로 제 1 및 제 2 소스/드레인으로 각각 지칭될 수 있고, 이와 관련해서 "소스/드레인"는 장치의 소스 또는 드레인을 나타낸다.
NMOS 장치 MESD는, IC가 ESD 이벤트에 의해 손상되는 것을 방지하도록 충분히 낮은 레벨로 전압 공급 노드 VDD18의 전압을 클램프할 뿐만 아니라, ESD 이벤트에 의해 생성된 큰 ESD 전류를 우회시키기 위한 전류 방전 경로를 제공하도록 적절한 크기로 하는 것이 바람직하다. 트리거 회로(104)에 의해 생성된 제어 신호는, NMOS 장치 MESD가 회로의 통상의 동작시에(예를 들면, ESD 이벤트가 없는 경우에) 비활성 상태를 유지하는 것을 보증해야 하고, 반면에 전기 경로는 NMOS 장치 MESD 를 거쳐서 2개의 전력 핀(103, 105) 사이에 형성되는 것은 바람직하지 못하다.
트리거 회로(104)는, VDD18을 가로질러서, 용량 C1과 직렬로 연결된 저항 R1을 포함하는 저항 용량(RC) 회로로서 구현될 수 있는 타이밍 회로를 포함한다. 보다 구체적으로, 저항 R1의 제 1 단자는 VDD18에 연결되고, R1의 제 2 단자는 노드 N1에서의 용량 C1의 제 1 단자에 연결되고, C1의 제 2 단자는 VSS에 연결된다. 타이밍 회로는 핀(103, 105) 사이의 ESD 천이를 검출하도록 동작하는 것이 바람직하다. ESD 이벤트가 발생했으면, ESD 보호 회로(100)가 활성 상태를 유지하는 시간량은, 타이밍 회로에 의해 주로 제어된다. RC 타이밍 회로의 시간 상수 τ(τ=R1×C1)는, 당업자에 의해 주지된 바와 같이, R1에 대한 저항값과 C1에 대한 용량값의 적절한 선택에 의해 설정된다. RC 타이밍 회로의 시간 상수는, 약 0.1마이크로초(㎲)~약 100㎲의 범위로 되도록 선택되는 것이 바람직하다. 대략 1㎲의 시간 상수는, 약 150ns(예를 들면, 1.5킬로(K)옴과 100피코패럿(pF))의 RC 지속 기간을 갖는 HBM ESD 이벤트의 지속 기간을 지나서 실질적으로 ESD 보호 회로(100)가 활성 상태를 유지할 수 있도록 하는 점에서 바람직하고, 또한 일반적으로 대략 수 밀리초(ms)인 통상의 전압 공급 상승 기간(예를 들면, 파워업(power-up))의 지속 기간보다 실질적으로 짧다. 본 발명은 소정의 특정한 시간 상수값에 한정되지 않거나, 타이밍 구성요소 R1과 C1에 대해 소정의 특정한 값으로 제한하는 발명이 아니지만, 예시적인 실시예에서, 예컨대, 저항 R1은 약 550㏀으로 선택되고, 용량 C1은 약 1.4pF으로 선택되어, 약 0.77㎲의 시간 상수로 된다.
노드 N1에서 타이밍 회로에 의해 전개되는 전압은, 출력 노드 N2에서 제어 신호를 생성하기 위해, 직렬로 연결된 인버터에 의해 버퍼링되는 것이 바람직하다. 특히, 트리거 회로(104)는, 제 1 NMOS 트랜지스터 장치 M0와 제 1 PMOS 트랜지스터 장치 M3을 포함하는 제 1 인버터와, 제 2 NMOS 트랜지스터 장치 M1과 제 2 PMOS 트랜지스터 장치 M4를 포함하는 제 2 인버터와, 제 3 NMOS 트랜지스터 장치 M2와 제 3 PMOS 트랜지스터 장치 M5를 포함하는 제 3 인버터를 포함한다. NMOS 장치 M0, M1, M2의 소스는 전압 리턴부 VSS에 연결되고, PMOS 장치 M3, M4, M5의 소스는 전압 공급 노드 VDD18에 연결된다. 장치 M0, M3의 게이트는 노드 N1에서 서로 연결되어, 제 1 인버터의 입력을 형성하고, M0 및 M3의 드레인은 서로 연결되어 노드 N1A에서 제 1 인버터의 출력을 형성한다. 장치 M1, M4의 게이트는 노드 N1A에서 서로 연결되어 제 2 인버터의 입력을 형성하고, M1 및 M4의 드레인은 서로 연결되어 노드 N1B에서 제 2 인버터의 출력을 형성한다. 장치 M2, M5의 게이트는 노드 N1B에서 서로 연결되어 제 3 인버터의 입력을 형성하고, M2 및 M5의 드레인은 서로 연결되어 노드 N2에서 제 3 인버터의 출력을 형성한다.
ESD 보호 회로(100)의 하나의 단점은, eFuse 프로그래밍 신호와 같은 고에너지 신호가 IC 장치의 핀(103)에 인가되는 경우에, 포스트 패키징 eFuse 프로그래밍 애플리케이션에서 요구될 수 있는 바와 같이, IC 내의 손상된 게이트 산화막 때문에, IC 핀에 연결된 회로가 종종 손상될 수 있는 것이다. 예컨대, 2.5볼트 eFuse 프로그래밍 신호가, 사전에 정해진 기간(예를 들면, 약 1초보다 큼)보다 긴 기간 동안에 1.8볼트 게이트 산화막 프로세스를 이용하여 제조된 IC의 핀(103)에 인가되는 경우에, IC의 게이트 산화막은 손상될 수 있기 때문에, IC의 신뢰도에 바람직하 지 못하게 영향을 미친다.
도 2는, 본 발명의 실시예에 따라, 인가 고에너지 신호를 사용하기에 적합한 예시적인 ESD 보호 회로(200)의 적어도 일부를 나타내는 개략도이다. ESD 보호 회로(200)가 IC의 게이트 산화막의 신뢰도가 허용하는 것보다 큰 인가 전압을 사용할 수 있도록 하기 위해, ESD 보호 회로는 다단계 클램핑 구성을 이용한다. 특히, ESD 보호 회로(200)는, 제 1 ESD 보호 구조(204)에 연결된 제 1 트리거 회로(202)를 구비하는 제 1 전압 클램프와, 제 2 ESD 보호 구조(208)에 연결된 제 2 트리거 회로(206)를 구비하는 제 2 전압 클램프를 포함한다. 제 1 전압 클램프 내의 하나 이상의 PMOS 및 NMOS 트랜지스터는, 고전압 공급원(예를 들면, 약 2.5볼트)을 동작시키기에 적합한 고전압 장치인 것이 바람직하다. 제 2 전압 클램프 내의 하나 이상의 PMOS 및 NMOS 트랜지스터는, 낮은 코어 전압 공급원(예를 들면, 약 1.0볼트)을 동작시키기에 적합한 저전압 장치인 것이 바람직하다.
근래의 혼합 신호 집적 회로 프로세스는, 통상, 동일한 칩 상에서 제조된 2개 이상의 버전의 트랜지스터, 즉 "고전압" 및 "저전압" 트랜지스터 장치를 제공한다. 매우 얇은 게이트 산화막(예를 들면, 약 15~25옹스트롬), 매우 짧은 게이트 길이(예를 들면, 약 0.06~0.15㎛)를 통상적으로 갖고, 약 0.35볼트의 아주 작은 임계 전압을 일반적으로 갖는 저전압 장치는, 낮은 코어 공급원 전압(예를 들면, 1.0볼트)으로 동작하게 된다. 저전압 장치에 비해서 훨씬 두꺼운 게이트 산화막과 긴 게이트 길이를 통상적으로 갖고, 예를 들어 약 0.75볼트와 같은 저전압 장치보다 대략 높은 아주 작은 임계 전압을 일반적으로 갖는 고전압 장치는, 높은 공급원 전 압(예를 들면, 약 2.5볼트)으로 동작하게 된다. 고전압 및 저전압 트랜지스터 버전은 일반적으로 NMOS 및 PMOS 장치 형태의 양쪽에서 제공된다. 저전압 트랜지스터의 이점은, 낮은 코어 공급원의 사용시에 우수한 성능을 제공하고, 또한, 고전압 트랜지스터에 비교해서 상당히 작은 영역을 차지하는 것이다. 그러나, 낮은 코어 공급원(예를 들면, 2.5볼트)보다 대략 높은 전압이 저전압 트랜지스터의 소정의 단자를 가로질러서 인가되는 경우에, 신뢰도 문제 또는 심지어 장치 고장이 발생할 수 있다.
도 2로부터 명백한 바와 같이, 제 1 전압 클램프는 제 1 전압 공급원 노드 VDD25Q와 제 2 전압 공급원 노드 VDD10 사이에서 연결되고, 제 2 전압 클램프는, 기판 바이어싱 소스 노드 VSS일 수 있는 회로의 전압 리턴부 노드와, 제 2 전압 노드 VDD10 사이에서 연결된다. 제 1 전압 공급원 노드 VDD25Q는, 고전압 eFuse 프로그래밍 신호(예를 들면, 2.5볼트)가 선택적으로 인가될 수 있는 제 1 전력 핀(201) 또는 다른 전압원에 연결될 수 있다. 마찬가지로, 제 2 전압 공급원 노드 VDD10는, 회로의 낮은 코어 공급 전압원(예를 들면, 1.0볼트)에 연결될 수 있는 제 2 전력 핀(203)에 연결될 수 있다. ESD 보호 회로(200)의 전압 리턴부 노드 VSS는, 접지(예를 들면, 0볼트)될 수 있는 제 3 전력 핀(205)에 연결될 수 있다. 본 발명은 각각의 전력 핀(201, 203, 205)에 인가되는 소정의 특정한 전압 레벨에 한정되는 것이 아님을 이해해야 한다.
제 1 ESD 보호 구조(204)는, 도 1에 도시된 ESD 보호 회로(100) 내의 ESD 보호 구조(102)와 같이, 제 1 전압 공급원 노드 VDD25Q에 연결된 드레인과, 제 2 전 압 공급원 노드 VDD10에 연결된 소스와, 제 1 ESD 트리거 회로(202)의 출력에서 생성된 제 1 제어 신호를 노드 N2T에서 수신하기 위한 게이트를 갖는 비교적 큰 NMOS 트랜지스터 장치 Mesd1(예를 들면, 대략 몇천 마이크로미터의 채널폭을 가짐)를 포함하는 것이 바람직하다. 마찬가지로, 제 2 ESD 보호 구조(208)는, 제 2 전압 공급원 노드 VDD10에 연결된 드레인과, 전압 리턴부 노드 VSS에 연결된 소스와, 제 2 ESD 트리거 회로(206)의 출력에서 생성된 제 2 제어 신호를 노드 N2에서 수신하기 위한 게이트를 갖는 비교적 큰 NMOS 트랜지스터 장치 Mesd2를 포함하는 것이 바람직하다. 본 발명은 장치 Mesd1과 Mesd2를 소정의 특정한 크기로 제한하지 않지만, 예시적인 실시예에 있어서는, 장치 Mesd1과 Mesd2의 각각은 약 3000㎛의 채널폭(W)과 약 0.2㎛의 채널 길이(L)를 갖는다. 또한, Mesd1과 Mesd2는 서로 동일한 크기로 될 필요는 없다.
제 1 트리거 회로(202)는 복수의 인버터를 포함하는 것이 바람직하고, 이들 각각의 인터버는 PMOS 트랜지스터와 NMOS 트랜지스터를 포함한다. 특히, 제 1 인버터는 PMOS 트랜지스터 M3과 NMOS 트랜지스터 M0를 포함하고, 각 트랜지스터는 소스, 드레인, 게이트를 갖는다. M3의 소스는 제 1 전압 공급원 노드 VDD25Q에 연결되고, M3 및 M0의 드레인은 서로 연결되어 노드 N1AT에서 제 1 인터버의 출력을 형성하고, M3 및 M0의 게이트는 서로 연결되어 노드 N1T에서 제 1 인터버의 입력을 형성하고, M0의 소스는 제 2 전압 공급원 노드 VDD10에 연결된다. 마찬가지로, 제 2 인버터는 PMOS 트랜지스터 M4와 NMOS 트랜지스터 M1을 포함한다. M4의 소스는 VDD25Q에 연결되고, M4 및 M1의 드레인은 서로 연결되어 노드 N1BT에서 제 2 인버 터의 출력을 형성하고, M4 및 M1의 게이트는 노드 N1AT에서 제 1 인버터의 출력에 연결되고, M1의 소스는 VDD10에 연결된다.
당업자에 의해 알 수 있는 바와 같이, 제 1 트리거 회로(202)에서의 제 1 인버터의 입력은 RC 회로에, 또는, ESD 이벤트가 발생한 후에 제 1 트리거 회로가 활성 상태를 유지하는 시간량을 제어하기 위한 다른 타이밍 회로에 연결되는 것이 바람직하다. RC 회로는, 저항 R1 또는 용량 C1과 직렬로 연결된 다른 저항 요소(예를 들면, MOS 장치), 혹은, 다른 용량 요소를 포함하고, 제 1 전압 공급원 노드 VDD25Q와 제 2 전압 공급원 노드 VDD10 사이에서, R1과 C1의 접합은 노드 N1T에서 제 1 인버터의 입력에 연결되어 있다. 본 발명은 소정의 특정한 시간 상수에 한정되지 않지만, 본 발명의 바람직한 실시예에서, RC 회로의 시간 상수 τ1(τ1=R1×C1)는 약 0.1~100㎲의 범위가 되도록 선택된다. 단지 예로서, 저항 R1은 약 550㏀으로 되도록 선택될 수 있고, 용량 C1은 약 1.4pF으로 되도록 선택될 수 있고, 그 결과 시간 상수는 약 0.77㎲로 된다. 이러한 시간 상수는, ESD 보호 회로(200)가 약 150ns(예를 들면, 1.5㏀ 및 100pF)의 RC 지속 기간의 HBM ESD 이벤트의 지속 기간을 실질적으로 넘어서 활성 상태를 유지할 수 있도록 한다는 점에서 바람직하고, 또한, 대략 수밀리초인 통상의 전압 공급원 상승 기간(예를 들면, 파워업)의 지속 기간보다 실질적으로 작다.
제 1 트리거 회로(202)는, 노드 N1BT에서 제 2 인버터의 출력에 연결된 입력을 갖고, 트랜지스터 Mesd1을 제어하는 제 1 제어 신호를 생성하기 위해 노드 N2T에서 출력을 갖는 출력 스테이지(210)를 더 포함한다. 구체적으로, 출력 스테이 지(210)는 NMOS 트랜지스터 M2와 PMOS 트랜지스터 M5를 구비하는 풀 CMOS 인버터로서 구성되는 것이 바람직하고, 각각의 트랜지스터는 드레인, 소스, 게이트를 포함한다. M5의 소스는 제 1 전압 공급원 노드 VDD25Q에 연결되고, M2 및 M5의 드레인은 출력 노드 N2T에서 서로 연결되고, M2 및 M5의 게이트는 노드 N1BT에서 제 2 인버터의 출력에 연결되고, M2의 소소는 제 2 전압 공급원 노드 VDD10에 연결된다. 다른 회로는 출력 스테이지(210)에서와 마찬가지로 생각된다.
제 2 트리거 회로(206)는, 제 1 트리거 회로(202)와 같이, 복수의 인버터를 포함하는 것이 바람직하다. 제 1 인버터는 PMOS 트랜지스터 M9와 NMOS 트랜지스터 M6을 포함하고, 각각의 트랜지스터는 소스, 드레인, 게이트를 갖는다. M6의 소스는 전압 리턴부 VSS에 연결되고, M6 및 M9의 드레인은 서로 연결되어 노드 N1A에서 제 1 인버터의 출력을 형성하고, M6 및 M9의 게이트는 서로 연결되어 노드 N1에서 제 1 인버터의 입력을 형성하고, M9의 소스는 제 2 전압 공급원 노드 VDD10에 연결된다. 제 2 인버터는 PMOS 트랜지스터 M10과 NMOS 트랜지스터 M7을 포함한다. M7의 소스는 VSS에 연결되고, M7 및 M10의 드레인은 서로 연결되어 노드 N1B에서 제 2 인버터의 출력을 형성하고, M7 및 M10의 게이트는 노드 N1A에서 제 1 인버터의 출력에 연결되고, M10의 소스는 VDD10에 연결된다.
제 2 트리거 회로(206)에서의 제 1 인버터의 입력은, RC 회로에, 또는, 제 1 트리거 회로(202)에서의 RC 회로와 같이, ESD 이벤트가 발생한 후에 제 2 트리거 회로가 활성 상태를 유지하는 시간량을 제어하도록 동작하는 다른 타이밍 회로에 연결되는 것이 바람직하다. RC 회로는 저항 R2 또는 용량 C2와 직렬로 연결된 다 른 저항 요소, 혹은, 다른 용량 요소를 포함하고, 제 2 전압 공급원 노드 VDD10과 전압 리턴부 VSS 사이에서, R2와 C2의 접합은 노드 N1에서 제 1 인버터의 입력에 연결되어 있다. 본 발명은 소정의 특정한 시간 상수에 한정되지 않지만, 본 발명의 바람직한 실시예에서, RC 회로의 시간 상수 τ2(τ2=R2×C2)는 약 0.1~100㎲의 범위로 되도록 선택된다. 단지 예로서, R2는 약 550㏀으로 되도록 선택될 수 있고, 용량 C2는 약 1.4pF으로 되도록 선택될 수 있고, 그 결과 시간 상수는 약 0.77㎲로 된다.
제 2 트리거 회로(206)는, 노드 N1B에서 제 2 인버터의 출력에 연결된 입력을 갖고, 트랜지스터 Mesd2에 제공된 제 2 제어 신호를 생성하기 위해 노드 N2에서 출력을 갖는 출력 스테이지(212)를 더 포함한다. 구체적으로, 출력 스테이지(212)는, 출력 스테이지(210)와 같이, NMOS 트랜지스터 M8과 PMOS 트랜지스터 M11을 구비하는 풀 CMOS 인버터로서 구성되는 것이 바람직하고, 각각의 트랜지스터는 드레인, 소스, 게이트를 포함한다. M8의 소스는 VSS에 연결되고, M8 및 M11의 드레인은 노드 N2에서 서로 연결되고, M8 및 M11의 게이트는 노드 N1B에서 제 2 인버터의 출력에 연결되고, M11의 소소는 VDD10에 연결된다. 다른 회로는 출력 스테이지(212)에서와 마찬가지로 생각된다.
제 1 및 제 2 트리거 회로(202, 206)가 각각 3개의 인버터를 포함하는 것으로 도시되어 있지만, 트리거 회로는 도시된 특정 개수의 인버터에 한정되지 않음을 이해해야 한다. 또한, 보다 많은 인버터(예를 들면, 5개) 또는 보다 적은 인버터(예를 들면, 1개)가 제 1 및/또는 제 2 트리거 회로에서 채용될 수 있다. 또한, 제 1 및 제 2 트리거 회로(202, 206)는 제 1 및 제 2 제어 신호를 생성하는 타이밍 회로에 의해 생성된 각각의 타이밍 신호를 버퍼링하기 위해 다른 회로를 포함할 수도 있다. 트리거 회로에서의 전파 지연을 최적화하기 위해, 소정의 트리거 회로에서 사용되는 인버터의 개수를 선택할 수 있다. 본 방식의 목적은, 각각의, 최소 크기의 인버터에 있어서 상당히 큰 게이트 용량을 갖는 대형 트랜지스터 Mesd1, Mesd2를 구동하는 것이다. 다른 최적화 방식이 본 발명에 의해 마찬가지로 생각되지만, 당업자에 의해 알 수 있는 바와 같이, 대략 2.7배의 인수와 이전의 인버터를 곱하여 트리거 회로 내의 각각의 연속적인 인버터의 크기를 증대시키는 것이 전략이다. 각 인버터를 통한 전파 지연은 약 2.7%td과 대략 동등하게 일정한 것이 이상적이고, td는 다른 최소 크기 인버터의 등가 부하를 갖는 최소 크기 인버터의 지연이다.
ESD 보호 회로(200)는 제 1 및 제 2 다이오드 D0, D1을 각각 더 포함할 수 있다. 다이오드 D0는 제 1 전압 공급원 노드 VDD25Q와 전압 리턴부 노드 VSS 사이에 연결된다. 보다 구체적으로, 다이오드 D0의 캐소드는 VDD25Q에 연결되고, D0의 애노드는 VSS에 연결된다. 마찬가지로, 다이오드 D1은 제 2 전압 공급원 노드 VDD10과 VSS 사이에 연결된다. 보다 구체적으로, 다이오드 D1의 캐소드는 VDD10에 연결되고, D1의 애노드는 VSS에 연결된다. 해당 전압 공급원 노드 VDD25Q, VDD10에서의 전위를 클램핑함으로써, 전력 핀(201, 203) 중 소정의 하나가 전력 핀(205)에 대해서 네가티브를 가하는 경우에, 다이오드 D0 및 D1는 ESD 보호를 제공한다.
특히 저저항 p+ 기판이 채용되는 경우에도 하나 이상의 다이오드 D0 및 D1이 기생 다이오드로서 구현될 수도 있지만, 특히 고저항 p- 기판이 사용되는 경우에, 다이오드 D0 및 D1은 이산 접합(예를 들면, N+ 내지 P-well) 다이오드를 포함하는 것이 바람직하다. 다이오드 D0 및 D1은 게이트를 갖지 않기 때문에, IC의 게이트 산화막 신뢰도가 허용하는 것보다 큰 전위를 갖는 인가 신호에 의해 야기되는 게이트 산화막 손상을 받아들이지 못한다. 따라서, 다이오드 D0는 VDD25Q와 VSS 사이에서 고전압 공급원을 가로질러서 직접 연결될 수 있다.
예컨대, eFuse 프로그래밍 모드의 동작중에 사용되는 경우에, 고에너지 프로그래밍 신호(예를 들면, 2.5볼트)가 ESD 보호 회로(200)의 제 1 전력 핀(201)에 인가된다. 선택된 eFuse의 프로그래밍이 완료된 후에, 고에너지 신호가 바람직하게 제거되고, 또한, eFuse가 올바르게 프로그래밍되었는지를 검증하는 판독 모드의 동작중에 핀(201)이 접지된다(예를 들면, 0볼트가 인가됨). VDD25Q가 접지되면, 제 1 인버터 내의 장치 M0 및 M3은 턴 오프되기 때문에, 노드 N1AT에서의 전압 전위는 규정될 수 없다.
누설 전류 경로가 전압 공급원 노드 VDD10과 VDD25Q 사이에서 전개될 가능성(예를 들면, 노이즈 또는 일부 다른 커플링 때문에)을 피하기 위해, 예컨대 NMOS 트랜지스터 M12로서 예시될 수 있는 저항 요소는, 노드 N1AT와 전압 공급원 노드 VDD25Q 사이에서 연결되는 것이 바람직하다. 특히, M12의 소스는 VDD25Q에 연결되고, M12의 드레인은 노드 N1AT에 연결되고, M12의 게이트는 전압 공급원 노드 VDD10에 연결된다. 따라서, 제 1 전압 공급원 노드 VDD25Q는 접지(예를 들면, 0볼 트)되는 경우에, 제 2 전압 공급원 노드 VDD10가 NMOS 임계 전압과 적어도 동등한 전위(예를 들면, 약 0.75볼트 이상)라고 가정하면, 장치 M12는 턴 온되기 때문에, 노드 N1AT를 VDD25Q의 전위로 잡아당겨, 즉 접지시킨다. 프로그래밍 모드중, VDD25Q가 약 2.5볼트의 전위인 경우에, 장치 M12는 오프된다. 전압 공급원 노드 VDD25Q가 접지되는 경우에(예를 들면, 프로그래밍 판독 모드의 동작중), 노드 N1AT에서의 전압 전위를 규정하기 위해 다른 회로를 채용할 수 있는 것은, 본 명세서의 개시 내용으로부터 당업자에게 있어서 자명한 것이다. 예컨대, 고저항값(예를 들면, 약 500㏀)을 갖는 저항(도시하지 않음)은 노드 N1AT와 전압 공급원 노드 VDD25Q 사이에서 연결될 수도 있다.
마찬가지로, VDD25Q가 접지되면, 출력 스테이지(210)에서의 장치 M2 및 M5는 오프되기 때문에, 노드 N2T에서의 전압 전위는 규정될 수 없다. 장치 Mesd1이 온됨으로써, 전압 공급원 노드 VDD10과 VDD25Q 사이의 누설 전류 경로를 형성하는 가능성을 피하기 위해서, NMOS 트랜지스터 M13으로서 예시될 수 있는 저항 요소는 노드 N2T와 전압 공급원 노드 VDD25Q 사이에서 연결되는 것이 바람직하다. 특히, M13의 소스는 VDD25Q에 연결되고, M13의 드레인은 노드 N2T에 연결되고, M13의 게이트는 전압 공급원 노드 VDD10에 연결된다. 제 1 전압 공급원 노드 VDD25Q가 접지(예를 들면, 0볼트)되는 경우에, 제 2 전압 공급원 노드 VDD10가 NMOS 임계 전압과 적어도 동등한 전위라고 가정하면, 장치 M13은 턴 온되기 때문에, 노드 N2T를 VDD25Q의 전위로 잡아당겨, 즉 접지시킨다. 프로그래밍 모드중, VDD25Q가 약 2.5볼트의 전위인 경우에, 장치 M13은 턴 오프된다. 전압 공급원 노드 VDD25Q가 접지 되는 경우에, 노드 N2T에서의 전압 전위를 규정하기 위해 다른 회로를 채용할 수 있다. 예컨대, 고저항값(예를 들면, 약 500㏀)을 갖는 저항(도시하지 않음)은 노드 N2T와 전압 공급원 노드 VDD25Q 사이에서 연결될 수 있다.
도 3a, 3b, 4를 참조하여, ESD 보호 회로(200)의 동작에 대해서 이하에 더욱 상세히 설명한다. 일반적으로, 통상의 프로그래밍 동작중, 예컨대 ESD 이벤트가 없고, 약 2.5볼트의 프로그래밍 신호가 제 1 전압 공급원 노드 VDD25Q로 인가되는 경우에, 저항 R1 및 R2는 노드 N1T 및 N1을 각각 해당 전압 공급원 노드 VDD25Q 및 VDD10으로 잡아당김으로써, NMOS 트랜지스터 M0 및 M6을 턴 온(on)시키고, PMOS 트랜지스터 M3 및 M9를 턴 오프(off)시킨다. 턴온된 트랜지스터 M0 및 M6은 노드 N1AT 및 N1A를 로직 로우 상태로 되게 한다. 제 1 전압 클램프에서, NMOS 장치는 제 2 전압 공급원 노드 VDD10과 모두 관련되어 있기 때문에, 노드 N1AT는 접지 전위로는 되지 않지만 제 2 전압 공급원(예를 들면, 약 1.0볼트)와 동일한 전위로 된다. 그럼에도 불구하고, 이 전압 전위(예를 들면, 약 1.0볼트)는 제 1 전압 클램프에 대한 로직 로우 레벨을 나타낸다. 로직 로우인 노드 N1AT 및 N1A는 PMOS 트랜지스터 M4 및 M10을 턴 온시키고, NMOS 트랜지스터 M1 및 M7을 턴 오프시킨다. 턴 턴 온된 트랜지스터 M4 및 M10은 각각의 노드 N1BT 및 N1B를 로직 하이 상태(예를 들면, 각각, 노드 VDD25Q 및 VDD10의 전위)로 되게 한다. 로직 하이인 노드 N1BT 및 N1B는 NMOS 트랜지스터 M2 및 M8을 턴 온시키고, PMOS 트랜지스터 M5 및 M11을 턴 오프시킨다. 턴 온된 트랜지스터 M2 및 M8은 노드 N2T 및 N2를 로직 로우 상태로 되게 하여, 대형 NMOS 트랜지스터 Mesd1 및 Mesd2를 턴 오프시킨다.
도 3a 및 3b는, 해당 전력 핀(201, 203)에 인가된 전압 전위가 0으로부터, 각각의 명목 전압(nominal voltages)(예를 들면, 2.5볼트 및 1.0볼트)보다 약 10% 많은 전압 전위 2.75볼트 및 1.1볼트로 각각 상승됨에 따라, 도 2에 도시된 ESD 보호 회로(200)의 예시적인 시뮬레이션을 나타내는 그래프이다. 시뮬레이션이 2개의 전압 공급원에 있어서 상이한 공급원 램프 레이트를 가정하더라도, 본 발명의 기술은 실질적으로 램프 레이트의 소정의 조합에 대해서 마찬가지로 적용 가능하다. 그래프(302)는 노드 VDD25Q에서의 전압을 표시하는 것으로, 2.5볼트 프로그래밍 공급원을 나타내고, 그래프(304)는 노드 VDD10에서의 전압을 표시하는 것으로, 1.0볼트 코어 공급원을 나타내고, 그래프(306)는 2.5볼트 프로그래밍 공급원의 전류 소비를 표시하고, 그래프(308)는 1.0볼트 코어 공급원의 전류 소비를 표시한다.
예시적인 시뮬레이션에서 도시된 바와 같이, 양쪽의 전압 공급원이 오프되면(예를 들면, 시간 0에서), 2.5볼트 및 1.0볼트 공급원에서의 전류 소비는 약 0암페어이다. 노드 VDD25Q에서의 전위가 상승하여 약 0.5ms에서 약 2.75V의 최대 전압에 도달함에 따라, 1.0볼트 공급원에서의 전류 소비는 약 -20마이크로암페어(㎂)로 감소하고, 2.5볼트 공급원에서의 전류 소비는 약 20㎂의 대략 동일한 양만큼 증가한다. 노드 VDD10에서의 전압이 상승하기 시작할 때까지, 전압 공급원에서의 전류 소비는 본질적으로 그들 각각의 레벨을 유지한다. 노드 VDD25Q에서의 전위는 약 13ms에서 하강하기 시작할 때까지 약 2.75볼트를 유지한다.
약 5.0ms에서, 노드 VDD10에서의 전위가 상승하기 시작한다. 노드 VDD10에서의 전위가 MOS 임계 전압(예를 들면, 저전압 장치에 있어서 약 0.35볼트)을 초과 하면, 1.0볼트 공급원에서의 전류 소비가 약 80㎂로 상승한다. 노드 VDD10에서의 전위가 약 6.0ms에서 1.1볼트까지 완전히 상승되는 지점에서, 1.0볼트 공급원에서의 전류 소비는 약 380㎂까지 대략 선형적으로 계속해서 상승한다. 노드 VDD10에서의 전위가 1.1볼트까지 완전히 상승함에 따라, 2.5볼트 공급원에서의 전류 소비는 약 0까지 하강한다. 약 13ms에서, 노드 VDD25Q에서의 전위가 하강하여, 약 14ms에서 0볼트에 도달한다. 이 시점에서, 2.5볼트 공급원에서의 전류 소비는 약 -10㎂로 하강하고, 1.0볼트 공급원에서의 전류 소비는 그 동일한 양만큼 390㎂으로 상승한다. 전압 및 전류 레벨은 시뮬레이션하는 동안에는 이들 값들을 유지한다.
ESD 이벤트시에, ESD 보호 회로(200)의 하나 또는 양쪽의 전력 핀(201, 203)은, 다른 하나 또는 핀(205)에 대해 압력을 가할 수 있다. 단지 예로서, 전력 핀(201, 203)이 접지 전위(예를 들면, 0볼트)라고 가정한다. 핀(201)이 핀(203)에 대해 압력을 가하면, 제 1 트리거 회로(202)는 트랜지스터 Mesd1을 구동시키기 위해 노드 N2T에서 제 1 제어 신호를 제공한다. 구체적으로, 제 1 전압 공급원 노드 VDD25Q 상의 전압 전위가 제 2 전압 공급원 노드 VDD10(예를 들면, 2.5kV HBM) 위쪽에 인가되면, 용량 C1은 적어도 처음에는 VDD10의 전위(예를 들면, 약 1.0볼트)로 노드 N1T를 유지한다. 노드 VDD25Q는 노드 VDD10 위쪽에서 대략 임계 전압을 상승시키면, 트랜지스터 M3이 턴 온한다. 턴 온된 트랜지스터 M3은 노드 N1AT를 하이 로직 상태로 되게 하여, 트랜지스터 M1을 턴 온시키고, 트랜지스터 M4를 턴 오프시킨다. 턴 온된 M1은 노드 N1BT를 턴 로우로 되게 하여, 트랜지스터 M5를 온시키고 M2를 턴 오프시킨다. 턴 온된 M5는 노드 N2T를 잡아당겨 턴 온시킴으로써, 트랜지스터 Mesd1의 게이트는 하이로 되어, Mesd1을 턴 온시키고 소망하는 값으로 VDD25Q 상의 전압을 클램핑한다.
마찬가지로, 전력 핀(203)과 노드 VDD10이 접지 전위에 있다고 가정하면, 노드 VDD10이 전력 핀(205)에 대해 압력을 가하는 경우에, 제 2 트리거 회로(206)는 트랜지스터 Mesd2를 구동시키기 위해 노드 N2에서 제 2 제어 신호를 제공한다. 구체적으로, 제 2 전압 공급원 노드 VDD10 상의 전압 전위가 전압 리턴부 노드 VSS(예를 들면, 2.5kV HBM) 위쪽으로 가해지면, 용량 C2는 적어도 처음에는 접지 전위로 노드 N1을 유지한다. VDD10이 그라운드 위쪽에서 대략 임계 전압을 상승시키면, 트랜지스터 M9는 턴 온한다. 턴 온된 트랜지스터 M9는 노드 N1A를 하이 로직 상태로 되게 하여, 트랜지스터 M7을 턴 온시키고 트랜지스터 M10을 턴 오프시킨다. 턴 온된 트랜지스터 M7은 노드 N1B를 로우로 되게 하여, 트랜지스터 M11을 턴 온시키고 트랜지스터 M8을 턴 오프시킨다. 턴 온된 트랜지스터 M11은 노드 N2를 잡아당겨, 트랜지스터 Mesd2의 게이트는 하이로 되어, Mesd2를 턴 온시키고 VDD10 상의 전압을 클램핑한다.
전압 공급원 노드 VDD25Q 및/또는 VDD10이 전압 리턴부 노드 VSS에 대해서 네가티브를 인가하면, 다이오드 D0 및/또는 D1은 각각 소망하는 전위로 각각의 전압을 클램핑하는 것을 돕는다. 따라서, 당업자에 의해 알 수 있는 바와 같이, 다이오드 D0 및 D1은 예상되는 ESD 전류를 처리하기 위해 적절한 크기로 된다.
도 4는, 2.5kV HBM ESD 압력이 전력 핀(201)에 인가됨에 따라, 도 2에 도시된 ESD 보호 회로(200)의 예시적인 시뮬레이션을 나타내는 그래프이다. 그래 프(402)는 제 1 전압 공급원 노드 VDD25Q에서의 전압을 나타내고, 그래프(404)는 제 2 전압 공급원 노드 VDD10에서의 전압을 나타낸다. 도면에서 명백한 바와 같이, ESD 보호 회로(200)는 VDD25Q에서의 전압을 최대 약 2.98볼트로 성공적으로 클램프하고, VDD10에서의 전압을 최대 약 1.06볼트로 클램프한다.
본 발명의 ESD 보호 회로의 적어도 일부는 IC에서 구현될 수 있다. IC를 형성함에 있어서, 이상적인 다이는 통상적으로 반도체 웨이퍼의 표면 상에서 반복 패턴으로 제조된다. 각 다이는 여기서 설명한 장치를 포함하고, 다른 구조 및/또는 회로를 포함할 수 있다. 개개의 다이는 웨이퍼로부터 커팅되거나 다이싱되고 나서 IC로서 패키징된다. 당업자는 웨이퍼를 다이싱하고 다이를 패키징하여 IC를 생산하는 방법을 알고 있다. 그렇게 제조된 IC는 본 발명의 부품으로 생각된다.
본 발명의 예시적인 실시예는 첨부 도면을 참조하여 여기서 설명되었지만, 본 발명은 그것들의 정확한 실시예에 한정되는 것이 아니라, 첨부된 청구항의 범위를 벗어나지 않고서 당업자에 의해 다양한 다른 변경 및 변형이 이루어질 수 있음을 이해해야 된다.
Claims (20)
- 정전기 방전(ESD; electrostatic discharge) 보호 회로로서,상기 회로의 제 1 전압 공급원 노드와 제 2 전압 공급원 노드 사이에 연결된 제 1 전압 클램프와,상기 회로의 상기 제 2 전압 공급원 노드와 전압 리턴부(voltage return) 사이에 연결된 제 2 전압 클램프를 포함하되,상기 제 1 전압 공급원 노드는 상기 회로의 사전 결정된 게이트 산화막 신뢰도 전위보다 큰 제 1 전압을 수신하고, 상기 제 2 전압 공급원 노드는 상기 제 1 전압보다 작은 제 2 전압을 수신하도록 동작하고,상기 제 1 전압 클램프는 상기 제 1 전압 공급원 노드 및 상기 제 2 전압 공급원 노드 사이에서의 정전기 방전 이벤트시에 상기 제 2 전압 클램프와 독립적으로 상기 제 1 전압 공급원 노드 상의 상기 제 1 전압을 제 1 값으로 클램핑하도록 동작하고, 상기 제 2 전압 클램프는 상기 제 2 전압 공급원 노드 및 상기 전압 리턴부 사이에서의 정전기 방전 이벤트시에 상기 제 1 전압 클램프와 독립적으로 상기 제 2 전압 공급원 노드 상의 상기 제 2 전압을 제 2 값으로 클램핑하도록 동작하는정전기 방전 보호 회로.
- 제 1 항에 있어서,상기 제 1 전압 클램프는,상기 제 1 전압 공급원 노드와 상기 제 2 전압 공급원 노드 사이에서 상기 정전기 방전 이벤트를 검출하여 상기 정전기 방전 이벤트를 나타내는 제 1 제어 신호를 생성하도록 동작하는 트리거 회로와,상기 트리거 회로에 연결된 정전기 방전 보호 구조를 포함하고,상기 정전기 방전 보호 구조는 상기 제 1 제어 신호에 응답하여 상기 제 1 전압 공급원 노드와 상기 제 2 전압 공급원 노드 사이에서 전류 방전 경로를 형성하도록 동작하는정전기 방전 보호 회로.
- 제 2 항에 있어서,상기 트리거 회로는, 상기 제 1 전압 공급원 노드와 상기 제 2 전압 공급원 노드 사이에서 정전기 방전 천이를 검출하고 상기 정전기 방전 천이를 검출한 후에 상기 정전기 방전 보호 회로가 활성 상태를 유지하는 시간량을 제어하도록 동작하는 타이밍 회로를 포함하는정전기 방전 보호 회로.
- 제 3 항에 있어서,상기 트리거 회로는,상기 타이밍 회로에 연결된 입력을 갖는 적어도 하나의 제 1 인버터와,상기 제 1 인버터의 출력에 연결된 입력과 상기 제 1 제어 신호를 생성하는 출력을 갖는 출력 스테이지를 더 포함하는정전기 방전 보호 회로.
- 제 2 항에 있어서,상기 정전기 방전 보호 구조는,상기 제 1 전압 공급원 노드에 연결된 제 1 소스/드레인과, 상기 제 2 전압 공급원 노드에 연결된 제 2 소스/드레인과, 상기 제 1 제어 신호를 수신하는 게이트를 갖는 NMOS 트랜지스터 장치를 포함하는정전기 방전 보호 회로.
- 제 1 항에 있어서,상기 제 1 전압 클램프는 관련된 제 1 임계 전압을 갖는 적어도 하나의 금속 산화막 반도체(metal-oxide semiconductor:MOS) 트랜지스터 장치를 포함하고,상기 제 2 전압 클램프는 관련된 제 2 임계 전압을 갖는 적어도 하나의 MOS 트랜지스터 장치를 포함하고,상기 제 1 임계 전압은 상기 제 2 임계 전압보다 큰정전기 방전 보호 회로.
- 제 1 항에 있어서,상기 제 2 전압 클램프는,상기 제 2 전압 공급원 노드와 상기 전압 리턴부 사이에서 상기 정전기 방전 이벤트를 검출하고, 그에 응답하여 제 2 제어 신호를 생성하도록 동작하는 트리거 회로와,상기 트리거 회로에 연결된 정전기 방전 보호 구조를 포함하고,상기 정전기 방전 보호 구조는 상기 제 2 제어 신호에 응답하여 상기 제 2 전압 공급원 노드와 상기 전압 리턴부 사이에서 전류 방전 경로를 형성하도록 동작하는정전기 방전 보호 회로.
- 제 7 항에 있어서,상기 트리거 회로는, 상기 제 2 전압 공급원 노드와 상기 전압 리턴부 사이에서 정전기 방전 천이를 검출하고 상기 정전기 방전 천이의 검출 후에 상기 정전기 방전 보호 회로가 활성 상태를 유지하는 시간량을 제어하도록 동작하는 타이밍 회로를 포함하는정전기 방전 보호 회로.
- 정전기 방전(ESD) 이벤트로부터 회로 - 상기 회로는 제 1 전압 공급원 노드, 제 2 전압 공급원 노드, 및 전압 리턴부를 포함하고, 상기 제 1 전압 공급원 노드는 상기 회로의 사전 결정된 게이트 산화막 신뢰도의 전위보다 큰 제 1 전압을 수신하도록 구성되고, 상기 제 2 전압 공급원 노드는 상기 제 1 전압보다 작은 제 2 전압을 수신하도록 동작함 - 를 보호하는 방법으로서,상기 방법은,상기 제 1 전압 공급원 노드 및 상기 제 2 전압 공급원 노드 사이에서의 정전기 방전 이벤트시에 상기 제 1 전압 공급원 노드 상의 상기 제 1 전압을 제 1 값으로 클램핑하는 단계와,상기 제 2 전압 공급원 노드 및 상기 전압 리턴부 사이에서의 정전기 방전 이벤트시에 상기 제 2 전압 공급원 노드 상의 상기 제 2 전압을 제 2 값으로 클램핑하는 단계를 포함하되,상기 제 1 전압의 클램핑은 상기 제 2 전압의 클램핑과 독립적인회로 보호 방법.
- 적어도 하나의 정전기 방전(ESD) 보호 회로를 포함하는 집적 회로로서,상기 적어도 하나의 정전기 방전 보호 회로는,상기 회로의 제 1 전압 공급원 노드와 제 2 전압 공급원 노드 사이에 연결된 제 1 전압 클램프와,상기 회로의 상기 제 2 전압 공급원 노드와 전압 리턴부 사이에 연결된 제 2 전압 클램프를 포함하되,상기 제 1 전압 공급원 노드는 상기 회로의 사전 결정된 게이트 산화막 신뢰도의 전위보다 큰 제 1 전압을 수신하도록 구성되어 있고, 상기 제 2 전압 공급원 노드는 상기 제 1 전압보다 작은 제 2 전압을 수신하도록 동작하고,상기 제 1 전압 클램프는 상기 제 1 전압 공급원 노드 및 상기 제 2 전압 공급원 노드 사이에서의 정전기 방전 이벤트시에 상기 제 2 전압 클램프와 독립적으로 상기 제 1 전압 공급원 노드 상의 상기 제 1 전압을 제 1 값으로 클램핑하도록 동작하고, 상기 제 2 전압 클램프는 상기 제 2 전압 공급원 노드 및 상기 전압 리턴부 사이에서의 정전기 방전 이벤트시에 상기 제 1 전압 클램프와 독립적으로 상기 제 2 전압 공급원 노드 상의 상기 제 2 전압을 제 2 값으로 클램핑하도록 동작하는집적 회로.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2007/082934 WO2009058128A1 (en) | 2007-10-30 | 2007-10-30 | Electrostatic discharge protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100084606A KR20100084606A (ko) | 2010-07-27 |
| KR101389234B1 true KR101389234B1 (ko) | 2014-04-24 |
Family
ID=40223741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020097025962A KR101389234B1 (ko) | 2007-10-30 | 2007-10-30 | 정전기 방전 보호 회로 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8089739B2 (ko) |
| EP (1) | EP2135282A1 (ko) |
| JP (1) | JP5562246B2 (ko) |
| KR (1) | KR101389234B1 (ko) |
| WO (1) | WO2009058128A1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2307225A4 (en) * | 2008-07-23 | 2017-11-22 | Continental Automotive GmbH | Protection against load dump on multiple automobile interfaces |
| EP2246885A1 (fr) * | 2009-04-27 | 2010-11-03 | STmicroelectronics SA | Structure de protection d'un circuit intégré contre des décharges électrostatiques |
| JP2012253266A (ja) * | 2011-06-06 | 2012-12-20 | Sony Corp | 半導体集積回路 |
| KR101885334B1 (ko) | 2012-01-18 | 2018-08-07 | 삼성전자 주식회사 | 정전기 방전 보호 회로 |
| US9172244B1 (en) * | 2012-03-08 | 2015-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self biased electro-static discharge clamp (ESD) for power rail |
| US8643988B1 (en) * | 2012-09-25 | 2014-02-04 | Hong Kong Applied Science & Technology Research Institute Company Ltd. | ESD power clamp using a low-voltage transistor to clamp a high-voltage supply in a mixed-voltage chip |
| KR101990093B1 (ko) | 2013-04-29 | 2019-06-19 | 에스케이하이닉스 주식회사 | 반도체 집적 회로 장치 |
| WO2015116187A1 (en) * | 2014-01-31 | 2015-08-06 | Hewlett-Packard Development Company, L.P. | Return path capacitor for connected devices |
| TWI499926B (zh) * | 2014-09-09 | 2015-09-11 | Nuvoton Technology Corp | 靜電放電保護元件的模擬等效電路及其模擬方法 |
| JP2016111186A (ja) * | 2014-12-05 | 2016-06-20 | ソニー株式会社 | 半導体集積回路 |
| JP6672908B2 (ja) * | 2016-03-10 | 2020-03-25 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| US10886729B2 (en) * | 2017-06-01 | 2021-01-05 | Richwave Technology Corp. | Electrostatic discharge protection device for high supply voltage operations |
| US11201467B2 (en) * | 2019-08-22 | 2021-12-14 | Qorvo Us, Inc. | Reduced flyback ESD surge protection |
| CN114172137A (zh) * | 2020-11-03 | 2022-03-11 | 台湾积体电路制造股份有限公司 | 用于静电放电保护的电路和方法 |
| US11848554B2 (en) * | 2021-04-21 | 2023-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge circuit and method of operating same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060203405A1 (en) * | 2005-03-11 | 2006-09-14 | Dipankar Bhattacharya | Power pin to power pin electro-static discharge (ESD) clamp |
| KR20060120664A (ko) * | 2003-10-21 | 2006-11-27 | 오스트리아마이크로시스템즈 아게 | 능동적 보호 회로 장치 |
| WO2007007237A2 (en) | 2005-07-08 | 2007-01-18 | Nxp B.V. | Integrated circuit with electro-static discharge protection |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5524096A (en) * | 1995-06-29 | 1996-06-04 | Micron Quantum Devices, Inc. | Circuit for generating a delayed standby signal in response to an external standby command |
| US5946177A (en) | 1998-08-17 | 1999-08-31 | Motorola, Inc. | Circuit for electrostatic discharge protection |
| US6118640A (en) * | 1999-02-17 | 2000-09-12 | Pericom Semiconductor Corp. | Actively-driven thin-oxide MOS transistor shunt for ESD protection of multiple independent supply busses in a mixed-signal chip |
| US6455902B1 (en) * | 2000-12-06 | 2002-09-24 | International Business Machines Corporation | BiCMOS ESD circuit with subcollector/trench-isolated body mosfet for mixed signal analog/digital RF applications |
| TW511271B (en) * | 2001-10-19 | 2002-11-21 | Winbond Electronics Corp | Electrostatic discharge protection circuit with high electrostatic discharge tolerance capability |
| US7221551B2 (en) | 2004-06-11 | 2007-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cascaded gate-driven ESD clamp |
| US7593202B2 (en) * | 2005-11-01 | 2009-09-22 | Freescale Semiconductor, Inc. | Electrostatic discharge (ESD) protection circuit for multiple power domain integrated circuit |
| WO2007082934A1 (en) | 2006-01-20 | 2007-07-26 | Nokia Siemens Networks Gmbh & Co. Kg | Method for dynamically adapting the drx cycle length in a radio communications system |
| US7518845B2 (en) * | 2006-06-07 | 2009-04-14 | International Business Machines Corporation | RC-triggered power clamp suppressing negative mode electrostatic discharge stress |
-
2007
- 2007-10-30 JP JP2010530980A patent/JP5562246B2/ja active Active
- 2007-10-30 WO PCT/US2007/082934 patent/WO2009058128A1/en active Application Filing
- 2007-10-30 EP EP07844701A patent/EP2135282A1/en not_active Withdrawn
- 2007-10-30 US US12/438,460 patent/US8089739B2/en active Active
- 2007-10-30 KR KR1020097025962A patent/KR101389234B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060120664A (ko) * | 2003-10-21 | 2006-11-27 | 오스트리아마이크로시스템즈 아게 | 능동적 보호 회로 장치 |
| JP2007511901A (ja) | 2003-10-21 | 2007-05-10 | オーストリアマイクロシステムズ アクチエンゲゼルシャフト | アクティブ保護回路装置 |
| US20060203405A1 (en) * | 2005-03-11 | 2006-09-14 | Dipankar Bhattacharya | Power pin to power pin electro-static discharge (ESD) clamp |
| WO2007007237A2 (en) | 2005-07-08 | 2007-01-18 | Nxp B.V. | Integrated circuit with electro-static discharge protection |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2135282A1 (en) | 2009-12-23 |
| KR20100084606A (ko) | 2010-07-27 |
| US20100232078A1 (en) | 2010-09-16 |
| JP5562246B2 (ja) | 2014-07-30 |
| WO2009058128A1 (en) | 2009-05-07 |
| US8089739B2 (en) | 2012-01-03 |
| JP2011502350A (ja) | 2011-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101389234B1 (ko) | 정전기 방전 보호 회로 | |
| JP5188017B2 (ja) | 半導体装置の静電気放電保護 | |
| JP4727584B2 (ja) | 静電気放電に対する保護回路及びその動作方法 | |
| TWI568179B (zh) | 高壓閘極驅動電路 | |
| US7545614B2 (en) | Electrostatic discharge device with variable on time | |
| US7224560B2 (en) | Destructive electrical transient protection | |
| US7196890B2 (en) | Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry | |
| US6965503B2 (en) | Electro-static discharge protection circuit | |
| US7274546B2 (en) | Apparatus and method for improved triggering and leakage current control of ESD clamping devices | |
| US8995101B2 (en) | Electrostatic discharge protection circuit | |
| US20080106834A1 (en) | electrostatic discharge protection circuit | |
| US20090154035A1 (en) | ESD Protection Circuit | |
| US20090040671A1 (en) | Power clamp for on-chip ESD protection | |
| CN106257670B (zh) | 静电放电电源轨箝位电路 | |
| JP2008502136A (ja) | 静電放電保護回路 | |
| US6989979B1 (en) | Active ESD shunt with transistor feedback to reduce latch-up susceptibility | |
| US20070177317A1 (en) | ESD protection circuit | |
| US10381826B2 (en) | Integrated circuit electrostatic discharge protection | |
| JP5710706B2 (ja) | 静電気放電保護回路 | |
| US11201467B2 (en) | Reduced flyback ESD surge protection | |
| KR20230029658A (ko) | 향상된 esd(electrostatic discharge) 강건성을 위한 회로 기법들 | |
| KR20070070966A (ko) | 정전기 방전 보호 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190409 Year of fee payment: 6 |