KR102112299B1 - 파워 스위치 소자의 구동 방법 및 구동 회로 - Google Patents

파워 스위치 소자의 구동 방법 및 구동 회로 Download PDF

Info

Publication number
KR102112299B1
KR102112299B1 KR1020140003603A KR20140003603A KR102112299B1 KR 102112299 B1 KR102112299 B1 KR 102112299B1 KR 1020140003603 A KR1020140003603 A KR 1020140003603A KR 20140003603 A KR20140003603 A KR 20140003603A KR 102112299 B1 KR102112299 B1 KR 102112299B1
Authority
KR
South Korea
Prior art keywords
power switch
voltage
switch element
driving
transistor
Prior art date
Application number
KR1020140003603A
Other languages
English (en)
Other versions
KR20150083727A (ko
Inventor
전명제
박장표
윤재중
한규범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140003603A priority Critical patent/KR102112299B1/ko
Priority to US14/330,652 priority patent/US9369121B2/en
Publication of KR20150083727A publication Critical patent/KR20150083727A/ko
Application granted granted Critical
Publication of KR102112299B1 publication Critical patent/KR102112299B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

개시된 구동 방법은 파워 스위치 소자의 턴 온 상태에서 게이트 전극에 구동 전압보다 큰 전압을 인가함으로써, 파워 스위치 소자의 턴 오프 상태에서 턴 온 상태로의 스위칭에서 발생하는 전류 붕괴를 감소시킬 수 있다.

Description

파워 스위치 소자의 구동 방법 및 구동 회로{Driving method and driving circuit for power switching device}
실시 예들은 파워 스위치 소자를 오프 상태에서 온 상태로 전환시 채널에서의 전자가 반도체 층에 트랩되어 일어나는 전류 붕괴(current collapse)를 감소시킬 수 있는 파워 스위치 소자의 구동 방법 및 구동 회로에 관한 것이다.
고 전자 이동도 트랜지스터(High Electron Mobility Transistor, 이하 HEMT라 한다)는 전력 소자의 하나이다. HEMT는 분극률이 다른 화합물 반도체를 포함하고, 채널 층에는 캐리어로 사용되는 2차원 전자 가스(2-Dimensional Electron Gas)(2DEG)가 형성된다. HEMT에서 턴 오프시, 드레인 전극에는 고전압이 걸릴 수 있으며, 이에 따라 게이트 전극으로부터 전자가 드레인 전극 측의 채널 공급 층 또는 그 표면에 트랩 될 수 있다.
HEMT의 오프 상태에서 온 상태로 전환시, 상기 트랩 된 전자가 트랩 사이트로부터 빠져나오지 못해 채널의 일부 영역이 공핍되면서 온 저항(Rdson)이 증가하고, 따라서 전류 붕괴(current collapse)가 일어날 수 있다. 전류 붕괴로 HEMT에서의 저항이 증가하고, 발열이 증가하여, 열화가 촉진될 수 있다. 이러한 전류 붕괴를 감소시키기 위해서, 턴 온 구간 직전에 임계 전압(Vth) 이하의 포지티브 펄스 전압을 인가하거나, 임의의 네거티브 펄스 전압을 인가하여 트랩된 전자를 디트랩(de-trap)하였다.
실시 예들은 파워 스위치 소자의 오프 상태에서 온 상태로 전환시의 온 저항(Rdson)을 감소시킴으로써 전류 붕괴를 감소시킬 수 있는 파워 스위치 소자의 구동 방법, 파워 스위치 소자의 구동 회로, 및 상기 구동 회로를 포함한 파워 회로를 제공하는 것이다.
일 실시 예에 따른 파워 스위치 소자의 구동 방법은 상기 파워 스위치 소자의 턴 온 상태에서 상기 파워 스위치 소자의 게이트 전극에 상기 파워 스위치 소자의 구동 전압보다 큰 제1 전압을 인가하는 단계; 및 상기 제1 전압의 인가에 따라 상기 파워 스위치 소자의 턴 오프 상태에서 상기 턴 온 상태로의 스위칭에서 발생하는 전류 붕괴를 감소시키는 단계를 포함한다.
다른 실시 예에 따른 파워 스위치 소자의 구동 회로는 상기 파워 스위치 소자의 턴 온 상태에서 상기 파워 스위치 소자의 게이트 전극에 상기 파워 스위치 소자의 구동 전압보다 큰 제1 전압을 인가하고, 상기 제1 전압의 인가에 따라 상기 파워 스위치 소자의 턴 오프 상태에서 상기 턴 온 상태로의 스위칭에서 발생하는 전류 붕괴를 감소시킬 수 있다.
또 다른 실시 예에 따른 파워 회로는 고전압을 스위칭하는 파워 스위치 소자; 및 상기 파워 스위치 소자의 스위칭을 제어하는 구동 회로를 포함하고, 상기 구동 회로는 상기 파워 스위치 소자의 턴 온 상태에서 상기 파워 소자의 게이트 전극에 상기 파워 스위치 소자의 구동 전압보다 큰 제1 전압을 인가하고, 상기 제1 전압의 인가에 따라 상기 파워 스위치 소자의 턴 오프 상태에서 상기 턴 온 상태로의 스위칭에서 발생하는 전류 붕괴를 감소시킬 수 있다.
일 실시 예에 따른 구동 방법은 파워 스위치 소자의 턴 온 상태에서 게이트 전극에 구동 전압보다 큰 전압을 인가함으로써, 파워 스위치 소자의 턴 오프 상태에서 턴 온 상태로의 스위칭에서 발생하는 전류 붕괴를 감소시킬 수 있다.
도 1 내지 3은 종래기술에 파워 스위치 소자 및 이의 구동 회로를 설명하기 위한 도면들이다.
도 4는 일 실시 예에 따른 파워 스위치 소자의 구동 파형을 설명하기 위한 도면이다.
도 5는 도 4에 도시된 구동 파형을 출력하기 위한 게이트 구동 회로도이다.
도 6은 도 5에 도시된 트랜지스터들을 스위칭하는 타이밍 도이다.
도 7은 다른 실시 예에 따른 파워 스위치 소자의 구동 파형을 설명하기 위한 도면이다.
도 8은 도 7에 도시된 구동 파형을 출력하기 위한 게이트 구동 회로도이다.
도 9는 도 8에 도시된 트랜지스터들을 스위칭하는 타이밍 도이다.
도 10은 파워 스위치 소자의 게이트 전극의 누설 전류에 따른 영향을 설명하기 위한 도면이다.
도 11은 일 실시 예에 따른 파워 스위치 소자의 구동 방법의 효과를 시뮬레이션 한 예시 도이다.
본 실시 예들은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 특정한 실시 형태에 대해 범위를 한정하려는 것이 아니며, 개시된 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 실시 예들을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 권리범위를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 실시 예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1 내지 3은 종래기술에 파워 스위치 소자 및 이의 구동 회로를 설명하기 위한 도면들이다.
도 1a를 참조하면, 파워 스위치 소자(100)와 게이트 구동 회로(110)가 도시되어 있다. 여기서, 파워 스위치 소자(100)의 예로서 GaN 파워 스위치 소자를 설명한다. GaN 파워 스위치 소자는 높은 밴드 갭(band gap) 전압과 헤테로접합(heterojunction) 구조에 의한 이차원 전자 가스(two dimensional electron gas, 이하 2DEG라 한다)층 형성으로 높은 항복 전압과 낮은 도통 저항 특성을 나타낸다. 또한, GaN 파워 스위치 소자는 래터럴(lateral) 구조로 인해 낮은 기생 커패시턴스 값을 가지며 이를 통해 실리콘(Si) 대비 빠른 스위칭 속도를 갖는다. 상기 두 가지 특성으로 GaN 파워 스위치 소자는 전력 변환 시스템, 또는 파워 회로의 효율을 증가시킬 수 있다. 여기서, 전력 변환 시스템 또는 파워 회로의 응용 예는, 인버터(Inverter), 자동차(Automotive), UPS(Uninterruptible Power Supply), 에어컨(Air conditioner), 냉장고(Refrigerator), 세척기(Washing machine) 등을 포함하지만, 이러한 응용 예에 한정되지 않는다.
도 1c를 참조하여, 파워 스위치 소자(100)의 구조를 개략적으로 설명한다.
도 1c를 참조하면, 기판(111) 상에 버퍼층(112)이 형성되어 있다. 기판(111)은, 예를 들면 사파이어(sapphire), Si, SiC 또는 GaN 등으로 이루어질 수 있다. 그러나 이는 단지 예시적인 것으로, 기판(111)은 이외에도 다른 다양한 물질로 이루어질 수 있다. 버퍼층(112)은 화합물 반도체 층일 수 있다. 예를 들면, 버퍼층(112)은 GaN층, AlGaN층 또는 AlGaInN층일 수 있다. 기판(110)과 버퍼층(112) 사이에 씨드층(seed layer)이 더 구비될 수 있다. 씨드층은, 예를 들면 AlN층, AlGaN층일 수 있다.
버퍼층(112) 상에는 2DEG(122)를 포함하는 채널층(120)이 존재한다. 2DEG(122)는 채널층(120)의 상부면 아래에 위치할 수 있다. 2DEG(122)는 전자 통로로서 이용될 수 있다.
채널층(120)은 제1 질화물 반도체 물질로 이루어질 수 있다. 제1 질화물 반도체 물질은 Ⅲ-Ⅴ 계의 화합물 반도체 물질일 수 있다. 예를 들면, 채널층(120)은 GaN계 물질층이 될 수 있다. 구체적인 예로서, 채널층(120)은 GaN층이 될 수 있다. 이 경우, 채널층(120)은 미도핑된(undoped) GaN층이 될 수 있으며, 경우에 따라서는 소정의 불순물이 도핑된 GaN층이 될 수도 있다.
채널층(120) 상에 채널 공급층(130)이 형성된다. 채널 공급층(130)은 채널층(120)에 2DEG(122)를 유발할 수 있다. 2DEG(122)는 채널층(120)과 채널 공급층(130)의 계면 아래의 채널층(120) 내에 형성될 수 있다. 채널 공급층(130)은 채널층(120)을 이루는 제1 질화물 반도체 물질과는 다른 제2 질화물 반도체 물질로 이루어질 수 있다. 제2 질화물 반도체 물질은 제1 질화물 반도체 물질과 분극 특성, 에너지 밴드갭(bandgap) 및 격자상수 중 적어도 하나가 다를 수 있다. 구체적으로, 제2 질화물 반도체 물질은 제1 질화물 반도체 물질보다 분극률과 에너지 밴드갭 중 적어도 하나가 제1 질화물 반도체 물질보다 클 수 있다.
채널 공급층(130)은 예를 들면, Al, Ga, In 및 B 중 적어도 하나를 포함하는 질화물로 이루어질 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 구체적인 예로서, 채널공급층(130)은 AlGaN, AlInN, InGaN, AlN 및 AlInGaN 으로 이루어질 수 있다. 채널공급층(130)은 미도핑된(undoped) 층일 수 있지만, n형 도핑 물질로 도핑된 것일 수도 있다. 실리콘(Si)이 n형 도핑물질로 사용될 수 있으나, 이러한 것으로 제한되지는 않는다.
채널공급층(130)의 두께는 예를 들면, 수십 ㎚ 이하일 수 있다. 예컨대, 채널공급층(130)의 두께는 약 50㎚ 이하일 수 있지만, 이에 한정되는 것은 아니다.
채널층(120) 상에서 채널 공급층(130)의 양측에 소스전극(141)과 드레인 전극(142)이 형성될 수 있다. 소스 전극(141)과 드레인 전극(142)은 소스 전극(141)과 드레인 전극(142)은 채널 공급층(130)에 접촉되게 형성될 수 있다.
채널 공급층(130) 상에 게이트 전극(150)이 형성된다. 게이트 전극(150)은 드레인 전극(142) 보다 소스 전극(141)에 가깝게 형성될 수 있다.
도시되지는 않았지만, 채널 공급층(130) 상에는 게이트 전극(150)을 덮는 보호층(미도시)이 형성될 수 있다. 보호층은 실리콘 나이트라이드 또는 알루미늄 나이트라이드로 형성될 수 있다.
소스 전극(141), 드레인 전극(142), 게이트 전극(150)은 적어도 하나의 금속 또는 금속 질화물을 포함할 수 있는데, 예를 들면 Au, Ni, Pt, Ti, Al, Pd, Ir, W, Mo, Ta, Cu, TiN, TaN 및 WN 중 적어도 하나를 포함할 수 있다.
게이트 구동 회로(110) 또는 게이트 드라이버는 파워 스위치 소자(100)의 게이트 전극에 구동 전압을 인가하여, 파워 스위치 소자(100)의 턴 온/오프를 제어한다. 즉, 게이트 구동 회로(110)는 게이트 전원 인가를 통해 파워 스위치 소자(100)의 채널을 형성시켜 도통시키고, 이때 도통 기간, 도 1b에 도시된 것처럼, t1 기간 동안 단일 전압(V1)을 유지한다. 여기서, 전압(V1)은 파워 스위치 소자(100)의 정상 구동 전압으로서, 예를 들면 파워 스위치 소자(100)의 문턱 전압(Vt)보다 높은 전압이다.
GaN 파워 스위치 소자의 경우 Si 소자와 달리 구동 시 도통 저항이 발생하는 현상이 존재한다. 이러한 다이내믹 온 저항 또는 Rdson 저항이 변하는 현상을 전류 붕괴(current collapse) 현상이라 한다. 즉, 파워 스위치 소자의 턴 오프 상태에서 턴 온 상태로 전환되는 경우, 채널 상에서 저항의 증가로 전류가 감소하는 것이다. 이러한 메커니즘은 표면 전하(surface charge)에 의한 가상 게이트(virtual gate)의 형성 때문이다. 도 2에 도시된 것처럼, 게이트 전극과 드레인 전극 사이에 가상의 게이트 전극이 형성된다. 트랩된 전하(Trap charge)에 의한 전위가 채널 형성을 방해하여 도통 저항이 증가하는 현상이 발생하는 것으로 이로 인해 전류가 감소하고 파워 스위치 소자를 포함한 전력 변환 시스템 또는 파워 회로의 효율이 저하된다.
GaN 파워 스위치 소자에 있어서 전류 붕괴 현상은 드레인 전극에 인가되는 전압이 높을수록 급격히 커진다. 도 3에 도시된 것처럼, 드레인 전극에 5V, 10V, 18V가 각각 인가됨에 따른 드레인 전류의 감소 폭이 점점 커지는 것을 알 수 있다. 따라서 고전압 GaN 파워 스위치 소자의 경우 시스템 구현시 전류 붕괴 현상으로 인해 시스템 효율이 크게 떨어진다.
도 4는 일 실시 예에 따른 파워 스위치 소자의 구동 파형을 설명하기 위한 도면이다.
도 4를 참조하면, 파워 스위치 소자의 게이트 전극에 인가되는 구동 파형이 도시되어 있다. 여기서, V1은 파워 스위치 소자의 정상 구동 전압(V2)보다 높은 전압으로서, 과 구동(overdrive) 전압으로 정의한다. 도시된 것처럼, V1 전압이 인가되는 구간(t1), 즉 파워 스위치 소자가 턴 온 상태에서, 정상 구동 전압인 V2보다 큰 V1 전압이 인가된다. 문턱 전압(Vt)보다 큰 전압이 인가되기 때문에, V1 전압의 인가 시점에 파워 스위치 소자는 턴 온 된다. 여기서, V1 전압의 크기는 파워 스위치 소자의 특성에 따라 결정될 수 있다. 그리고 t2 구간의 시점에 정상 구동 전압인 V2 전압을 인가한다. 파워 회로의 응용에 따라 t2 구간 동안 V2 전압을 인가하여, 파워 스위치 소자가 턴 온 상태를 유지한다. 또한, 과 구동 전압(V1)이 인가되는 구간(t1)의 길이는 정상 구동 기간, 즉 구동 전압(V2)이 인가되는 구간(t2)의 길이보다 짧게 설정된다. 과 구동 전압(V1)이 인가되는 구간(t1)의 길이 또는 과 구동 구간과 정상 구동 구간의 비율은 파워 스위치 소자의 특성에 따라 다르게 설정될 수 있다.
도 5는 도 4에 도시된 구동 파형을 출력하기 위한 게이트 구동 회로도이다.
도 5를 참조하면, 파워 스위치 소자(210)와 파워 스위치 소자(210)의 구동 회로(200)가 도시되어 있다.
제1 트랜지스터(Q1)의 일 전극은 V1 전압을 공급하는 제1 전원에 접속되고, 다른 전극은 파워 스위치 소자(210)의 게이트 전극에 접속된다.
제2 트랜지스터(Q2)의 일 전극은 그라운드 전극에 접속되고, 다른 전극은 파워 스위치 소자(210)의 게이트 전극에 접속된다.
제3 트랜지스터(Q3)의 일 전극은 V2 전압을 공급하는 제2 전원에 접속되고, 다른 전극은 파워 스위치 소자(200)의 게이트 전극에 접속된다.
제3 트랜지스터(Q3)의 일 전극과 제2 전원 사이에는 블로킹 다이오드(D1)가 접속된다.
여기서, 제1 내지 제3 트랜지스터(Q1 내지 Q3)는 N 타입 또는 P타입일 수 있으며, 일 전극 및 다른 전극은, 드레인 전극 및 소스 전극, 또는 소스 전극 또는 드레인 전극일 수 있다. 또한, 제1 트랜지스터(Q1)와 제2 트랜지스터(Q2)는 하프 브리지 타입으로 구성될 수 있으나, 이러한 타입에 한정되는 것은 아니다.
도 5에 도시되지는 않았지만, 제1 내지 제3 트랜지스터(Q1 내지 Q3)의 게이트 전극들에 구동 전압을 인가하여 스위칭을 제어하는 스위칭 제어부를 포함한다.
도 6은 도 5에 도시된 트랜지스터들을 스위칭하는 타이밍 도이다.
도 4 내지 6을 참조하면, 스위칭 제어부(미도시)는 파워 스위치 소자(210)의 턴 온 직후, 즉 t1 구간의 시작 시점에 제1 트랜지스터(Q1)를 턴 온 시켜, 제1 전원의 제1 전압(V1)을 인가한다. 이때 제2 트랜지스터(Q2) 및 제3 트랜지스터(Q3)는 턴 오프 상태이다. 제1 트랜지스터(Q1)의 턴 온에 따라 제1 전압(V1)이 파워 스위치 소자(210)의 게이트 전극에 인가된다. 그리고 t1 구간 동안 구동 전압보다 큰 제1 전압(V1)이 인가되어, 파워 스위치 소자(210)의 Rdson 저항을 감소시켜 전류 붕괴를 감소시킨다. 이는 게이트 전극에 다량의 홀 전류를 인가하여, 트랩된 전자들과 재결합시켜, 전류 흐름을 방해하는 전자를 제거하기 때문이다.
도 4에 도시된 t1에서 t2로 전환하는 시점에, 제1 트랜지스터(Q1)를 턴 오프시키고, 동시에 제3 트랜지스터(Q3)를 턴 온시킨다. 즉, 제1 트랜지스터(Q1)와 제3 트랜지스터(Q3) 사이에 데드타임을 삽입하지 않는다. 제1 트랜지스터(Q1)와 제3 트랜지스터(Q3) 사이에 데드타임을 삽입하지 않더라도, 도 5에 도시된 블로킹 다이오드(D1)에 의하여 동시 턴 온에 의한 제1 트랜지스터(Q1)와 제3 트랜지스터(Q3) 사이에 슛 쓰루(shoot through) 현상을 발생하지 않는다. 일 실시 예에 따른 제1 트랜지스터(Q1)과 제3 트랜지스터(Q3)의 오버랩 구동, 즉 턴 오프와 동시에 턴온(데드타임없이)함으로써, 파워 스위치 소자(210)의 게이트 누설 전류에 의한 게이트 전압 감소의 영향을 없앨 수 있다. 도시된 실시 예에서는, 제1 트랜지스터(Q1)와 제3 트랜지스터(Q3)를 동시에 각각 턴 오프 및 턴 온시키는 것으로 설명하였지만, 이에 한정되지 않고, 제1 트랜지스터(Q1)를 턴 오프시키기 전에, 제3 트랜지스터(Q3)를 턴 온시킬 수 있으며, 제1 트랜지스터(Q1)와 제3 트랜지스터(Q3)가 동시에 턴 온상태로 오버랩될 수도 있다.
도 10에 도시된 것처럼, 데드타임을 삽입하는 구간(1000)에서 게이트 전압이 급격하게 감소하는 것을 알 수 있다. 이는 GaN 파워 스위치 소자의 게이트 누설 전류로 인하여 게이트 전압이 정상 구동 전압, 즉 V2 이하로 내려가는 현상이 발생하여 도통 저항(Rdson)을 증가시키는 것이 원인이다. 따라서, 일 실시 예에서는 데드타임없는 게이트 구동 제어를 수행하며, 오버랩 또는 동시 턴 온 및 오프 구동에 의해 발생하는 슛 쓰루 현상을 블로킹 다이오드를 통해 방지한다.
제1 트랜지스터(Q1)의 턴 오프에 따라 파워 스위치 소자(210)의 게이트 누설 전류에 의하여 게이트 전압(VG)은 감소한다. 예를 들면, V1이 15V이고, V2가 10V인 경우, 제3 트랜지스터(Q3)가 턴 온 되지만, 게이트 전압(VG)이 15V에서 감소하지만, 10V까지 떨어지지 않는 경우에 게이트 전압(VG)이 클램핑되지 않고, 10V까지 떨어진 경우, 블로킹 다이오드(D1)가 도통되고, 블로킹 다이오드, 제3 트랜지스터(Q3)를 통해 게이트 전압(VG)이 V2로 클램핑된다.
t2 이후의 구간에서, 제3 트랜지스터(Q3)가 턴 오프되고, 제2 트랜지스터(Q2)가 턴 온되면, 게이트 전압(VG)이 하강하여, 파워 스위칭 소자(210)는 개방된다. 여기서, 제3 트랜지스터(Q3)의 턴 오프와 제2 트랜지스터(Q2)의 턴 온 사이에는 수십 ns의 데드타임을 삽입한다. 또한, 제1 트랜지스터(Q1)의 턴 오프와 제2 트랜지스터(Q2)의 턴 온 사이에도 수십 ns의 데드타임이 존재한다.
도 7은 다른 실시 예에 따른 파워 스위치 소자의 구동 파형을 설명하기 위한 도면이다.
도 7을 참조하면, 파워 스위치 소자의 게이트 전극에 인가되는 구동 파형이 도시되어 있다. t0 구간은 게이트 전압이 상승하기 전 구간이다. 파워 스위치 소자의 턴 온 직후, 즉 t1 구간에서, 게이트 구동 전압보다 큰 과 구동 전압(V1)이 인가된다. 여기서, 과 구동 전압(V1)을 인가하는 전원은 정상 구동 전압(V2)을 인가하는 전원과 동일한 전원일 수 있다. 따라서, 동일한 전원을 사용함으로써 부가적인 전원 회로의 추가 없이 게이트 구동 회로를 구현할 수 있다. 과 구동 전압(V1)이 인가되는 구간의 길이, 즉 t1과 t2 구간의 길이는 정상 구간 기간, 즉 t3보다 작으며, t1 및 t2 구간의 길이, 또는 각각의 구간의 길이의 비율은 파워 스위치 소자의 특성에 따라 다르게 설정할 수 있다. 과 구동 전압(V1)의 크기는 인가되는 전원, 도 8에 도시된 전원(Vp)의 공급 전압의 크기와 전류를 축적하는 시간에 의해 조절될 수 있다. 여기서, 전원(Vp)은 도 8에 도시된 제2 전원(V2), 즉 정상 구동 전압을 공급하는 전원과 동일한 전원일 수 있다. 전원(Vp)에 의해 인덕터(L)에 축적된 후, 파워 스위치 소자에 인가되는 과 구동 전압(V1)은 정상 구동 전압(V2)보다 크도록 조절한다. 도 7에 도시된 것처럼, 다른 실시 예에 따른 게이트 구동 파형은 t0 구간, V1 전압까지 상승하는 t1 구간, V2 전압까지 하강하는 t2 구간, V2 전압을 유지하는 t3 구간을 포함한다.
도 8을 참조하면, 파워 스위치 소자(310)와 파워 스위치 소자(310)의 구동 회로(300)가 도시되어 있다.
제1 트랜지스터(Q1)의 일 전극은 구동 전압(V1)을 공급하는 전원(Vp)에 접속되고, 다른 전극은 인덕터(L)의 일 단자에 접속된다. 여기서, 전원(Vp)은 V2 전압을 공급하는 제2 전원(V2)일 수 있으며, V2 전압은 파워 스위치 소자(310)의 정상 구동 전압으로서 파워 스위치 소자(310)의 문턱전압(Vt)보다 큰 전압이다. 인덕터(L)는 전원(Vp)으로부터 공급되는 에너지를 축적하여, 정상 구동 전압보다 큰 과 구동 전압(도 7에 도시된 V1)을 파워 스위치 소자(310)의 게이트에 인가한다.
그라운드 전극과 인덕터(L)의 일 단자 사이에 블로킹 다이오드(D1)가 접속된다.
제2 트랜지스터(Q2)의 일 전극은 그라운드 전극에 접속되고, 다른 전극은 파워 스위치 소자(310)의 게이트 전극에 접속된다.
제3 트랜지스터(Q3)의 일 전극은 V2 전압을 공급하는 제2 전원에 접속되고, 다른 전극은 파워 스위치 소자(300)의 게이트 전극에 접속된다.
제3 트랜지스터(Q3)의 일 전극과 제2 전원 사이에는 블로킹 다이오드(D2)가 접속된다.
여기서, 제1 내지 제3 트랜지스터(Q1 내지 Q3)는 N 타입 또는 P타입일 수 있으며, 일 전극 및 다른 전극은, 드레인 전극 및 소스 전극, 또는 소스 전극 또는 드레인 전극일 수 있다.
도 8에 도시되지는 않았지만, 제1 내지 제3 트랜지스터(Q1 내지 Q3)의 게이트 전극들에 구동 전압을 인가하여 스위칭을 제어하는 스위칭 제어부를 포함한다.
도 9는 도 8에 도시된 트랜지스터들을 스위칭하는 타이밍 도이다.
도 7 내지 9를 참조하면, t0 구간에서, 제2 트랜지스터(Q2)가 턴 온 되어 있으며 제1 트랜지스터(Q1)를 턴 온 시켜 인덕터(L)에 전류를 축적한다. 인덕터(L1)에 축적되는 에너지는 제1 트랜지스터(Q1)의 턴 온 시간과 인가된 과 구동 전압에 의해 결정된다. 즉, t0 구간에서, 제1 트랜지스터(Q1)를 턴 온시켜　제1 트랜지스터(Q1), 인덕터(L), 제2 트랜지스터(Q2)의 패스를 형성하여, 인덕터(L)에 전류를 축적한다.
t1 구간에서, 제1 및 제2 트랜지스터(Q1 및 Q2)가 턴 오프되어 인덕터(L)에 저장된 에너지가 파워 스위치 소자(310)의 게이트 전극의 입력 측 커패시터(미도시)를 충전하여 게이트 전압(VG)을 증가시킨다. 여기서, 입력 측 커패시터는 파워 스위치 소자(310)의 게이트 전극과 소스 전극 사이에 접속된 커패시터일 수 있다. 도 9를 참조하면, 제2 트랜지스터(Q2)의 턴 오프 후에, 제1 트랜지스터(Q1)의 턴 오프시키는 것으로 도시하였지만, 제1 트랜지스터(Q1)와 제2 트랜지스터(Q2)의 턴 오프를 동시에 제어할 수도 있다. 예를 들면, 제2 트랜지스터(Q2)를 턴 오프시켜 인덕터(L)의 축적 에너지를 게이트 전극에 전달하거나(제1 트랜지스터(Q1), 인덕터(L1), 및 게이트 입력 커패시터로의 패스 형성), 이후 제1 트랜지스터(Q1)를 턴 오프시키는 경우에는 블로킹 다이오드(D1), 인덕터(L1) 및 게이트 입력 커패시터로 패스를 형성한다. 따라서, 도 7에 도시된 t1 구간 동안에 게이트 전압(VG)이 증가한다.
t2 구간에서, 제3 트랜지스터(Q3)가 턴 온 되지만, 블로킹 다이오드(D2)에 의해 도통이 되지 않으며 게이트 누설 전류에 의해 인덕터(L)의 저장 에너지는 감소하며 게이트 전압(VG)은 감소한다. 여기서, 도 9에 도시된 제3 트랜지스터(Q3)를 턴 온 하는 시점은 게이트 전압(VG)이 V2 이상인 경우이다. 이 경우에는 블로킹 다이오드(D2)에 의해 V2 전압이 클램핑되지 않는다. 그리고 게이트 누설 전류로 인하여, 게이트 전압(VG)은 도 7에 도시된 것처럼 감소한다. 　
t3 구간에서, 게이트 전압(VG)이 하강하여 V2가 되었을 때 블로킹 다이오드(D2)가 도통되어 블로킹 다이오드, 제3 트랜지스터(Q3)의 패스를 형성하고, 게이트 전압(VG)이 V2로 클램핑된다.
도 11은 일 실시 예에 따른 GaN 파워 스위치 소자의 구동 방법의 효과를 시뮬레이션한 예시 도이다.
시뮬레이션은 GaN 파워 스위치 소자를 포함하는 파워 회로에 저항성 부하를 접속하고, 스위칭 테스트하는 것이며, 대략 50옴(ohm)의 저항이 접속된다. 인가 전압 350V에서 GaN 파워 스위치 소자 양단의 전압(Vds)을 측정한다. 시뮬레이션 조건에 의해 일정 전류(대략 7 암페어(A) 이하)가 GaN 파워 스위치 소자에 흐르게 되며 이때 Vds는 도통 저항에 비례하게 된다.
도면번호 1110은 도 1b에 따른 종래기술에 따른 구동 방법을 적용한 결과이며, 8V의 게이트 구동 전압을 10 마이크로 초(us) 동안 인가한 경우이며, 도면번호 1120은 도 4에 도시된 것처럼, 일 실시 예에 따른 게이트 구동 파형(1100)에 따라, 과구동 전압(V1)으로 12V를 1 마이크로 초 동안 인가하는 구동 전압(V2)인 8V를 9 마이크로 초 동안 인가한 결과이다.
도면에 도시된 것처럼, 도면번호 1110은 초기 구간에서 Vds가 상대적으로 크고, 도면번호 1120은 과구동 전압을 인가한 초기 구간에서 Vds가 큰 폭으로 감소하는 것을 알 수 있다. 따라서, Rdson은 Vds에 비례하므로, 일 실시 예에 따른 구동 방법에서 Rdson이 큰 폭으로 감소하며, 이에 따른 전류 붕괴가 감소되는 것을 알 수 있다.
본 실시 예에서 설명하는 특정 실행들은 예시들로서, 어떠한 방법으로도 기술적 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다.
본 명세서(특히 특허청구범위에서)에서 “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 한정되는 것은 아니다. 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.
200: 구동 회로
210: 파워 스위치 소자
Q1: 제1 트랜지스터
Q2: 제2 트랜지스터
Q3: 제3 트랜지스터
D1,D2: 블로킹 다이오드
L: 인덕터

Claims (30)

  1. 파워 스위치 소자의 구동 방법에 있어서,
    상기 파워 스위치 소자의 턴 온 상태에서 상기 파워 스위치 소자의 게이트 전극에 상기 파워 스위치 소자의 구동 전압보다 큰 제1 전압을 인가하는 단계; 및
    상기 제1 전압의 인가에 따라 상기 파워 스위치 소자의 턴 오프 상태에서 상기 턴 온 상태로의 스위칭에서 발생하는 전류 붕괴를 감소시키는 단계를 포함하는 파워 스위치 소자의 구동 방법.
  2. 제 1 항에 있어서,
    상기 제1 전압을 인가하는 구간과 상기 구동 전압을 인가하는 구간은 조절 가능한 파워 스위치 소자의 구동 방법.
  3. 제 2 항에 있어서,
    상기 제1 전압을 인가하는 구간은 상기 구동 전압을 인가하는 구간보다 짧은 파워 스위치 소자의 구동 방법.
  4. 제 1 항에 있어서,
    상기 파워 스위치 소자의 반도체 층에 트랩된 네거티브 전하를 상기 제1 전압에 인가에 따른 포지티브 전하와 재결합(recombination)시키는 파워 스위치 소자의 구동 방법.
  5. 제 1 항에 있어서,
    상기 파워 스위치 소자의 드레인 전극에는 고전압에 인가되는 파워 스위치 소자의 구동 방법.
  6. 제 1 항에 있어서,
    상기 제1 전압에서 상기 구동 전압으로 전환에 따른 상기 파워 스위치 소자의 게이트 누설 전류를 방지하기 위해 상기 제1 전압을 스위칭하는 제1 트랜지스터의 오프 상태와 상기 구동 전압을 스위칭하는 제3 트랜지스터의 온 상태 사이에 데드타임 없이 상기 제1 및 제3 트랜지스터를 스위칭 제어하는 파워 스위치 소자의 구동 방법.
  7. 제 6 항에 있어서,
    상기 제1 트랜지스터와 제3 트랜지스터를 오버랩시켜 구동시키는 파워 스위치 소자의 구동 방법.
  8. 제 6 항에 있어서,
    상기 구동 전압의 전원과 상기 구동 전압을 스위칭하는 트랜지스터 사이에 접속된 블로킹 다이오드에 의해 상기 제1 및 제3 트랜지스터의 구동 타이밍의 오버랩에 따른 슛 쓰루(shoot through) 현상이 방지되는 파워 스위치 소자의 구동 방법.
  9. 제 1 항에 있어서,
    상기 인가된 제1 전압을 축적시키는 단계를 더 포함하고,
    상기 축적된 제1 전압에 의해 상기 파워 스위치 소자의 턴 오프 상태에서 상기 턴 온 상태로의 스위칭에서 발생하는 전류 붕괴를 감소시키는 파워 스위치 소자의 구동 방법.
  10. 제 9 항에 있어서,
    상기 축적된 제1 전압이 상기 파워 스위치 소자의 게이트 누설 전류에 의해 상기 축적된 제1 전압이 감소되는 파워 스위치 소자의 구동 방법.
  11. 제 10 항에 있어서,
    상기 감소된 제1 전압이 상기 구동 전압으로 클램핑되는 단계를 더 포함하는 파워 스위치 소자의 구동 방법.
  12. 제 1 항에 있어서,
    상기 파워 스위치 소자는,
    3-5족 질화물 반도체인 파워 스위치 소자의 구동 방법.
  13. 제 1 항에 있어서,
    상기 파워 스위치 소자는,
    GaN HEMT인 파워 스위치 소자의 구동 방법.
  14. 파워 스위치 소자의 구동 회로에 있어서,
    상기 파워 스위치 소자의 턴 온 상태에서 상기 파워 스위치 소자의 게이트 전극에 상기 파워 스위치 소자의 구동 전압보다 큰 제1 전압을 인가하고, 상기 제1 전압의 인가에 따라 상기 파워 스위치 소자의 턴 오프 상태에서 상기 턴 온 상태로의 스위칭에서 발생하는 전류 붕괴를 감소시키는 파워 스위치 소자의 구동 회로.
  15. 제 14 항에 있어서,
    상기 제1 전압을 공급하는 제1 전원과 일 전극이 접속되고, 다른 전극이 상기 게이트 전극과 접속되어, 상기 제1 전압을 스위칭하는 제1 트랜지스터;
    그라운드 전원과 일 전극이 접속되고, 다른 전극이 상기 게이트 전극과 접속된 제2 트랜지스터;
    상기 구동 전압을 공급하는 제2 전원과 일 전극이 접속되고, 다른 전극이 상기 게이트 전극과 접속되어, 상기 구동 전압을 스위칭하는 제3 트랜지스터; 및
    상기 제1 내지 제3 트랜지스터의 스위칭을 제어하는 스위칭 제어부를 포함하는 파워 스위치 소자의 구동 회로.
  16. 제 15 항에 있어서,
    상기 스위칭 제어부는,
    상기 제1 트랜지스터를 턴 온 시켜, 상기 제1 전압을 상기 파워 스위치 소자의 게이트 전극에 상기 제1 전압을 인가하는 파워 스위치 소자의 구동 회로.
  17. 제 16 항에 있어서,
    상기 제2 전원과 상기 제3 트랜지스터의 일 전극 사이에 접속된 블로킹 다이오드를 더 포함하고,
    상기 스위칭 제어부는,
    상기 제1 트랜지스터의 턴 오프 타이밍과 상기 제3 트랜지스터의 턴 온 타이밍이 오버랩하도록 제어하는 파워 스위치 소자의 구동 회로.
  18. 제 17 항에 있어서,
    상기 제1 트랜지스터의 턴 오프에 따라 게이트 전압이 감소되고,
    상기 제2 트랜지스터의 턴 온에 따라 상기 게이트 전압이 상기 구동 전압으로 클램핑되는 파워 스위치 소자의 구동 회로.
  19. 제 18 항에 있어서,
    상기 제1 트랜지스터의 턴 오프 타이밍과 상기 제2 트랜지스터의 턴 온 타이밍이 오버랩됨으로써, 상기 파워 스위치 소자의 누설 전류에 따른 상기 게이트 전압의 감소가 방지되는 파워 스위치 소자의 구동 회로.
  20. 제 14 항에 있어서,
    상기 파워 스위치 소자의 게이트 전극에 일 단자가 접속된 인덕터;
    소정의 전압을 공급하는 전원과 일 전극이 접속되고, 상기 인덕터의 다른 단자와 접속된 제1 트랜지스터;
    상기 인덕터의 상기 다른 단자와 그라운드 전원 사이에 접속된 제1 블로킹 다이오드;
    상기 인덕터의 상기 일 단자와 일 전극이 접속되고, 상기 그라운드 전원에 다른 전극이 접속된 제2 트랜지스터;
    상기 전원과 일 전극이 접속되고, 상기 인덕터의 상기 일 단자와 접속된 제3 트랜지스터; 및
    상기 제1 내지 제3 트랜지스터의 스위칭을 제어하는 스위칭 제어부를 포함하는 파워 스위치 소자의 구동 회로.
  21. 제 20 항에 있어서,
    상기 인덕터에 축적된 에너지가 상기 파워 스위치 소자의 게이트 전극과 소스 전극 사이에 접속된 커패시터를 충전시키는 파워 스위치 소자의 구동 회로.
  22. 제 20 항에 있어서,
    상기 제1 전압은,
    상기 소정의 전압의 크기 및 상기 제1 트랜지스터의 턴 온 시간에 따라 조절되는 파워 스위치 소자의 구동 회로.
  23. 제 20 항에 있어서,
    상기 전원과 상기 제3 트랜지스터의 상기 일 전극 사이에 접속된 제2 다이오드를 더 포함하는 파워 스위치 소자의 구동 회로.
  24. 제 20 항에 있어서,
    상기 제3 트랜지스터의 턴 온에 따라 상기 게이트 전극의 전압이 감소되어 상기 구동 전압으로 클램핑되는 파워 스위치 소자의 구동 회로.
  25. 고전압을 스위칭하는 파워 스위치 소자; 및
    상기 파워 스위치 소자의 스위칭을 제어하는 구동 회로를 포함하고,
    상기 구동 회로는,
    상기 파워 스위치 소자의 턴 온 상태에서 상기 파워 스위치 소자의 게이트 전극에 상기 파워 스위치 소자의 구동 전압보다 큰 제1 전압을 인가하고, 상기 제1 전압의 인가에 따라 상기 파워 스위치 소자의 턴 오프 상태에서 상기 턴 온 상태로의 스위칭에서 발생하는 전류 붕괴를 감소시키는 파워 회로.
  26. 제 25 항에 있어서,
    상기 파워 스위치 소자는,
    3-5족 질화물 반도체인 파워 회로.
  27. 제 26 항에 있어서,
    상기 파워 스위치 소자는,
    GaN HEMT인 파워 회로.
  28. 제 25 항에 있어서,
    상기 구동 회로는,
    상기 제1 전압을 인가하는 구간과 상기 구동 전압을 인가하는 구간이 조절 가능한 파워 회로.
  29. 제 25 항에 있어서,
    상기 구동 회로는,
    제1 전압에서 상기 구동 전압으로 전환에 따른 상기 파워 스위치 소자의 게이트 누설 전류를 방지하기 위해 상기 제1 전압을 스위칭하는 제1 트랜지스터의 오프 상태와 상기 구동 전압을 스위칭하는 제3 트랜지스터의 온 상태 사이에 데드타임 없이 상기 제1 및 제3 트랜지스터를 스위칭 제어하는 파워 회로.
  30. 제 25 항에 있어서,
    상기 구동 회로는,
    상기 인가된 제1 전압을 축적시키고,
    상기 축적된 제1 전압이 상기 파워 스위치 소자의 게이트 누설 전류에 의해 상기 축적된 제1 전압이 감소되고,
    상기 감소된 제1 전압이 상기 구동 전압으로 클램핑되도록 하는 파워 회로.
KR1020140003603A 2014-01-10 2014-01-10 파워 스위치 소자의 구동 방법 및 구동 회로 KR102112299B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140003603A KR102112299B1 (ko) 2014-01-10 2014-01-10 파워 스위치 소자의 구동 방법 및 구동 회로
US14/330,652 US9369121B2 (en) 2014-01-10 2014-07-14 Driving method and driving circuit for power switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140003603A KR102112299B1 (ko) 2014-01-10 2014-01-10 파워 스위치 소자의 구동 방법 및 구동 회로

Publications (2)

Publication Number Publication Date
KR20150083727A KR20150083727A (ko) 2015-07-20
KR102112299B1 true KR102112299B1 (ko) 2020-05-18

Family

ID=53522212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140003603A KR102112299B1 (ko) 2014-01-10 2014-01-10 파워 스위치 소자의 구동 방법 및 구동 회로

Country Status (2)

Country Link
US (1) US9369121B2 (ko)
KR (1) KR102112299B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093301B2 (en) * 2013-03-08 2015-07-28 Texas Instruments Incorporated Driver for normally on III-nitride transistors to get normally-off functionality
US9467122B2 (en) * 2014-08-29 2016-10-11 Freescale Semiconductor, Inc. Switching scheme to extend maximum input voltage range of a DC-to-DC voltage converter
JP6760383B2 (ja) * 2016-09-09 2020-09-23 富士電機株式会社 電力素子の駆動回路
JP2018196026A (ja) * 2017-05-18 2018-12-06 株式会社豊田中央研究所 ゲート駆動装置
CN109462388B (zh) * 2018-10-22 2022-08-19 京信网络系统股份有限公司 GaN HEMT控制电路
US11387790B2 (en) 2019-01-24 2022-07-12 Analog Devices International Unlimited Company Power semiconductor device with charge trapping compensation
US11533070B2 (en) 2019-12-23 2022-12-20 Analog Devices International Unlimited Company Systems and methods of compensating for narrowband distortion in power semiconductor devices
EP3905523B1 (en) * 2020-04-30 2024-06-19 Infineon Technologies Austria AG Switching circuit, gate driver and method of operating a transistor device
US11563409B2 (en) 2020-10-26 2023-01-24 Analog Devices International Unlimited Company Configurable non-linear filter for digital pre-distortion

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170043A1 (en) 2005-01-31 2006-08-03 Yan-Fei Liu Resonant gate drive circuits
US20090002054A1 (en) 2007-06-27 2009-01-01 Mitsubishi Electric Corporation Gate drive apparatus
JP2012178651A (ja) 2011-02-25 2012-09-13 Fujitsu Semiconductor Ltd トランジスタの制御回路、トランジスタの制御システム、およびトランジスタの制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948220B2 (en) 2007-04-11 2011-05-24 International Rectifier Corporation Method and apparatus to reduce dynamic Rdson in a power switching circuit having a III-nitride device
US8310283B2 (en) 2009-10-29 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Over-drive circuit having stacked transistors
US9263439B2 (en) 2010-05-24 2016-02-16 Infineon Technologies Americas Corp. III-nitride switching device with an emulated diode
TWI429195B (zh) 2010-12-08 2014-03-01 Ind Tech Res Inst 功率電路及其直流對直流轉換器
US8823745B2 (en) 2011-06-02 2014-09-02 Yoostar Entertainment Group, Inc. Image processing based on depth information and color data of a scene

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170043A1 (en) 2005-01-31 2006-08-03 Yan-Fei Liu Resonant gate drive circuits
US20090002054A1 (en) 2007-06-27 2009-01-01 Mitsubishi Electric Corporation Gate drive apparatus
JP2012178651A (ja) 2011-02-25 2012-09-13 Fujitsu Semiconductor Ltd トランジスタの制御回路、トランジスタの制御システム、およびトランジスタの制御方法

Also Published As

Publication number Publication date
US20150200661A1 (en) 2015-07-16
US9369121B2 (en) 2016-06-14
KR20150083727A (ko) 2015-07-20

Similar Documents

Publication Publication Date Title
KR102112299B1 (ko) 파워 스위치 소자의 구동 방법 및 구동 회로
US9653449B2 (en) Cascoded semiconductor device
US9741702B2 (en) Semiconductor power modules and devices
JP6223938B2 (ja) ゲート制御装置、半導体装置、及び半導体装置の制御方法
US10224924B1 (en) Bidirectional switch with passive electrical network for substrate potential stabilization
US9362903B2 (en) Gate drivers for circuits based on semiconductor devices
JP7224918B2 (ja) 半導体装置及び半導体パッケージ
JP6223918B2 (ja) 半導体装置
JP6201422B2 (ja) 半導体装置
US9123536B2 (en) Semiconductor device
JP6065721B2 (ja) 駆動回路、半導体集積回路、及び駆動回路の制御方法
US9917578B2 (en) Active gate-source capacitance clamp for normally-off HEMT
JP2018117110A (ja) 基板電圧制御回路
US9972992B2 (en) Protection circuit of semiconductor device
JP5853188B2 (ja) スイッチ装置
US20150053994A1 (en) Diode circuit and dc to dc converter
JP2015122544A (ja) スイッチ装置
US9461637B2 (en) Method and apparatus for controlling a gate voltage in high electron mobility transistor
Tack et al. An industrial 650V GaN DHEMT cascode technology
US9401708B2 (en) Gate drive unit and method for controlling a gate drive unit
US11955956B2 (en) Semiconductor devices and circuits with increased breakdown voltage
TWI584562B (zh) 半導體裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant