CN108306273A - 带静电防护功能的电路、高压集成电路以及空调器 - Google Patents

Abstract

本发明公开一种带静电防护功能的电路、高压集成电路以及空调器，所述带静电防护功能的电路包括电压检测电路、主泄放电路以及待防护电路；所述电压检测电路用于检测电源线和接地线之间的静电电压；本方案通过设置所述主泄放电为静电电流提供主泄放通道；同时所述待防护电路包括待防护主电路单元以及辅助防护电路。辅助防护电路一方面可以对所述主泄放电路未泄放完全的静电能量进行二次泄放；同时也能够对由所述待防护主电路单元信号输入端进入的静电能量进行泄放，以避免静电由除电源线和接地线以外的端口进入待防护主电路单元。本发明技术方案同时从电源线路和信号线路对所述待防护主电路单元进行静电防护，提高了整体电路的静电防护能力。

Description

带静电防护功能的电路、高压集成电路以及空调器

技术领域

本发明涉及高压集成电路领域，特别涉及一种带静电防护功能的电路、高压集成电路以及空调器。

背景技术

高压集成电路是一种带有欠压保护、逻辑控制等功能的栅极驱动电路，它将电力电子与半导体技术结合，逐渐取代传统的分立元件，越来越多地被应用在IGBT、大功率MOSFET的驱动领域。静电放电(ESD)现象是引起集成电路产品失效的最主要的可靠性问题之一。有关研究调查表明，集成电路失效产品的30％都是由于遭受静电放电现象所引起的。在集成电路芯片的制造、封装、测试、运输等过程中，都会出现不同程度的静电放电事件。在集成电路放电时会产生数百甚至数千伏的等效高压，这会击穿集成电路中输入级的栅氧化层，使集成电路受到损伤。特别是随着集成电路中晶体管尺寸的按比例缩小，输入级的栅氧化层厚度越来越薄，更加容易受到外部静电电荷的影响而损坏。因此，改善集成电路对静电放电防护的可靠性，是在高压集成电路设计时必须考虑的重要环节。

当前大部分高压静电防护器件难以满足功率芯片对高压静电防护方案的诸多要求：如既要有高于工作电压的维持电压，又要有尽量低于栅氧击穿电压的触发电压，同时还要能通过ESD防护的相应标准。由于许多功率集成电路常工作在比较“恶劣”的环境下(如高电压、大电流、强电磁干扰、频繁插拔及高低温工作环境等)，使它们的静电防护设计需要考虑更多因素。更重要的是，静电可以从高压集成芯片的供电线和接地线进入，也可以通过高压集成芯片的信号脚进入芯片内部，目前主流的高压集成电路芯片高低压侧线间的ESD防护结构在高压线与低压线间接反向普通二极管；内静电防护是在输入端设置普通二极管。其保护机理均为简单的输入输出二极管保护，该电路结构抗冲击能力有限，无法满足现有高压集成电路对静电防护的要求，且占用较大的芯片面积。

发明内容

本发明的主要目的是提出一种带静电防护功能的电路、高压集成电路以及空调器，旨在提高高压集成电路对静电的防护能力。

为实现上述目的，本发明提出的一种带静电防护功能的电路，具有电源线和接地线，所述带静电防护功能的电路包括：

电压检测电路，连接于所述电源线和接地线之间，用于检测所述电源线和接地线之间的静电电压；

主泄放电路，与所述电压检测电路电连接，以在所述电压检测电路检测到静电电压时，为静电电流提供泄放通道；

待防护电路，包括待防护主电路单元以及与所述待防护主电路单元电连接的辅助防护电路；所述辅助防护电路连接于所述电源线和接地线之间，以在静电发生时，为所述静电电流提供泄放通道。

优选地，所述电压检测电路为压控触发式电路，所述压控触发式电路包括比较器，所述比较器的输入端为所述电源线和/或所述接地线，所述比较器的参考端为预设的参考电压，所述比较器的输出端与所述主泄放电路电连接；

或者，所述电压检测电路为电容、电阻组成的充放电电路，用以在静电发生瞬间，所述充放电电路用以在静电发生瞬间，输出过压信号至所述主泄放电路。

优选地，所述主泄放电路包括并联连接的正向泄放电路和负向泄放电路；所述正向泄放电路和/或负向泄放电路与所述电压检测电路电连接。

优选地，所述正向泄放电路至少包括第一PMOS管，所述负向泄放电路至少包括第一NMOS管；所述第一PMOS管的栅极与所述电压检测电路的输出端连接，所述第一PMOS管的源极与所述电源线连接，所述第一PMOS管的漏极与所述接地线连接；

所述第一NMOS管的栅极接地，所述第一NMOS管的源极接地，所述第一NMOS管的漏极与所述电源线连接。

优选地，所述待防护主电路单元具有信号输入端、信号输出端；所述辅助防护电路具有输入端和输出端，所述输入端与所述信号输入端连接；

所述辅助防护电路包括第一泄放管和第二泄放管；所述第一泄放管串联于所述电源线和所述输入端之间，所述第二泄放管串联于所述输入端和所述接地线之间，所述第一泄放管与所述第二泄放管共同形成所述电源线与接地线之间、所述输入端与电源线、所述输入端与接地线之间的泄放通道。

优选地，所述第一泄放管为第二PMOS管，所述第二PMOS管的栅极与所述电源线连接，所述第二PMOS管的源极与所述电源线连接，所述第二PMOS管的漏极与所述信号输入端、所述输入端互连；

所述第二泄放管为第二NMOS管，所述第二NMOS管的栅极与所述接地线连接，所述第二NMOS管的漏极与所述信号输入端，以及所述输入端互连，所述第二NMOS管的源极与所述接地线连接。

优选地，所述带静电防护功能的电路还包括第一电阻和第一二极管；

所述第一电阻的第一端与所述输入端连接，所述第一电阻的第二端与所述信号输入端连接；所述第一二极管的阴极与所述信号输入端连接，所述第一二极管的阳极与所述接地线连接。

优选地，所述待防护电路还包括输出防护电路单元，所述输出防护电路单元与所述待防护主电路单元的信号输出端连接；

所述输出防护电路包括第三PMOS管、第三NMOS管、第一反向器、第二反相器；所述第一反向器的输入端与待防护主电路单元的信号输出端连接，所述第一反向器的输出端与第二反相器的输入端连接；所述第二反向器的输出端与第三PMOS管的漏极、第三NMOS管的源极互连，所述第三PMOS管的源极和栅极与所述电源线连接，所述第三NMOS管的栅极和源极与所述接地线连接，且所述第二反向器的输出端为所述待防护电路的输出端。

优选地，所述待防护电路为集成电路。

本发明还提出一种高压集成电路，所述高压集成电路包括至少一个所述的带静电防护功能的电路；所述带静电防护功能的电路的电源线和接地线对应为所述高压集成电路的电源线和接地线；

本发明还提出一种空调器，包括所述的带静电防护功能的电路，和/或所述的高压集成电路。

本发明还提出一种高压集成电路，包括至少一个所述的带静电防护功能的电路。

本发明还提出一种空调器，包括所述的带静电防护功能的电路，和/或所述的高压集成电路。

本发明技术方案通过设置主防护电路，以对由电源线和接地线进入的静电能量进行快速泄放；通过在所述待防护电路内设置辅助防护电路，一方面可以对所述主泄放电路未泄放完全的静电能量进行二次泄放，以充分保护所述待防护主电路单元免受静电冲击，同时辅助防护电路也能够对由所述待防护主电路单元信号输入端进入的静电能量进行泄放，以避免静电由除电源线和接地线以外的端口进入待防护主电路单元，全面保护了所述待防护主电路单元的安全，因此本发明技术方案同时从电源线路和信号线路对所述待防护主电路单元进行静电防护，提高了整体电路的静电防护能力。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明的带静电防护功能的电路的结构框图；

图2为本发明的带静电防护功能的一实施例的电路结构图；

图3为待防护电路一实施例的电路结构图。

附图标号说明：

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提出一种带静电防护功能的电路以及高压集成电路，所述带静电防护功能的电路可以是由分立元件所构成的电路，也可以是集成电路(芯片)；在此不做具体限定。请参阅图1，所述带静电防护功能的电路具有电源线VDD和接地线VSS，所述带静电防护功能的电路包括电压检测电路10、主泄放电路20以及待防护电路30；所述电压检测电路10连接于所述电源线VDD和接地线VSS之间，用于检测所述电源线VDD和接地线VSS之间的静电电压；所述主泄放电路20与所述电压检测电路10电连接，以在所述电压检测到静电电压时，为静电电流提供泄放通道；所述待防护电路30包括待防护主电路单元31以及与所述待防护主电路单元31电连接的辅助防护电路32；所述辅助防护电路32连接于所述电源线VDD和接地线VSS之间，以在静电发生时，为所述静电电流提供泄放通道。所述电压检测电路10位于所述泄放电路的前端。所述待防护电路30可以为功能性电路，例如斯密特电路；当所述带静电防护功能的电路应用于高压集成电路中时，所述待防护电路30单元通常包括具有欠压保护、逻辑控制等功能的栅极驱动电路。

具体地，当静电发生时，会在接地线VSS或电源线VDD上出现较大的静电电压以及静电电流；当所述电压检测电路10会最先检测到过电压，并输出控制信号至所述主泄放电路20，所述主泄放电路20立即对静电电流进行泄放，以快速降低电源线VDD或接地线VSS上的静电电压和静电电流，防止大电压和大电流冲击所述待防护电路30。进一步地，考虑到当静电电压和静电电流过大，而造成所述主泄放电路20泄放不及时，进而对待防护电路30造成冲击，因此本方案中，所述待防护电路30内部还设有辅助泄放电路，以进一步对静电电压和静电电流进行泄放，以充分保护待防护主电路单元31的安全。同时由于待防护主电路单元31通常具有信号输入端，当静电直接由所述信号输入端进入待防护主电路单元31时，所述主泄放电路20无法起到防护作用，因此所述辅助防护电路32的设置可以在所述静电电压和静电电压到达待防护主电路单元31之间静电能量进行泄放，从而有效地保护待防护主电路单元31的安全，

本发明技术方案通过设置主防护电路，以对由电源线VDD和接地线VSS进入的静电能量进行快速泄放；通过在所述待防护电路30内设置辅助防护电路32，一方面可以对所述主泄放电路20未泄放完全的静电能量进行二次泄放，以充分保护所述待防护主电路单元31免受静电冲击，同时辅助防护电路32也能够对由所述待防护主电路单元31信号输入端INPUT进入的静电能量进行泄放，以避免静电由除电源线VDD和接地线VSS以外的端口进入待防护主电路单元31，全面保护了所述待防护主电路单元31的安全，因此本发明技术方案同时从电源线VDD路和信号线路对所述待防护主电路单元31进行静电防护，提高了整体电路的静电防护能力。

本方案中的电压检测电路10用于检测所述电源线VDD和接地线VSS上是否出现静电电压，在一实施例中，所述电压检测电路10为压控触发式电路；所述压控触发式电路包括比较器，所述比较器的输入端VIN为所述电源线VDD和/或所述接地线VSS；所述比较器的参考端为预设的参考电压，所述比较器的输出端VOUT与所述主泄放电路20电连接；所述预设的参考电压与该带静电防护功能的电路的电压水平有关。当所述电源线VDD和/或所述接地线VSS上的电压大于所述预设的参考电压时，所述比较器的输出端VOUT输出一控制信号至所述主泄放电路20，以对静电电流进行泄放。可以理解的是，所述压控触发式电路还可以采用分压电路搭配比较器实现，也可以采用电压监控芯片实现。

在另一实施例中，所述电压检测电路10为瞬态信号检测电路；所述瞬态信号检测电路能够检测所述电源线VDD和/或所述接地线VSS上出现的瞬态过电压，因此所述瞬态信号可以更好的对所述待防护电路30进行静电防护。具体地，所述瞬态信号检测电路由电容、电阻组成，用以在静电发生瞬间，所述电阻电容充放电电路输出过压信号至所述主泄放电路20。当所述电源线VDD和/或所述接地线VSS出现瞬态过电压时，会立即所述电阻电容充放电电路进行充电，当瞬态过电压的值较大时，所述电容的充电速度会立即加快，在达到预设的充电电压值后，所述瞬态信号检测电路会输出控制信号至主泄放电路20，以对静电能量进行泄放。本领域技术人员可以理解的是，所述可以通过调整电阻电容充放电电路中电阻和电容的具体参数值，以调节电阻电容充放电电路的充电速率，一方面可以调节电阻电容充放电电路的反应速度，另一方面可以控制所述主泄放电路20的启动阈值。

请参阅图2，由于所述静电分为正向静电和负向静电，为了提高所述带静电防护功能的电路的防护能力，设置所述主泄放电路20包括并联连接的正向泄放电路11和负向泄放电路12；所述正向泄放电路11和/或负向泄放电路12与所述电压检测电路10电连接。在一实施例中，所述正向泄放电路11至少包括第一PMOS管Q1，所述负向泄放电路12至少包括第一NMOS管Q2；所述第一PMOS管Q1的栅极与所述电压检测电路10的输出端连接，所述第一PMOS管Q1的源极与所述电源线VDD连接，所述第一PMOS管Q1的漏极与所述接地线VSS连接；所述第一NMOS管Q2的栅极接地，所述第一NMOS管Q2的源极接地，所述第一NMOS管Q2的漏极与所述电源线VDD连接。当有正向静电进入所述电源线VDD时，所述电压检测电路10控制所述正向泄放电路11导通，所述第一PMOS管Q1快速导通，以对所述电源线VDD上的静电电流进行泄放。当有负向静电进入所述电源线VDD时，所述第一NMOS管Q2会自发导通，从而提高了所述负向泄放电路12的反应能力，快速的对所述负向静电进行泄放。

请参阅图3，本方案中，所述待防护主电路单元31具有信号输入端INPUT、信号输出端OUTPUT；所述辅助防护电路32具有输入端VIN和输出端VOUT；所述输入端VIN与所述信号输入端INPUT连接；所述辅助防护电路32，包括第一泄放管和第二泄放管；所述第一泄放管串联于所述电源线VDD和所述输入端VIN之间，所述第二泄放管串联于所述输入端VIN和所述接地线VSS之间；所述第一泄放管与所述第二泄放管共同形成所述电源线VDD与接地线VSS之间、输入端VIN与电源线VDD、输入端VIN与接地线VSS之间的泄放通道。本方案中，所述待防护主电路单元31可以由所述电源线VDD进行供电，也可以由另一单独电压源VCC进行供电。

所述第一泄放管和所述第二泄放管可以为二极管、三极管、MOS管或者是可控硅，当本领域技术人员可以理解的是，当第一泄放管和所述第二泄放管为上述不同的器件时，电路连接方式有所不同。由于MOS管与CMOS工艺兼容性好，便于大量使用在集成电路中，因此，本方案中采用MOS管构造电路。具体地，所述第一泄放管为第二PMOS管Q3，所述第二PMOS管Q3的栅极与所述电源线VDD连接，所述第二PMOS管Q3的源极与所述电源线VDD连接，所述第二PMOS管Q3的漏极与所述信号输入端INPUT，以及与所述输入端VIN互连；所述第二泄放管为第二NMOS管Q4；所述第二NMOS管Q4的栅极与所述接地线VSS连接，所述第二NMOS管Q4的漏极与所述信号输入端INPUT，以及所述输入端VIN互连，所述第二NMOS管Q4的源极与所述接地线VSS连接。

本方案中利用了MOS管内部自带的二极管，通过该二极管的导通，以实现对静电电流的泄放。具体地，所述第二PMOS管Q3内部并联的二极管阳极与输入端VIN连接，阴极与电源线VDD连接；所述第二NMOS管Q4内部并联的二极管阳极与接地线VSS连接，阴极与输入端VIN连接。当正向静电由电源线VDD进入所述待防护电路30时，所述第二PMOS管Q3内二极管与所述第二NMOS管Q4内的二极管反向击穿，该静电能量通过这两个二极管对电源线VDD泄放；当负向静电由电源线VDD进入所述待防护电路30时，该静电能量直接通过这两个二极管对电源线VDD泄放。当正向静电由输入端VIN进入所述待防护电路30时，静电能量通过所述第二PMOS管Q3内二极管对电源线VDD泄放；当负向静电由输入端VIN进入所述待防护电路30时，静电能量通过所述第二PMOS管Q3内二极管对接地线VSS泄放。

进一步地，为了避免稍大的电压/电流引起所述第一泄放管或第二泄放管误导通，因此本方案中，可以设置所述第一泄放管和/或第二泄放管多个，且多个所述第一泄放管的导通方向相同和/或多个所述第二泄放管的导通方向相同。通过合理设置所述第一泄放管和/或第二泄放管的个数，一方面使全部第一泄放管和/或第二泄放管在静电发生时，能够全部导通，从而泄放静电电流，达到防护的目的；另一方面也避免因电压不稳定，造成第一泄放管和/或第二泄放管误导通的情况。

本方案中，所述主泄放电路20和辅助泄放电路中的泄放元件可以使用三极管进行替代；本方案中使用的MOS管，反应较快，可以快速的对静电能量进行泄放，并且MOS管体积较小，有利于减小带静电防护功能的电路的体积，从而有利于所述带静电防护功能的电路应用于集成电路中，不会增加集成电路的面积，有利于降低集成电路的成本。

进一步地，为了提高所述辅助防护电路32对所述待防护主电路单元31的防护能力，有效地对所述待防护主电路单元31的信号输入端INPUT进行过流过压保护，本方案中，设置所述带静电防护功能的电路还包括第一电阻R1和第一二极管D1；所述第一电阻R1的第一端与所述输入端VIN连接，所述第一电阻R1的第二端与所述信号输入端INPUT连接；所述第一二极管D1的阴极与所述信号输入端INPUT连接，所述第一二极管D1的阳极与所述接地线VSS连接。当信号输入端INPUT的电压过大时，所述第一二极管D1被反向击穿，从而对所述信号输入端INPUT实现钳位作用。当然所述第一二极管D1可以使用钳位二极管进行替代。所述第一电阻R1用于限制流入信号输入端INPUT的电流。

所述带待防护电路30还有输出防护电路33，所述输出防护电路33包括第三PMOS管Q5、第三NMOS管Q6、第一反向器DN1、第二反相器DN2；所述第一反向器DN1的输入端与待防护主电路单元31的信号输出端OUTPUT连接，所述第一反向器DN1的输出端与第二反相器DN2的输入端连接；所述第二反向器的输出端与第三PMOS管Q5的漏极、第三NMOS管Q6的源极互连，所述第三PMOS管Q5的源极和栅极与所述电源线VDD连接，所述第三NMOS管Q6的栅极和源极与所述接地线VSS连接，且所述第二反向器的输出端为所述待防护电路30的输出端VOUT。

当没有静电冲击时，所述第三PMOS管Q5和第三NMOS管Q6均处于截止状态，当静电由输出端VOUT进入所述输出防护电路33时，正向的静电电流经过第三NMOS管Q6进行泄放，反向的静电电流经过第三PMOS管Q5进行泄放；从而避免静电电流进入到待防护主电路单元31中。两个串联的反相器的设置，一方面使得待防护主电路单元31输出至下一级电路的有效信号保持不变，另一方面当下一级电路对待防护电路30电路的输出端VOUT发生反向浪涌冲击时，通过第一反相器、第二反相器DN2的共同作用，隔离下一级电路对待防护电路30单元的浪涌冲击，降低待防护电路30单元受到下级电路浪涌冲击而被破坏的可能性。

本方案中，所述待防护电路30为集成电路，所述待防护主电路单元31可以是芯片。所述电压检测电路10和所述主泄放电路20可以与所述待防护电路30共同组成集成电路，也可以是用于主线路中，用于针对主线路的电源线VDD和接地线VSS进行线路静电防护。

本发明还提出一种高压集成电路，该高压集成电路包括所述的带静电防护功能的电路，该带静电防护功能的电路的具体结构参照上述实施例，由于所述高压集成电路采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。所述带静电防护功能的电路的电源线VDD和接地线VSS对应为所述高压集成电路的电源线VDD和接地线VSS。因此本发明带静电防护功能的电路能够有效地对来自高压集成电路供电线和接地线VSS的静电进行防护，从而为所述高压集成电路提供全局的防护。所述高压集成电路可以包括多个所述带静电防护功能的电路，多个所述带静电防护功能的电路为可以是依次级联，也可以是所述带静电防护功能的电路与其他功能的集成电路串联或并联。由于本方案中的待防护电路30的电源线VDD、接地线VSS、输入端VIN以及输出端VOUT均具有静电防护的功能，因此当带静电防护功能的电路发生不可逆的静电破坏时，会对下一级电路形成静电防护；同时，当受到下次级的反向浪涌冲击时，由于输出防护电路33的存在，会对本级电路产生保护。因此本方案可以提高整体高压集成电路的静电防护能力。

本发明还提出一种空调器，该空调器包括所述的带静电防护功能的电路，和/或所述的高压集成电路。该带静电防护功能的电路和高压集成电路的具体结构参照上述实施例，由于所述空调器采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。所述的带静电防护功能的电路，和/或所述的高压集成电路可以用于所述空调器的主控板、显示板以及其他功能电路板，在此不做具体限定；所述空调器可以是空调挂机、空调柜机等。由于所述带静电防护功能的电路，和/或所述的高压集成电路能够提高电路板的静电防护能力，因而能够提高所述空调器运行的安全性。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (11)

1.一种带静电防护功能的电路，具有电源线和接地线，其特征在于，所述带静电防护功能的电路包括：

电压检测电路，连接于所述电源线和接地线之间，用于检测所述电源线和接地线之间的静电电压；

主泄放电路，与所述电压检测电路电连接，以在所述电压检测电路检测到静电电压时，为静电电流提供泄放通道；

待防护电路，包括待防护主电路单元以及与所述待防护主电路单元电连接的辅助防护电路单元；所述辅助防护电路连接于所述电源线和接地线之间，以在静电发生时，为所述静电电流提供泄放通道。

2.如权利要求1所述的带静电防护功能的电路，其特征在于，所述电压检测电路为压控触发式电路，所述压控触发式电路包括比较器，所述比较器的输入端为所述电源线和/或所述接地线，所述比较器的参考端为预设的参考电压，所述比较器的输出端与所述主泄放电路电连接；

或者，所述电压检测电路为电容、电阻组成的充放电电路，所述充放电电路用以在静电发生瞬间，输出过压信号至所述主泄放电路。

3.如权利要求2所述的带静电防护功能的电路，其特征在于，所述主泄放电路包括并联连接于所述电源线和接地线之间的正向泄放电路和负向泄放电路；所述正向泄放电路和/或负向泄放电路与所述电压检测电路电连接。

4.如权利要求3所述的带静电防护功能的电路，其特征在于，所述正向泄放电路至少包括第一PMOS管，所述负向泄放电路至少包括第一NMOS管；所述第一PMOS管的栅极与所述电压检测电路的输出端连接，所述第一PMOS管的源极与所述电源线连接，所述第一PMOS管的漏极与所述接地线连接；

所述第一NMOS管的栅极接地，所述第一NMOS管的源极接地，所述第一NMOS管的漏极与所述电源线连接。

5.如权利要求1至4任意一项所述的带静电防护功能的电路，其特征在于，所述待防护电路具有输入端和输出端，所述待防护主电路单元具有信号输入端、信号输出端；所述输入端与所述信号输入端连接；

所述辅助防护电路包括第一泄放管和第二泄放管；所述第一泄放管串联于所述电源线和所述输入端之间，所述第二泄放管串联于所述输入端和所述接地线之间，所述第一泄放管与所述第二泄放管共同形成所述电源线与接地线之间、所述输入端与电源线、所述输入端与接地线之间的泄放通道。

6.如权利要求5所述的带静电防护功能的电路，其特征在于，所述第一泄放管为第二PMOS管，所述第二PMOS管的栅极与所述电源线连接，所述第二PMOS管的源极与所述电源线连接，所述第二PMOS管的漏极与所述信号输入端、所述输入端互连；

所述第二泄放管为第二NMOS管，所述第二NMOS管的栅极与所述接地线连接，所述第二NMOS管的漏极与所述信号输入端，以及所述输入端互连，所述第二NMOS管的源极与所述接地线连接。

7.如权利要求5所述的带静电防护功能的电路，其特征在于，所述带静电防护功能的电路还包括第一电阻和第一二极管；

所述第一电阻的第一端与所述输入端连接，所述第一电阻的第二端与所述信号输入端连接；所述第一二极管的阴极与所述信号输入端连接，所述第一二极管的阳极与所述接地线连接。

8.如权利要求1所述的带静电防护功能的电路，其特征在于，所述待防护电路还包括输出防护电路单元，所述输出防护电路单元与所述待防护主电路单元的信号输出端连接；

所述输出防护电路包括第三PMOS管、第三NMOS管、第一反向器、第二反相器；所述第一反向器的输入端与待防护主电路单元的信号输出端连接，所述第一反向器的输出端与第二反相器的输入端连接；所述第二反向器的输出端与第三PMOS管的漏极、第三NMOS管的源极互连，所述第三PMOS管的源极和栅极与所述电源线连接，所述第三NMOS管的栅极和源极与所述接地线连接，且所述第二反向器的输出端为所述待防护电路的输出端。

9.如权利要求1所述的带静电防护功能的电路，其特征在于，所述待防护电路为集成电路。

10.一种高压集成电路，其特征在于，所述高压集成电路包括至少一个如权利要求1至9任意一项所述的带静电防护功能的电路；所述带静电防护功能的电路的电源线和接地线对应为所述高压集成电路的电源线和接地线。

11.一种空调器，其特征在于，包括如权利要求1至9任意一项所述的带静电防护功能的电路，和/或如权利要求10所述的高压集成电路。