TW201413910A - 箝制電路、具有該箝制電路的半導體裝置以及該半導體裝置的箝制方法 - Google Patents

箝制電路、具有該箝制電路的半導體裝置以及該半導體裝置的箝制方法 Download PDF

Info

Publication number
TW201413910A
TW201413910A TW102132699A TW102132699A TW201413910A TW 201413910 A TW201413910 A TW 201413910A TW 102132699 A TW102132699 A TW 102132699A TW 102132699 A TW102132699 A TW 102132699A TW 201413910 A TW201413910 A TW 201413910A
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
gate
coupled
circuit
Prior art date
Application number
TW102132699A
Other languages
English (en)
Other versions
TWI611552B (zh
Inventor
Jae-Hyok Ko
Woo-Seok Kim
Han-Gu Kim
Sang-Young Cho
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201413910A publication Critical patent/TW201413910A/zh
Application granted granted Critical
Publication of TWI611552B publication Critical patent/TWI611552B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/043—Protection of over-voltage protection device by short-circuiting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體裝置包括第一高壓電晶體，具有閘極與第一電極，其中第一電極耦接至第一焊墊，並且寄生電容形成於閘極與第一電極之間。箝制電路耦接於第一高壓電晶體的閘極，其中箝制電路偵測第一高壓電晶體的閘極電壓由於靜電放電造成的電位改變，並且根據偵測的結果箝制第一高壓電晶體的閘極電壓。

Description

箝制電路、具有該箝制電路的半導體裝置以及該半導體裝置的箝制方法 【相關申請案】
本申請案在美國專利法35 U.S.C.§119國際優先權規定之下主張於2012年9月28日在韓國智慧財產局申請的韓國專利申請案第10-2012-0109262號的優先權，並將該案中的全部揭露內容納入此說明書作為參考。
本發明概念是關於箝制電路，特別是，關於箝制電路、包括此箝制電路的半導體裝置及半導體裝置的箝制方法。
以用來經由焊墊輸入/輸出訊號或處理內部訊號，且包含電晶體像是金氧半導體場效電晶體(metal-oxide semiconductor field-effect transistor(MOSFET)的半導體裝置為例，靜電放電 (electrostatic discharge,ESD)可能會損毀半導體裝置的敏感性元件，因此，半導體裝置可包含用來保護元件免於受到靜電放電損害的裝置。例如，半導體裝置可包含靜電保護電路來保護敏感性元件，並可使聚積的靜電電荷消散。然而，仍有多種形式的半導體裝置由於靜電放電而遭受效能下降及裝置損毀的危害。
本發明概念的示範實施例提供一種可用來替半導體裝置執行箝制操作的箝制電路、包括此箝制電路的半導體裝置以及半導體裝置的箝制方法。
根據本發明概念的示範實施例，本發明提供的一種高壓電晶體包括第一高壓電晶體，具有閘極與第一電極，其中第一電極耦接至第一焊墊，且寄生電容形成於閘極以及第一電極之間；箝制電路耦接至第一高壓電晶體的閘極，其中箝制電路偵測第一高壓電晶體的閘極由於靜電放電造成的電位改變，並根據偵測的結果箝制第一高壓電晶體的閘極電壓。
第一高壓電晶體可為控制電源傳輸的電源開關。
第一高壓電晶體可具有第二電極耦接至接地電極，且第一高壓電晶體可為橫向擴散金氧半導體(lateral diffused metal-oxide semiconductor,LDMOS)電晶體。
箝制電路包括：觸發電路產生觸發電極，其中觸發電壓的電位改變響應第一高壓電晶體閘極電壓的電位上升。箝制電路控 制第一高壓電晶體的閘極與接地電壓之間的耦接以響應觸發電壓。
觸發電路可包括：拉升單元耦接於第一高壓電晶體的閘極與箝制電晶體的閘極之間，並且拉升觸發電壓；以及下拉單元耦接於拉升單元與接地電壓之間，並且下拉觸發電壓。
拉升單元可包括金氧半導體(metal-oxide semiconductor,MOS)電晶體，具有源極，第一高壓電晶體閘極的第一電壓施加於源極，並且閘極耦接至施加第二電壓的第一節點，其中金氧半導體電晶體的基極電性耦接至第二電壓。
寄生二極體元件可形成於第一高壓電晶體的閘極與第一節點之間。
半導體裝置可進一步包括驅動電路，驅動電路包括至少一個電路用來控制第一高壓電晶體的驅動，並且具有節點，節點的電壓被施加作為箝制電路的操作電壓。
半導體裝置可進一步包括第二高壓電晶體，其中箝制電路共用地耦接至第一高壓電晶體的閘極與第二高壓電晶體的閘極。
根據本發明概念的示範實施例，本發明提供一種箝制電路耦接至橫向擴散金氧半導體的閘極，並且包括靜電放電偵測單元，偵測橫向擴散金氧半導體電晶體的閘極由於靜電放電造成的電位差改變，並且輸出控制訊號；以及箝制電晶體耦接至橫向擴散金氧半導體電晶體的閘極，其中箝制電晶體的閘極接收控制訊 號，且箝制電晶體箝制橫向擴散金氧半導體電晶體以響應控制訊號。
靜電放電偵測單元可包括第一金氧半導體電晶體，具有第一電極耦接至橫向擴散金氧半導體電晶體的閘極，以及第二電極耦接至箝制電晶體的閘極，並藉由切換橫向擴散金氧半導體電晶體的閘極電壓產生控制訊號。
第一金氧半導體電晶體可經由第一電極接收橫向擴散金氧半導體電晶體閘極的第一電壓，經由第一金氧半導體電晶體的閘極接收第二電壓，並且第一金氧半導體電晶體由於第一電壓與第二電壓之間的電位差異而被開啟。
第一金氧半導體電晶體的基極可電性耦接至第二電壓。
當靜電放電發生時，第一金氧半導體電晶體可產生控制訊號通過第一金氧半導體電晶體的金氧半導體通道的第一路徑與寄生雙極元件(parasitic bipolar component)的第二路徑。
寄生二極體元件(parasitic diode component)可形成於橫向擴散金氧半導體電晶體的閘極與施加第二電壓的節點之間，並且在靜電放電的初期，第一電壓可大於第二電壓。
靜電放電偵測單元可進一步包括第二金氧半導體電晶體，其耦接於接地電壓與第一金氧半導體電晶體的第二電極之間，並且下拉控制訊號至接地電壓電位。
根據本發明概念的實施例，本發明提供一種半導體裝置的箝制方法，箝制方法包括：施加高壓電晶體閘極的第一電壓至箝 制電路；當第一電壓的電位由於靜電放電改變，藉由切換第一電壓產生控制訊號；以及響應控制訊號，藉由使用耦接至高壓電晶體閘極的箝制電路中的箝制電晶體，箝制高壓電晶體的閘極電壓。
高壓電晶體可為橫向擴散金氧半導體電晶體。
箝制方法可進一步包括在半導體裝置的節點接收第二電壓，並且當第一電壓與第二電壓之間的電位差異等於或大於臨界電壓時，啟動控制訊號。
控制訊號可藉由金氧半導體電晶體產生，金氧半導體電晶體具有第一電極耦接至第一電壓，第二電極耦接至箝制電晶體的閘極，並且閘極耦接至第二電壓，以及金氧半導體電晶體的基極可電性耦接至第二電壓。
當靜電放電發生時，第二電壓可從接地電壓電位改變至第一電位，並且當第二電壓改變至第一電位時，控制訊號可被啟動。
當半導體系統正常運作時，第二電壓可具有接地電壓電位，並且箝制電晶體的箝制操作可被停止。
根據本發明概念的示範實施例，本發明提供一種半導體系統包括：內部積體電路耦接至第一焊墊；半導體系統晶片，包括高壓電晶體經由第一焊墊耦接至內部積體電路，其中高壓電晶體具有閘極與第一電極；第一電極耦接至第一焊墊，而且寄生電容形成於閘極與第一電極之間；以及箝制電路配置在半導體晶片，並且耦接至高壓電晶體的閘極，其中箝制電路偵測高壓電晶體的 閘極電壓由於靜電放電造成的電位上升，並且根據偵測的結過箝制高壓電晶體的閘極電壓。
當半導體晶片正常運作時，箝制電路可被關閉，且當靜電放電在非運轉期間(non-operation period,NOP)被偵測到時，箝制電路可選擇性地啟動。
半導體晶片從內部積體電路接收輸入電壓，並且控制箝制電路根據高壓電晶體的輸入電壓與閘極電壓之間的電位差異而啟動。
根據本發明概念的示範實施例，本發明提供一種半導體裝置包括高壓電晶體具有閘極、汲極與源極，其中汲極耦接至焊墊，且源極耦接至接地電極；以及箝制電路耦接至閘極，並經組態以箝制在閘極的電壓，且藉由耦接接地電壓至閘極以響應靜電放電。
高電壓電晶體可為橫向擴散金氧半導體電晶體。
箝制電路可包括互補式金氧半導體(complementary metal-oxide-semiconductor,CMOS)電路耦接至閘極，以及箝制電晶體耦接至閘極。
互補式金氧半導體電路可耦接至箝制電晶體的閘極。
互補式金氧半導體電路可耦接至輸入電壓。
10、400、1300、2300、3000、4200‧‧‧半導體裝置
100、4210‧‧‧高壓電晶體單元
200、1320、3200、4220‧‧‧箝制電路
210、420、2320‧‧‧箝制電晶體
220‧‧‧觸發電路
300、3300、4230‧‧‧驅動電路
310‧‧‧第一內部電路
320‧‧‧第二內部電路
410‧‧‧LDMOS電晶體
430‧‧‧靜電放電偵測單元
1000、2000、4000‧‧‧半導體系統
1100、2100‧‧‧模組板
1200、2200‧‧‧控制晶片
1310、2310‧‧‧電源開關單元
1330‧‧‧驅動電路
2311‧‧‧第一電晶體
2312‧‧‧第二電晶體
2331‧‧‧第一驅動電路
2332‧‧‧第二驅動電路
3100‧‧‧高壓電晶體
3400‧‧‧靜電放電保護電路
4100‧‧‧內部積體電路
4101、4102、4201、4202‧‧‧焊墊
a、b、c、d‧‧‧節點
C_IN‧‧‧控制輸入
Ctrl、CON1、CON2a、CON2b‧‧‧控制訊號
GND‧‧‧接地電壓
LDMOS‧‧‧LDMOS電晶體
MN0‧‧‧第一NMOS電晶體
MN1‧‧‧第二NMOS電晶體
MP1‧‧‧第一PMOS電晶體
n‧‧‧n型基極
p‧‧‧p型汲極
PAD‧‧‧焊墊
R‧‧‧電阻
S11、S12、S13、S14、S15、S16、S21、S22、S23、S24、S25、S26‧‧‧操作步驟
VDD、VDD1、VDD2、VDD3‧‧‧電源供應電壓
Vg‧‧‧閘極電壓
Vg1‧‧‧第一閘極電壓
Vg2‧‧‧第二閘極電壓
VIN‧‧‧輸入電壓
VM‧‧‧內部電壓
VSS、VSS1、VSS2、VSS3‧‧‧接地電壓
Vtrig‧‧‧觸發電壓
藉由本發明示範實施例的詳細說明並參考所伴隨圖式， 本發明概念的上述及其他特徵將變的更加明顯，且其中：圖1是根據本發明概念的示範實施例繪示半導體裝置的方塊圖。
圖2是根據本發明概念的示範實施例繪示圖1半導體裝置的高壓電晶體單元的電路圖。
圖3是根據本發明概念的示範實施例繪示圖1半導體裝置的箝制電路的方塊圖。
圖4是根據本發明概念的示範實施例繪示圖1半導體裝置的電路圖。
圖5A及5B是根據本發明概念的示範實施例繪示半導體裝置的電路圖。
圖6是根據本發明概念的示範實施例繪示半導體裝置的方塊圖。
圖7A及7B是根據本發明概念的示範實施例及施加靜電放電脈衝時閘極電壓的波長繪示包括/不包括箝制電路之間的電壓關係圖。
圖8是根據本發明概念的示範實施例繪示半導體裝置箝制方法的流程圖。
圖9是根據本發明概念的示範實施例繪示半導體裝置的方塊圖。
圖10是根據本發明概念的示範實施例繪示圖9半導體裝置的操作流程圖。
圖11是根據本發明概念的示範實施例繪示包括半導體裝置的半導體系統的方塊圖。
圖12是根據本發明概念的示範實施例繪示包括半導體裝置的半導體系統的方塊圖。
圖13是根據本發明概念的示範實施例繪示半導體裝置的方塊圖。
圖14是根據本發明概念的示範實施例繪示安裝在半導體系統上的半導體裝置的方塊圖。
圖15是顯示圖14半導體系統中不同電壓的電位的表格。
以下參考所伴隨的圖式，詳細敘述本發明概念的示範實施例。然而，本發明概念可以多種不同形式實施，不應解釋為限制於此處所闡述的示範實施例。
圖1是根據本發明概念的示範實施例繪示半導體裝置10的方塊圖。請參考圖1，半導體裝置10可包括高壓電晶體單元100、箝制電路200以及驅動電路300。
半導體裝置10可執行多種關於電壓或電源的操作。半導體裝置10可以半導體晶片的形式形成，並經由至少一個焊墊輸入/輸出訊息。當半導體裝置10被使用來接收主要電源，且將主要電源轉換成其他電路裝置的電壓或是分配主要電源，或者被使用作為路徑讓高電壓或高電流流通以作為外部積體電路的高壓驅動 時，高壓電晶體單元100可包括至少一個具有相對較大尺寸的高壓電晶體。
高壓電晶體可為矽基半導體，例如氮化鎵(gallium nitride,GaN)電晶體、碳化矽(silicon carbide,SIC)電晶體或是橫向擴散金氧半導體(LDMOS)電晶體(以下簡稱為LDMOS電晶體)。舉例來說，既然LDMOS電晶體可具有淺溝渠分離(shallow trench isolation,STI)間隙結構，而且可於運轉時耦接至焊墊PAD當成功率電晶體使用，因此LDMOS電晶體可具有大尺寸。於是，LDMOS電晶體可具有大型寄生電容形成於一個電極(例如汲極)與閘極之間，而且寄生電容可對應於重疊電容元件。在LDMOS電晶體中，當電極形成閘極與至少一部分沿著源極區域的通道重疊，寄生電容元件可於汲極區域與形成閘極的電極之間生成。以下，假設高壓電晶體單元100包括LDMOS電晶體作為高壓電晶體。
當高壓電晶體單元100包含一個LDMOS電晶體時(未示出)，且靜電放電現象發生時，靜電放電電荷可被注入LDMOS電晶體的汲極。箝制電路200替高壓電晶體單元100的至少一個節點執行箝制操作。舉例來說，既然當靜電放電現象發生時，由汲極與閘極之間的電容元件可促使LDMOS電晶體的閘極上產生電位差，箝制電路200可於施加在LDMOS閘極的第一電壓(例如閘極電壓Vg)上執行箝制操作。
高壓電晶體單元100電性耦接至形成於半導體裝置10中的焊墊PAD，並且包含在高壓電晶體單元100中的LDMOS電晶 體經由節點‘a’電性耦接至焊墊PAD。舉例來說，LDMOS電晶體可耦接於節點‘a’與接地電壓GND(或是可施加接地電壓GND的接地電壓供應)之間。用來控制高壓電晶體單元100驅動的驅動電路300，可藉由接收第二電壓VIN及接地電壓GND來操作，並且可驅動包含在高壓電晶體單元100的LDMOS電晶體閘極。第二電壓VIN可施加於箝制電路200以參與箝制操作。舉例來說，第二電壓VIN可藉由使用外部電源供應電壓而產生於半導體裝置10，或是配置在半導體裝置10外部的積體電路(integrated circuit,IC)所產生的電壓可作為施加於半導體裝置10的第二電壓。以下，施加於箝制電路200的第二電壓VIN稱為輸入電壓VIN。
箝制電路200藉由耦接至高壓電晶體單元100的至少一個節點來執行箝制操作。例如，箝制電路200可藉由耦接至LDMOS電晶體閘極來箝制LDMOS電晶體的閘極電壓Vg。此外，另一電壓可施加於箝制電路200用以作為操作箝制電路200的電壓。舉例而言，施加於驅動電路300的輸入電壓VIN可共用地施加於箝制電路200。雖然圖1未示出，箝制電路200不必共同地接收輸入電壓VIN。舉例來說，箝制電路200可藉由耦接至驅動電路300的一個節點，接收與輸入電壓VIN電位不同的電壓。
現在說明圖1中半導體裝置10的箝制操作。
當靜電放電現象發生時，靜電放電電荷注入耦接至LDMOS電晶體汲極的節點‘a’，並且LDMOS電晶體閘極的電位差(或電壓電位)依據閘極與LDMOS電晶體汲極之間的電容元件上 升。箝制電路200藉由耦接至LDMOS電晶體的閘極偵測閘極電壓Vg的電壓電位改變。換句話說，箝制電路偵測由於靜電放電現象在閘極電壓Vg造成的電位上升。此外，根據偵測，閘極電路200依照閘極電壓Vg與輸入電壓VIN之間的電壓電位差異產生內部控制訊號(未示出)，並且施加控制訊號給箝制電路200中的一個箝制電晶體閘極。當耦接至LDMOS電晶體的閘極被開啟，LDMOS電晶體的閘極電壓Vg經由箝制電晶體與接地電壓GND被箝制。
當半導體裝置10或是包括半導體裝置10的半導體系統正常運作的情況下，輸入電壓VIN具有預設電壓電位。相較之下，當半導體裝置10或半導體系統未運轉(例如在非運轉期間)或是半導體系統使用半導體裝置10前，輸入電壓VIN維持在接地電壓電位。當靜電放電現象發生時，輸入電壓VIN電位隨著靜電放電電荷注入以及閘極電壓Vg的電位上升而改變。舉例來說，寄生二極體元件可在LDMOS電晶體與施加輸入電壓VIN給箝制電路200的節點之間形成，當LDMOS電晶體的閘極電壓Vg在靜電放電現象的初期上升時，輸入電壓VIN電位也會隨著上升。
圖2是根據本發明概念的示範實施例繪示圖1半導體裝置的高壓電晶體單元的電路圖。請參考圖2，高壓電晶體單元100可包含汲極耦接至焊墊PAD，以及源極耦接至接地電壓GND(或施加接地電壓GND的接地電壓供應)的LDMOS電晶體LDMOS。控制LDMOS電晶體LDMOS的閘極以響應從圖1驅動電路300輸出的驅動訊號。在圖2中，LDMOS電晶體LDMOS示範性地以 N型LDMOS(以下簡稱NLDMOS)電晶體作表示。此外，LDMOS電晶體可具有相對較大的重疊電容元件(或是寄生電容元件)在源極及其閘極中間形成，因此，當靜電放電現象發生時，靜電放電電荷通過焊墊PAD注入LDMOS電晶體LDMOS的汲極，LDMOS電晶體的閘極電壓Vg電位由於重疊電容元件而上升。
LDMOS電晶體LDMOS可具有相對較大的尺寸以切換至高電壓，例如數千到數十微米(μm)的大小。假設LDMOS電晶體LDMOS直接耦接至焊墊PAD，當靜電放電現象發生時，閘極電壓Vg電位上升以開啟通道，從而加熱通道。當通道過熱時，靜電放電電位可能因而下降。
圖3是根據本發明概念的示範實施例繪示圖1半導體裝置的箝制電路的方塊圖。請參考圖3，箝制電路200可包括箝制電晶體210及觸發電路220。箝制電晶體210箝制高壓電晶體的閘極電壓，並且可稱為閘極箝制電晶體。
請參考圖1及圖3，箝制電路210耦接於LDMOS電晶體LDMOS的閘極及接地電極GND之間，接收從觸發電路220輸出的觸發電壓Vtrig作為控制訊號，並且箝制LDMOS電晶體LDMOS的閘極電壓Vg以響應控制訊號。觸發電路220包含一個或多個電路以產生觸發電壓Vtrig，並且觸發電路的至少一個節點耦接至LDMOS電晶體的閘極。此外，觸發電路220耦接至輸入電壓VIN及接地電壓GND，而且觸發電壓Vtrig電位根據輸入電壓VIN與LDMOS電晶體LDMOS閘極電壓Vg之間的電位差異而改變。
觸發電路220輸出觸發電壓Vtrig至箝制電晶體210的閘極，並根據輸入電壓VIN與閘極電壓Vg之間的電壓電位差異拉升或下拉觸發電壓Vtrig。舉例來說，在觸發電路維持在下拉狀態時，當靜電放電現象發生，觸發電路220偵測在閘極電壓Vg電位上升時，閘極電壓Vg與輸入電壓VIN之間的電位差異，並且拉升及輸出觸發電壓Vtrig。
圖4是根據本發明概念的示範實施例繪示圖1半導體裝置的電路圖。請參考圖4，半導體裝置10可包括LDMOS電晶體LDMOS作為高壓電晶單元100，並且LDMOS電晶體可為NLDMOS電晶體。雖然NLDMOS電晶體繪示如圖4，但本實施例並不限定在於此，其他形式的LDMOS電晶體亦可被採用。
重疊電容元件可形成於LDMOS電晶體LDMOS的閘極與汲極之間。此外，箝制電路200可包括箝制電晶體210以及觸發電路220。箝制電晶體220可包括第一N型MOS(以下簡稱為NMOS)電晶體MN0，第一NMOS電晶體MN0的一個電極(例如汲極)可耦接至LDMOS電晶體LDMOS的閘極，並且其他第一NMOS電晶體MN0的電極(例如源極)可耦接至接地電壓GND。
觸發電路220可包括至少一個電晶體或電阻。如圖4所示，觸發電路220可以互補式金氧半導體(complementary metal-oxide semiconductor,CMOS)的形式出現，並且可產生電壓電位隨LDMOS電晶體LDMOS閘極電壓Vg電位上升的觸發電壓Vtrig。觸發電壓220可包括耦接於LDMOS電晶體LDMOS閘極 及第一NMOS電晶體MN0閘極之間的拉升單元，並拉升觸發電壓Vtrig，以及耦接於第一NMOS電晶體MN0的閘極與接地電極GND之間的下拉單元，並下拉觸發電壓Vtrig。
拉升單元與下拉單元可各自包括切換至響應預設電壓的MOS電晶體。舉例來說，拉升單元可包括藉由輸入電壓VIN切換的第一P型MOS(以下簡稱PMOS)電晶體MP1，並且下拉單元可包括藉由輸入電壓VIN切換的第二NMOS電晶體MN1。第一PMOS電晶體MP1及第二NMOS電晶體MN1可經由電阻R耦接至輸入電壓VIN。此外，第一PMOS電晶體MP1的基極(bulk)與源極可互相耦接，而且第二NMOS電晶體MN1的基極可耦接至接地電壓GND。
第一PMOS電晶體的開啟/關閉是依照輸入電壓VIN與閘極變壓Vg之間的電壓電位差異而定，當閘極電壓Vg電位由於靜電放電現象上升，第一PMOS電晶體MP1開啟以切換至閘極電壓Vg，並且閘極電壓Vg傳輸至第一NMOS電晶體MN0的閘極。換句話說，當第一PMOS電晶體MP1被開啟，拉升觸發電壓Vtrig，且由於觸發電壓Vtrig的拉升而開啟箝制電晶體210的第一NMOS電晶體MN0。因此，LDMOS電晶體LDMOS的閘極電壓Vg經由接地電壓GND被箝制，閘極電壓Vg的電位也因此下降。
圖4半導體裝置10的操作方式將進一步詳述。當半導體裝置10或包含半導體裝置10的半導體系統正常運作時，輸入電壓VIN具有高於LDMOS電晶體LDMOS閘極電壓Vg電位的預設 電壓電位。因此，第一PMOS電晶體MP1被關閉，且第二NMOS電晶體MN1的閘極耦接至供應電源，而因此第二NMOS電晶體MN1維持在開啟狀態。據此，既然耦接至LDMOS電晶體LDMOS閘極的箝制電晶體210維持在關閉狀態，閘極電壓Vg上的箝制操作因而停止。換句話說，包含在半導體裝置10的箝制電路200並不影響半導體裝置10或是包含半導體裝置10的半導體系統的正常運作。舉例來說，當半導體裝置10或是包含半導體裝置10的半導體系統正常運作時，由於靜電放電現象注入的電荷可被另一個耦接至焊墊PAD的箝制區塊(未示出)所箝制。
在半導體系統使用半導體裝置10之前或當包含半導體裝置10的半導體系統不運作時，可能發生靜電放電現象。在這種情況下，箝制電路200可執行箝制操作以響應靜電放電現象。舉例來說，當由於靜電放電現象產生的電荷被注入，且閘極電壓Vg電位因此上升時，與焊墊PAD無直接耦接關係的輸入電壓VIN在靜電放電現象的初期維持於接地電壓電位。雖然在圖4中未示出，寄生電容元件可存在於施加輸入電壓VIN的節點與LDMOS電晶體LDMOS的閘極之間。因此，輸入電壓VIN依閘極電壓Vg電位而上升，並且當靜電放電現象結束時，輸入電壓VIN電位回到接地電壓電位。
因此，既然當靜電放電在放電現象初期脈衝上升時，輸入電壓VIN維持在比閘極電壓Vg還低的電位，因而開啟第一PMOS電晶體MP1的通道，且因此觸發電壓Vtrig的電位上升至 高於第一NMOS電晶體MN0的臨界電壓。第二NMOS電晶體可設計成具有微弱下拉力，以使得觸發電壓Vtrig在靜電放電現象發生時不會被強烈地限制於接地電壓電位。為避免第二NMOS電晶體MN1在靜電放電電荷注入施加輸入電壓VIN的節點時被損毀，電阻R可耦接於第二NMOS電晶體MN1以及施加輸入電壓VIN的輸入電壓供應之間。
圖5A及5B是根據本發明概念的示範實施例繪示半導體裝置的電路圖。請參考圖5A，半導體裝置10可包含LDMOS電晶體LDMOS作為高壓電晶體單元100，而且箝制電路200可包括箝制電晶體210及觸發電路220。，箝制電晶體210可包括第一NMOS電晶體MN0，並且觸發電路220可包括第一PMOS電晶體MP1以及第二NMOS電晶體MN1。圖5A的運轉元件與圖4的運轉元件相同且實質上可以相同方式操作，因此將不再對其作詳細解釋。
請參考圖5A，第一PMOS電晶體MP1的源極耦接至閘極電壓Vg，而且第一PMOS電晶體MP1的汲極耦接至第一NMOS電晶體MN0的閘極。此外，第一PMOS電晶體MP1的閘極經由電阻R耦接至輸入電壓VIN，且第一PMOS電晶體MP1的基極耦接至輸入電壓VIN。
此外，LDMOS電晶體LDMOS的閘極耦接至施加輸入電壓VIN的節點‘b’。節點‘b’可直接耦接至施加輸入電壓VIN的輸入電壓供應。或者是另一個藉由接收配置於半導體裝置10的輸入電壓VIN而運轉的電路(例如圖1的驅動電路300)，且節點‘b’可 為驅動電路300中的任何節點。當節點‘b’為驅動電路300的節點，且驅動電路300是藉由接收另一電源供應電壓來驅動，節點‘b’在驅動電路300中可接收電壓，並且節點‘b’的電壓可施加給箝制電路200作為輸入電壓VIN，或者是當驅動電路300藉由接收輸入電壓VIN驅動時，節點‘b’可施加具有與施加給箝制電路200的輸入電壓VIN電位不同的電壓。
寄生二極體存在於節點‘b’與LDMOS電晶體LDMOS的閘極之間。因此，當LDMOS電晶體LDMOS閘極電壓改變時，輸入電壓電位(例如節點‘b’的電壓)跟著改變。舉例來說，在半導體系統使用半導體裝置10之前或是當包含半導體裝置10的半導體系統不運作時，輸入電壓VIN可具有接地電壓電位。既然輸入電壓VIN與LDMOS電晶體LDMOS耦接的焊墊PAD之間不具有直接的耦接關係，輸入電壓VIN在靜電放電現象的初期維持於接地電壓電位。
接著，當LDMOS電晶體LDMOS的閘極電壓Vg電位由於寄生電容元件改變，輸入電壓VIN電位也隨之改變。當靜電放電脈衝上升，且當閘極電壓Vg電位上升，輸入電壓VIN與閘極電壓Vg在一定程度以上的差異時，輸入電壓VIN也會跟著增加。接著，當靜電放電現象結束時，輸入電壓VIN回到接地電壓電位。
當靜電放電脈衝上升，輸入電壓VIN維持在比閘極電壓Vg更低的電位。因此，第一PMOS電晶體MP1的通道被開啟，且觸發電壓上升至高於第一NMOS電晶體MN0的臨界電壓。此 外，當第一PMOS電極MP1的基極耦接至輸入電壓VIN時，由於第一PMOS電晶體的源極、基極與汲極，觸發電壓Vtrig可藉由寄生雙極元件加速拉升。換句話說，當靜電放電現象發生，既然觸發電壓Vtrig的拉升速度由於第一PMOS電晶體MP1的MOS通道路徑及寄生雙極元件的通道路徑而上升，第一NMOS電晶體MN0的驅動時間可能比響應靜電放電現象的時間快。
圖5B繪示形成於節點‘b’與LDMOS電晶體LDMOS閘極之間的寄生二極體元件。請參考圖5B，LDMOS電晶體LDMOS可耦接至圖1中驅動電路的至少一個節點，並且驅動電路300可包含至少一個電晶體(例如PMOS電晶體或NMOS電晶體)以驅動LDMOS電晶體LDMOS的閘極。驅動電路300控制LDMOS電晶體LDMOS以響應如圖5B的(a)中所示的控制輸入C_IN。
當節點‘b’對應於PMOS電晶體的源極，既然PMOS電晶體的汲極是p型汲極，且PMOS電晶體的基極是如圖5B的(b)中的n型基極，因此可形成p-n型寄生二極體元件。PMOS電晶體的基極與源極互相耦接，且因此寄生二極體元件可形成於節點‘b’與LDMOS電晶體LDMOS的閘極之間。
根據以上的示範實施例，既然控制箝制操作的電路可形成包括CMOS及電阻，且因此可應用在現有的電路上(無額外的程序)，可使形成電路所需增加的面積減至最少。此外，既然箝制操作藉由使用開啟通道與寄生雙極元件的操作來控制，箝制響應速度得以提升。
圖6是根據本發明概念的示範實施例繪示半導體裝置的方塊圖。某些圖6所示元件與圖5A所示相同。如上所述，箝制電路200可箝制LDMOS電晶體LDMOS的閘極電壓，並且可以為閘極電壓Vg依據閘極電壓Vg與施加於箝制電路200的至少一個電壓(例如圖6中的內部電壓VM)之間的電位差異來控制箝制操作。
輸入電壓VIN可施加作為驅動電路300的操作電壓。輸入電壓VIN可經由半導體裝置10的另一個焊墊從外部輸入，或可藉由使用電源供應電壓產生於半導體裝置10。驅動電路300可包括至少一個內部電路，例如第一內部電路310與第二內部電路320。施加於驅動電路300一節點的電壓可施加於箝制電路200作為內部電壓VM。舉例來說，第一內部電路310與第二內部電路之間節點‘c’的電壓可施加於箝制電路200作為內部電壓VM。
此外，寄生二極體元件可形成於驅動電路300中的節點‘c’與LDMOS電晶體LDMOS閘極之間，並且以節點‘c’與LDMOS電晶體LDMOS的閘極為節點用來施加兩電壓以控制上述的箝制操作。因此，當靜電放電現象發生時，節點‘c’電壓(例如內部電壓VM)的電位隨閘極電壓上升而上升，且當靜電放電脈衝上升時，由於閘極電壓Vg與內部電壓VM之間的電位差異，箝制電晶體將被驅動並執行箝制操作。
圖7A及7B是根據本發明概念的示範實施例及施加靜電放電脈衝時閘極電壓的波形繪示包括/不包括箝制電路之間的電壓關係圖。圖7A繪示根據本發明概念示範實施例的箝制電路不使用 時的情形，而圖7B繪示根據本發明概念示範實施例的箝制電路使用時的情形。舉例而言，當靜電放電脈衝相當於根據人體放電模式(Human Body Model,HBM)施加2千伏(kV)給LDMOS電晶體LDMOS的汲極時，閘極電壓Vg的波形改變。
請參考圖7A，當根據本發明概念示範實施例的箝制電路不使用時，閘極電壓Vg在施加靜電放電脈衝後的預設時間周期之外，維持數伏(V)的電壓電位。例如，閘極電壓Vg的最高電壓電位約為10伏。此外，既然閘極電壓Vg在靜電放電脈衝開始下降之後，維持相等或高於5伏的電位電壓超過150奈秒(ns)，LDMOS電晶體LDMOS的通道在靜電放電現象發生時可被加熱。
請參考圖7B，當根據本發明概念示範實施例的箝制電路被使用時，可於靜電放電現象發生之後的3奈秒，引起5伏作為閘極電壓Vg，但是閘極電壓Vg與不使用箝制電路的情形相比時，閘極電壓Vg的上升幅度為不使用時的一半。此外，既然閘極電壓Vg在靜電放電現象發生後的5奈秒，被箝制到接地電壓電位，LDMOS電晶體LDMOS的閘極被開啟的可能性減少。特別是，既然靜電放電現象在人體放電模式中具有大約6奈秒的上升週期，當根據本示範實施例的箝制電路被使用時，LDMOS電晶體LDMOS的閘極在靜電放電現象發生時能有效的被箝制。此箝制可在不影響半導體系統的正常作業下完成。
圖8是根據本發明概念的示範實施例繪示半導體裝置箝制方法的流程圖。半導體裝置可包括高壓電晶體。在圖8中，箝 制電路配備於半導體裝置中，並於靜電放電現象發生時，開始高壓電晶體閘極的箝制操作。
箝制電路包括耦接至高壓電晶體閘極，並且箝制閘極電壓的箝制電晶體，以及控制箝制電晶體驅動的觸發電路。此外，觸發電路可輸出觸發電壓作為控制箝制電晶體的控制訊號，且可包括用來拉升觸發電壓的拉升單元與用來下拉觸發電壓的下拉單元。拉升與下拉單元可分別地包括拉升電晶體與下拉電晶體。
在操作步驟S11中，當半導體裝置正常運作或是包含半導體裝置的半導體系統正常運作時，既然箝制電晶體維持在關閉狀態，箝制電路不會影響半導體裝置或是半導體系統的正常運作。
在操作步驟S12中，偵測到靜電放電現象。靜電放電現象可在半導體系統使用半導體裝置前，或是當半導體裝置或半導體系統不運作時，藉由靠著外在因素手動地輸入而被偵測，或是在半導體裝置測試時，藉由根據上述的人體放電模式主動輸入而被偵測。此外，靜電放電現象可藉偵測高壓電晶體的閘極電壓與施加於如上述箝制電路的至少一個輸入電壓之間的電位差異來偵測。
在操作步驟S13中，當靜電放電現象被偵測到時，可驅動觸發電路的拉升電晶體以增加觸發電壓，且可因此拉升用來控制箝制電晶體的觸發電壓。在操作步驟14中，開啟箝制電晶體以響應觸發電壓。在操作步驟S15中，形成放電路徑通過高壓電晶體的閘極與箝制電晶體。在操作步驟S16中，高壓電晶體的閘極 電壓由於靜電放電現象沿放電路徑被箝制而上升。
圖9是根據本發明概念的示範實施例繪示半導體裝置400的方塊圖。圖9中半導體裝置400的架構實質上可與圖1或是圖3中的半導體裝置10或是箝制電路200相同。
半導體裝置400可包括LDMOS電晶體410作為高壓電晶體，箝制電晶體420用來箝制LDMOS電晶體410的閘極電壓Vg，以及根據靜電放電現象偵測的結果輸出箝制控制訊號Ctrl的靜電放電偵測單元430。如上所述，LDMOS電晶體410的一個電極耦接至焊墊PAD，而且LDMOS電晶體的另一個電極耦接至接地電極GND。此外，箝制電晶體420耦接於LDMOS電晶體410的閘極與接地電極GND之間，並且從靜電放電現象偵測單元430輸出的箝制控制訊號Ctrl施加於箝制電晶體420。此外，輸入電壓VIN可施加於靜電放電偵測單元430，用以驅動靜電放電偵測單元430。
靜電放電偵測單元430可偵測在閘極電壓Vg的增長。舉例來說，當閘極電壓Vg超過臨界電壓時，可判定為偵測到靜電放電現象，並且輸出控制訊號Ctrl。靜電放電偵測單元430，就構造上來說，與圖4或5A的觸發電路220可為實質上相同，而且至少一個MOS電晶體可配備於靜電放電偵測單元430。此外，雖然靜電放電單元430耦接至圖9中施加輸入電壓VIN的輸入電壓供應，靜電放電偵測單元430可被耦接至施加具有不同電位電壓的電壓供應，且因此當閘極電壓Vg上升至高於臨界值時，箝制控制 訊號Ctrl可被啟動。
根據靜電放電現象的偵測結果，箝制電晶體420可藉由改變箝制控制訊號Ctrl的電位而開啟。換句話說，可改變箝制控制訊號Ctrl的電位以響應閘極電壓Vg。當箝制電晶體420開啟時，通過箝制電晶體420與LDMOS電晶體420閘極的放電路徑形成如上述。
圖10是根據本發明概念的示範實施例繪示圖9半導體裝置400的操作流程圖。請參考圖10，在操作步驟21中，當包括高壓電晶體(例如LDMOS電晶體410)以及箝制電晶體420的半導體裝置400或是包含半導體裝置400的半導體系統正常運作時，高壓電晶體閘極的箝制操作藉由維持箝制電晶體420於關閉狀態而停止。
在操作步驟S22中，偵測到LDMOS電晶體410的閘極電壓Vg電位。舉例而言，此步驟判斷LDMOS電晶體410的閘極電壓Vg電位是否超過臨界電壓。如果LDMOS電晶體410的閘極電壓Vg沒有超過臨界電壓，也就判定在操作步驟23中靜電放電現象不會發生，而且LDMOS電晶體410的閘極電壓偵測作業持續執行。在操作步驟S23中，如果LDMOS電晶體410的閘極電壓電位超過臨界電壓，則判定為發生靜電放電現象。在操作步驟24中，產生對應於靜電放電結果的箝制控制訊號。
在操作步驟S25中，施加產生的箝制控制訊號至箝制電晶體420的閘極以開啟箝制電晶體420，而且啟動LDMOS電晶體 410閘極的箝制。在操作步驟26中，當耦接於施加接地電壓GND的接地電壓供應與LDMOS電晶體410閘極之間的箝制電晶體420被開啟以形成放電路徑，LDMOS電晶體410的閘極電壓Vg經由放電路徑被箝制。
圖11是根據本發明概念的示範實施例繪示包括半導體裝置1300的半導體系統1000的方塊圖。請參考圖11，半導體系統1000包括模組板1100，與安裝在模組板1100上的半導體裝置1300。此外，用來驅動半導體裝置1300的控制晶片1200安裝在模組板上。半導體裝置1300及控制晶片1200可為不同的半導體晶片。此外，半導體裝置1300可以任何不同層級的晶片形成。例如，半導體裝置1300可具有晶圓級晶片尺寸或是其他層級的晶片尺寸。
半導體裝置1300可配備於半導體系統1000並提供多樣的功能。舉例來說，半導體裝置1300可接收主電源，並將主電源轉換成其他電路裝置的電壓或是分配主電源，或者是為了外部積體電路的高壓驅動而形成高壓或高電流路徑。例如圖11中，半導體裝置1300用來管理電源。為此，電源開關單元1310包含高壓電晶體。
控制晶片1200可被安裝在模組板1100，並可與任何模組板1100外的外部裝置溝通。此外，控制晶片1200可產生用來控制半導體裝置1300的控制訊號CON1，並且可經由模組板1100上形成的電氣佈線(electrical wiring)輸出控制訊號CON1至半導體 裝置1300。舉例來說，半導體裝置1300可進一步包括驅動電路1330用來驅動電源開關單元1310的高壓電晶體，以及控制晶片1200可輸出控制訊號CON1並控制驅動電路1330。半導體裝置1300可包括至少一個焊墊，並且可經由焊墊接收或輸出多種訊號。舉例來說，半導體裝置1300可接收電源供應電壓VDD1與VDD2用來操作半導體裝置1300，並可依據高壓電晶體的開關操作，施加電源至外部裝置(未示出)。
如上所述，靜電放電電荷可通過焊墊注入半導體裝置1300，且高壓電晶體的閘極電壓可依據高壓電晶體閘極與汲極之間形成的寄生電容元件而上升。為了箝制高壓電晶體的閘極，箝制電路1320配置於半導體裝置1300中。舉例來說，箝制電路1320可耦接於施加接地電壓VSS1的接地電壓供應與高壓電晶體的閘極之間，並且箝制高壓電晶體的閘極電壓Vg。電源供應電壓VDD可施加至箝制電路1320，並且可藉由閘極電壓Vg與電源供應電壓VDD2的使用，執行偵測靜電放電現象的操作。雖然在圖11中未示出，另一電壓訊號可施加於箝制電路1320。例如，驅動電路1330可包括藉由處理控制訊號CON1產生內部訊號的電路單元，以及驅動高壓電晶體閘極的閘極驅動單元。驅動電路1330中的一個節點電壓，而非電源供應電壓VDD2，可施加於箝制電路1320。驅動電路1330也可耦接於電源供應電壓VDD2與接地電壓VSS2之間。雖然耦接至驅動電路1330的接地電壓VSS2與耦接至電源開關單元1310的接地電壓VSS1在圖11中以不同路徑輸入，但接 地電壓VSS1與VSS2可為相同電壓。
雖然用來執行電源管理作業的電源管理晶片繪示如圖11中的半導體裝置1300，本示範實施例並不限制於此。舉例來說，半導體裝置1300可包括LDMOS電晶體，並且與其他積體電路一同形成高壓或高電流路徑，或是執行上述的其他功能。
圖12是根據本發明概念的示範實施例繪示包括半導體裝置2300的半導體系統2000的方塊圖。某些圖12所示的元件與圖11中所示的相同。請參考圖12，半導體系統2000可包括半導體裝置2300，與安裝在模組板2100的控制晶片2200。半導體裝置2300可包括用來切換高壓的電源開關單元2310，而且電源開關單元2310可藉由包含至少兩個高壓電晶體來管理電源。在圖12中，電源開關單元2310包括第一電晶體2311與第二電晶體2312，而且第一電晶體2311與第二電晶體2312其中至少一個可形成高壓電晶體或是第一電晶體2311與第二電晶體2312皆可形成高壓電晶體。在這裡是假設第一電晶體2311與第二電晶體2312皆為高壓電晶體。
為了驅動電源開關單元，第一驅動電路2331與第二驅動電路2332可配置在半導體裝置2300中。第一驅動電路2331輸出驅動訊號至第一高壓電晶體2311的閘極，並且控制第一高壓電晶體2311的開關。第二驅動電路2332輸出驅動訊號至第二高壓電晶體2312的閘極，並且控制第二高壓電晶體2312的開關。控制晶片2200產生控制訊號CON2a與CON2b，並且分別施加控制訊 號CON2a與CON2b至第一驅動電路2331與第二驅動電路2332。第一驅動電路2331可耦接於電源供應電壓VDD2與接地電壓VSS2之間，並且第二驅動電路2332可耦接至電源供應電壓VDD3與接地電壓VSS3之間。電源供應電壓VDD2與VDD3可具有相同或不同的電壓電位。雖然接地電壓VSS1、VSS2及VSS3從圖12中不同的路徑輸入，但接地電壓VSS1、VSS2及VSS3可具有相同電壓。
此外，半導體裝置2300可進一步包括用來箝制第一高壓電晶體2311與第二高壓電晶體2312閘極的箝制電路2320。箝制電路2320可以實質上以與上述相同的方式來箝制第一高壓電晶體2311與第二高壓電晶體2312。雖然箝制電路2320共用地耦接於圖12中的第一高壓電晶體2311與第二高壓電晶體2312，但各自獨立的箝制電路可配置成分別地耦接至第一高壓電晶體2311與第二高壓電晶體2312。當靜電放電現象發生，箝制電路2320可箝制第一高壓電晶體2311的第一閘極電壓Vg1與第二高壓電晶體2312的第二閘極電壓Vg2。此外，雖然電源供應電壓VDD2施加於圖12中的箝制電路2320，其他電壓(例如任何驅動電路的電壓)亦可施加於箝制電路2320。
這裡假設由於在耦接至第一高壓電晶體2311與第二高壓電晶體2312之間共同節點‘d’的焊墊發生靜電放電現象，靜電放電電荷注入。當靜電放電電荷注入時，既然共同節點‘d’具有相對較高的電壓電位，共同節點‘d’可對應於第一高壓電晶體2311與第二 高壓電晶體2312的汲極。此外，寄生電容元件(未示出)可形成於每一第一高壓電晶體2311與第二高壓電晶體2312的汲極與閘極之間。因此，當共同節點‘d’電壓的電位在靜電放電現象期間上升，第一高壓電晶體2311與第二高壓電晶體2312的閘極電壓Vg1與Vg2電位也會跟著上升。
箝制電晶體2320包括至少一個箝制電晶體(未示出)在其中，而且箝制電晶體根據靜電放電現象的偵測結果而開啟或關閉。此外，箝制電晶體可包括耦接至第一閘極電壓Vg1與施加接地電壓VSS1的接地電壓供應的電晶體，以及耦接至第二閘極電壓Vg2與施加接地電壓VSS1的接地電壓供應的電晶體。第一與第二閘極電壓Vg1與Vg2可以實質上與上述相同的方式箝制。
圖13是根據本發明概念的示範實施例繪示半導體裝置3000的方塊圖。請參考圖13，半導體裝置3000包括高壓電晶體3100、驅動電路3300、箝制電路3200以及靜電放電保護電路3400。如上述實施例中的相同元件可具有相同結構與相同操作方式，因此將不再作詳細說明。
請參考圖13，為避免因為靜電放電現象損毀半導體裝置3000中的元件，靜電放電保護電路3400可直接耦接至焊墊PAD。舉例來說，靜電放電保護電路3400可平行耦接至高壓電晶體3100以使得至少部份的靜電放電電荷可經由靜電放電保護電路3400分流。
即使在包括靜電保護電路3400的時候，既然高壓電晶體 3100開啟的時間比由於靜電放電現象而開始的靜電保護電路3400保護操作還早，靜電放電電位可因此降低。根據本示範實施例，既然除了平行配置於高壓電晶體3100的靜電放電電路3400之外，還配置了箝制電路3200耦接於施加接地電壓GND的接地電壓供應與高壓電晶體3100的閘極之間，當高壓電晶體3100的閘極電壓Vg電位上升時，儘管已有靜電保護電路3400，箝制電路3200偵測電位上升並箝制閘極電壓Vg。因此，可減少由於高壓電晶體3100通道加熱造成的靜電放電電位下降的情形。
圖14是根據本發明概念的示範實施例繪示安裝在半導體系統4000上的半導體裝置4200的方塊圖。圖15是顯示圖14半導體系統4000中不同電壓電位的表格。
請參考圖14，半導體系統4000包括內部積體電路4100以及半導體裝置4200電性耦接至內部積體電路4100。如上所述，半導體裝置4200可配置在半導體系統4000中並執行多種功能。舉例來說，半導體裝置4200可包括高壓電晶體單元4210，並可替內部積體電路4100管理電源。內部積體電路4100以及半導體裝置4200可經由至少一個焊墊傳輸/接收多種訊號。舉例來說，內部積體電路4100的一個或多個焊墊4101與4102可電性耦接至半導體裝置4200的一個或多個焊墊4201與4202。此外，內部積體電路4100可藉由使用電源供應電壓VDD執行多種操作，並且半導體裝置4200可接收來自內部積體電路4100的至少一個電壓(例如輸入電壓VIN)。在一個例子中，輸入電壓VIN通過圖14中積體 電路4100的一個焊墊4101施加至半導體裝置4200。半導體裝置4200可進一步包括用來驅動高壓電晶體單元4210的驅動電路4230，以及用來箝制高壓電晶體單元4210閘極電壓Vg的箝制電路4220。高壓電晶體單元4210可耦接於接地電壓VSS與半導體裝置4200的焊墊4202之間。舉例來說，高壓電晶體4210可管理通過焊墊4101與4102供應至內部積體電路4100的電源。
請參考圖15，與箝制操作相關的多種電壓電位可根據半導體裝置4200或是半導體系統4000的操作模式而改變，並且箝制電路4220的啟動可被控制。
舉例來說，當半導體裝置4200或是半導體系統4000正常運作時，箝制電路4220不會影響半導體裝置4200或是半導體系統4000的操作。換句話說，在正常運作的情況下，輸入電壓VIN具有高於高壓電晶體單元4210閘極電壓Vg的電位，並且因此關閉包括在箝制電路4220中的箝制電晶體，從而關閉箝制電晶體4220。
相比之下，在半導體系統4000使用半導體裝置4200之前，或是當半導體裝置4200或半導體系統4000不運作時(例如非運轉期間)，輸入電壓VIN可具有接地電壓電位(例如0伏)，並且高壓電晶體單元的閘極4210可為浮動狀態。在這種情形下，箝制電晶體被關閉，並且因此關閉箝制電路4220。
相比之下，當靜電放電現象在非運轉期間發生，高壓電晶體單元4210的閘極電壓Vg由於高壓電晶體單元4210閘極與 汲極之間的寄生電容元件以及靜電放電電荷的注入而增加。此外，寄生電容元件可於施加輸入電壓VIN的節點與高壓電晶體4210的閘極之間形成，並且閘極電壓Vg因此上升，以及輸入電壓VIN隨閘極電壓Vg電位從接地電壓電位上升。當靜電放電在靜電放電現象的初期脈衝上升時，閘極電壓Vg具有高於輸入電壓VIN的電位。
控制訊號的產生是根據閘極電壓Vg與輸入電壓VIN之間電位差異的偵測結果，當箝制電晶體由於所產生的控制訊號被開啟，箝制電路4220啟動，並且高壓電晶體單元4210的閘極電壓被箝制。
綜上所述，根據箝制電路、包括箝制電路的半導體裝置以及發明概念實施例的半導體裝置箝制方法，由於靜電放電或其他相似現象造成對於元件的損害可被避免。
此外，由於箝制電路為了高壓電晶體作優化，並且配備包含根據發明概念示範實施例的箝制電路的半導體裝置，因為靜電放電所造成的半導體裝置的效能衰退可被抑制。
雖然本發明概念已參考其示範實施例作特別地敘述與說明，但應被本發明所屬領域具有通常知識的技術人員理解的是，在不脫離如後附申請專利範圍所界定本發明概念的精神與範圍的情形下，當可在其中進行多種形式及細節上的改變。
10‧‧‧半導體裝置
100‧‧‧高壓電晶體單元
200‧‧‧箝制電路
300‧‧‧驅動電路
a‧‧‧節點
GND‧‧‧接地電壓
PAD‧‧‧焊墊
Vg‧‧‧閘極電壓
VIN‧‧‧輸入電壓

Claims (30)

  1. 一種半導體裝置，包括：第一高壓電晶體，具有閘極與第一電極，其中所述第一電極耦接至第一焊墊；以及箝制電路，耦接至所述第一高壓電晶體的所述閘極，其中所述箝制電路偵測所述第一高壓電晶體的閘極電壓由於靜電放電造成的電位改變，並根據所述偵測的結果箝制所述第一高壓電晶體的所述閘極電壓。
  2. 如申請專利範圍第1項所述的半導體裝置，其中所述第一高壓電晶體是控制電源傳輸的電源開關。
  3. 如申請專利範圍第1項所述的半導體裝置，其中所述第一高壓電晶體具有第二電極，耦接至接地電極，且所述第一高壓電極是橫向擴散金氧半導體電晶體。
  4. 如申請專利範圍第1項所述的半導體裝置，其中所述箝制電路包括：觸發電路，產生觸發電壓，其中所述觸發電壓的電位改變以響應所述第一高壓電晶體的所述閘極電壓的電位上升；以及箝制電晶體，控制所述第一高壓電晶體的所述閘極與接地電壓之間的耦接以響應所述觸發電壓。
  5. 如申請專利範圍第4項所述的半導體裝置，其中所述觸發電路包括：拉升單元，耦接於所述第一高壓電晶體的所述閘極與所述箝制電晶體的閘極之間，並且拉升所述觸發電極；以及下拉單元，耦接於所述拉升單元與所述接地電壓之間，並且 下拉所述觸發電壓。
  6. 如申請專利範圍第5項所述的半導體裝置，其中所述拉升單元包括金氧半導體電晶體，具有源極，所述第一高壓電晶體的所述閘極的第一電壓施加於所述源極，以及閘極，耦接至施加第二電壓的第一節點，其中所述金氧半導體電晶體的基極電性耦接至所述第二電壓。
  7. 如申請專利範圍第6項所述的半導體裝置，其中寄生二極體元件形成於所述第一高壓電晶體的所述閘極與所述第一節點之間。
  8. 如申請專利範圍第1項所述的半導體裝置，更包括驅動電路，所述驅動電路包括至少一個電路用以控制所述第一高壓電晶體的驅動，以及節點，其電壓被施加作為所述箝制電路的操作電壓。
  9. 如申請專利範圍第1項所述的半導體裝置，更包括第二高壓電晶體，其中所述箝制電路共用地耦接至所述第一高壓電晶體的所述閘極與所述第二高壓電晶體的閘極。
  10. 一種箝制電路，耦接至橫向擴散金氧半導體電晶體的閘極，包括：靜電放電偵測單元，偵測所述橫向擴散金氧半導體電晶體的所述閘極由於靜電放電造成的電位差改變，並輸出控制訊號；以及箝制電晶體，耦接至所述橫向擴散金氧半導體電晶體的所述閘極，其中所述箝制電晶體的閘極接收所述控制訊號，且所述箝制電晶體箝制所述橫向擴散金氧半導體電晶體的閘極電壓以響應 所述控制訊號。
  11. 如申請專利範圍第10項所述的箝制電路，其中所述靜電放電偵測單元包括第一金氧半導體電晶體，具有第一電極，耦接至所述橫向擴散金氧半導體電晶體的所述閘極，以及第二電極，耦接至所述箝制電晶體的所述閘極，並藉由切換所述橫向擴散金氧半導體電晶體的所述閘極電壓產生所述控制訊號。
  12. 如申請專利範圍第11項所述的箝制電路，其中所述第一金氧半導體電晶體經由所述第一電極接收所述橫向擴散金氧半導體電晶體的所述閘極的第一電壓，經由所述第一金氧半導體電晶體的閘極接收第二電壓，並且所述第一金氧半導體電晶體由於所述第一電壓與所述第二電壓之間的電位差異而被開啟。
  13. 如申請專利範圍第12項所述的箝制電路，其中所述第一金氧半導體電晶體的基極電性耦接至所述第二電壓。
  14. 如申請專利範圍第13項所述的箝制電路，其中當所述靜電放電發生時，所述第一金氧半導體電晶體產生所述控制訊號通過所述第一金氧半導體電晶體的金氧半導體通道的第一路徑及寄生雙極元件的第二路徑。
  15. 如申請專利範圍第12項所述的箝制電路，其中寄生二極體元件形成於所述橫向擴散金氧半導體電晶體的所述閘極與施加所述第二電壓的節點之間，其中在所述靜電放電的初期，所述第一電壓大於所述第二電壓。
  16. 如申請專利範圍第11項所述的箝制電路，其中所述靜電放電偵測單元更包括第二金氧半導體電晶體，耦接於接地電壓與所述第一金氧半導體電晶體的所述第二電極之間，並且下拉所述 控制訊號至接地電壓電位。
  17. 一種半導體裝置的箝制方法，所述箝制方法包括：施加高壓電晶體的閘極的第一電壓至箝制電路；當所述第一電壓的電位由於靜電放電現象改變，藉由切換所述第一電壓產生控制訊號；以及響應所述控制訊號，藉由使用耦接至所述高壓電晶體的所述閘極的所述箝制電路中的箝制電晶體，箝制所述高壓電晶體的閘極電壓。
  18. 如申請專利範圍第17項所述的箝制方法，其中所述高壓電晶體是橫向擴散金氧半導體電晶體。
  19. 如申請專利範圍第17項所述的箝制方法，更包括：在所述半導體裝置的節點接收第二電壓；以及當所述第一電壓與所述第二電壓之間的電位差異等於或大於臨界電壓時，啟動所述控制訊號。
  20. 如申請專利範圍第19項所述的箝制方法，其中所述控制訊號藉由金氧半導體電晶體產生，所述金氧半導體電晶體具有第一電極耦接至所述第一電壓，第二電極耦接至所述箝制電晶體的閘極，以及閘極耦接至所述第二電壓，其中所述金氧半導體電晶體的基極電性耦接至所述第二電壓。
  21. 如申請專利範圍第19項所述的箝制方法，其中所述第二電壓在所述靜電放電發生時由接地電壓電位改變至第一電位，其中當所述第二電壓改變至所述第一電位，所述控制訊號被啟動。
  22. 如申請專利範圍第19項所述的箝制方法，其中當所述半導體系統正常運作時，所述第二電壓具有接地電壓電位，並且所 述箝制電晶體的箝制操作停止。
  23. 一種半導體系統，包括：內部積體電路，耦接至第一焊墊；半導體晶片，包括高壓電晶體，經由所述第一焊墊耦接至所述內部積體電路，其中所述高壓電晶體具有閘極與第一電極，所述第一電極耦接至所述第一焊墊，而且寄生電容形成於所述閘極與所述第一電極之間；以及箝制電路，配置在所述半導體晶片，並且耦接至所述高壓電晶體的所述閘極，其中所述箝制電路偵測所述高壓電晶體的閘極電壓由於靜電放電造成的電位上升，並且根據所述偵測的結果箝制所述高壓電晶體的所述閘極電壓。
  24. 如申請專利範圍第23項所述的半導體系統，其中當所述半導體晶片正常運作時，所述箝制電路停止，且當所述靜電放電在所述半導體晶片的非運轉期間被偵測到時，所述箝制電路選擇性地啟動。
  25. 如申請專利範圍第23項所述的半導體系統，其中所述半導體晶片從所述內部積體電路接收輸入電壓，並且控制所述箝制電路根據所述高壓電晶體的所述輸入電壓與所述閘極電壓之間的電位差異而啟動。
  26. 一種半導體裝置，包括：高壓電晶體，具有閘極、汲極與源極，其中所述汲極耦接至焊墊，且所述源極耦接至接地電壓；以及箝制電路，耦接至所述閘極，並經組態以箝制在所述閘極的電壓，且藉由耦接所述接地電壓至所述閘極以響應靜電放電。
  27. 如申請專利範圍第26項所述的半導體裝置，其中所述高壓電晶體是橫向擴散金氧半導體電晶體。
  28. 如申請專利範圍第26項所述的半導體裝置，其中所述箝制電路包括互補式金氧半導體電路耦接至所述閘極，以及箝制電晶體耦接至所述閘極。
  29. 如申請專利範圍第28項所述的半導體裝置，其中所述互補式金氧半導體電路耦接至所述箝制電晶體的閘極。
  30. 如申請專利範圍第26項所述的半導體裝置，其中所述互補式金氧半導體電路耦接至輸入電壓。
TW102132699A 2012-09-28 2013-09-11 箝制電路、具有該箝制電路的半導體裝置以及該半導體裝置的箝制方法 TWI611552B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120109262A KR101926607B1 (ko) 2012-09-28 2012-09-28 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 클램핑 방법
??10-2012-0109262 2012-09-28

Publications (2)

Publication Number Publication Date
TW201413910A true TW201413910A (zh) 2014-04-01
TWI611552B TWI611552B (zh) 2018-01-11

Family

ID=50384952

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102132699A TWI611552B (zh) 2012-09-28 2013-09-11 箝制電路、具有該箝制電路的半導體裝置以及該半導體裝置的箝制方法

Country Status (5)

Country Link
US (1) US9270105B2 (zh)
JP (1) JP2014072532A (zh)
KR (1) KR101926607B1 (zh)
CN (1) CN103715672B (zh)
TW (1) TWI611552B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882553B2 (en) 2015-12-18 2018-01-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and circuit protecting method
TWI830323B (zh) * 2022-03-17 2024-01-21 日商鎧俠股份有限公司 半導體裝置及半導體裝置的測試方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660639B2 (en) 2012-12-21 2017-05-23 Gan Systems Inc. Distributed driver circuitry integrated with GaN power transistors
WO2015135072A1 (en) 2014-03-12 2015-09-17 Gan Systems Inc. Power switching systems comprising high power e-mode gan transistors and driver circuitry
CN105097795B (zh) * 2014-05-04 2018-03-16 无锡华润上华科技有限公司 具esd保护结构的半导体器件
DE102014106486B4 (de) 2014-05-08 2019-08-29 Infineon Technologies Austria Ag Integrierte Schaltung mit einer Klemmstruktur und Verfahren zum Einstellen einer Schwellenspannung eines Klemmtransistors
JP6329054B2 (ja) * 2014-10-10 2018-05-23 トヨタ自動車株式会社 スイッチング回路
US10290623B2 (en) 2015-04-16 2019-05-14 Gan Systems Inc. Gate input protection for devices and systems comprising high power E-mode GaN transistors
JP6521792B2 (ja) * 2015-08-10 2019-05-29 ルネサスエレクトロニクス株式会社 半導体装置
US10535647B2 (en) * 2015-12-11 2020-01-14 Mediatek Inc. Electrostatic discharge (ESD) protection circuit
WO2018119569A1 (en) * 2016-12-26 2018-07-05 Texas Instruments Incorporated Dynamically triggered electrostatic discharge cell
US10424661B1 (en) * 2018-04-04 2019-09-24 Silanna Asia Pte Ltd Avalanche robust LDMOS
CN109193601B (zh) * 2018-09-25 2020-04-21 华为技术有限公司 一种esd保护电路
US11088540B2 (en) * 2018-10-30 2021-08-10 Semiconductor Components Industries, Llc Switch circuit with high voltage protection that reduces leakage currents
CN109245507B (zh) * 2018-11-08 2024-02-09 上海艾为电子技术股份有限公司 一种防过冲保护电路
CN111415929B (zh) * 2019-01-07 2023-04-07 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及静电放电保护电路
JP2023163870A (ja) * 2022-04-28 2023-11-10 国立研究開発法人産業技術総合研究所 半導体装置
US20240063633A1 (en) * 2022-08-17 2024-02-22 Mediatek Inc. Electrostatic discharge trigger circuit using voltage detection circuit to detect occurrence of electrostatic discharge event and associated method
WO2024103247A1 (en) * 2022-11-15 2024-05-23 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device structure and method of manufacturing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064249A (en) 1997-06-20 2000-05-16 Texas Instruments Incorporated Lateral DMOS design for ESD protection
US6462601B1 (en) * 2001-05-11 2002-10-08 Faraday Technology Corp. Electrostatic discharge protection circuit layout
KR100418435B1 (ko) * 2001-12-26 2004-02-14 한국전자통신연구원 전력 집적회로 소자의 제조 방법
EP1624570A1 (en) * 2004-08-03 2006-02-08 Freescale Semiconductor Inc. (A Delaware Corp) A semiconductor switch arrangement
US7495873B2 (en) 2004-10-29 2009-02-24 Agere Systems Inc. Electrostatic discharge protection in a semiconductor device
DE602005016156D1 (de) 2005-01-07 2009-10-01 Ami Semiconductor Belgium Bvba Hybride ESD-Klemme
KR100688531B1 (ko) 2005-02-14 2007-03-02 삼성전자주식회사 정전기 전압에 대해서도 안정적인 고전압 내성을 갖는 입출력 회로
CN100536132C (zh) * 2005-06-20 2009-09-02 昂宝电子（上海）有限公司 对多种电压下的信号的静电放电保护系统与方法
KR100639231B1 (ko) * 2005-12-30 2006-11-01 주식회사 하이닉스반도체 정전기 방전 보호 회로
US7405915B2 (en) * 2006-03-03 2008-07-29 Hynix Semiconductor Inc. Protection circuit against electrostatic discharge in semiconductor device
JP4866672B2 (ja) 2006-07-27 2012-02-01 ルネサスエレクトロニクス株式会社 負荷駆動回路
KR101039856B1 (ko) 2007-11-29 2011-06-09 주식회사 하이닉스반도체 정전기 방전 회로
US8213142B2 (en) 2008-10-29 2012-07-03 Qualcomm, Incorporated Amplifier with improved ESD protection circuitry
KR101145785B1 (ko) * 2008-12-26 2012-05-16 에스케이하이닉스 주식회사 집적회로
KR100996171B1 (ko) * 2008-12-31 2010-11-24 주식회사 하이닉스반도체 집적회로
KR20100111093A (ko) 2009-04-06 2010-10-14 삼성전자주식회사 반도체 회로의 ｅｓｄ 및 ｅｏｓ 보호 회로
JP2010278188A (ja) 2009-05-28 2010-12-09 Renesas Electronics Corp 半導体集積回路装置
JP2011228372A (ja) 2010-04-16 2011-11-10 Toshiba Corp 半導体集積回路装置
US10418809B2 (en) * 2012-04-23 2019-09-17 Active-Semi, Inc. Power management integrated circuit for driving inductive loads

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882553B2 (en) 2015-12-18 2018-01-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and circuit protecting method
TWI624127B (zh) * 2015-12-18 2018-05-11 台灣積體電路製造股份有限公司 半導體裝置及電路保護方法
US10411681B2 (en) 2015-12-18 2019-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and circuit protecting method
TWI830323B (zh) * 2022-03-17 2024-01-21 日商鎧俠股份有限公司 半導體裝置及半導體裝置的測試方法
US11892503B2 (en) 2022-03-17 2024-02-06 Toshiba Tec Kabushiki Kaisha Semiconductor device and test method of semiconductor device

Also Published As

Publication number Publication date
US20140092508A1 (en) 2014-04-03
CN103715672A (zh) 2014-04-09
KR101926607B1 (ko) 2018-12-07
KR20140042466A (ko) 2014-04-07
US9270105B2 (en) 2016-02-23
CN103715672B (zh) 2018-11-09
JP2014072532A (ja) 2014-04-21
TWI611552B (zh) 2018-01-11

Similar Documents

Publication Publication Date Title
TWI611552B (zh) 箝制電路、具有該箝制電路的半導體裝置以及該半導體裝置的箝制方法
KR101109283B1 (ko) 개선된 성능을 가진 ｎ?채널 ｅｓｄ 클램프
TWI568179B (zh) 高壓閘極驅動電路
US8072721B2 (en) ESD protection using a capacitivly-coupled clamp for protecting low-voltage core transistors from high-voltage outputs
KR100968647B1 (ko) Ｅｓｄ 보호회로
US8159795B2 (en) Protection circuit for semiconductor integrated circuit and driving method therefor
US20090195951A1 (en) Method and Apparatus for Improved Electrostatic Discharge Protection
JP5486962B2 (ja) 半導体集積回路
US11114848B2 (en) ESD protection charge pump active clamp for low-leakage applications
JP2018534766A (ja) 静電気放電保護デバイス及び回路装置
US10063048B2 (en) Dynamic trigger voltage control for an ESD protection device
KR101016964B1 (ko) 정전기 방전 보호 회로
US20160241020A1 (en) Esd protection system utilizing gate-floating scheme and control circuit thereof
US20070177317A1 (en) ESD protection circuit
TWI418147B (zh) 低電壓輸出緩衝器及用於緩衝數位輸出資料之方法
KR100587089B1 (ko) 반도체 장치용 정전기 보호장치
US20100123509A1 (en) Pad circuit for the programming and i/o operations
US6842320B1 (en) Hot-pluggable over-voltage tolerant input/output circuit
KR20120094262A (ko) Ｅｓｄ보호 회로
KR101231125B1 (ko) Cmos 트랜지스터의 pmos 트랜지스터 게이트 전압 제어 회로
KR20070070966A (ko) 정전기 방전 보호 회로
KR100701703B1 (ko) 정전기 방전 보호 회로