KR100587089B1 - 반도체 장치용 정전기 보호장치 - Google Patents

반도체 장치용 정전기 보호장치 Download PDF

Info

Publication number
KR100587089B1
KR100587089B1 KR1020040114210A KR20040114210A KR100587089B1 KR 100587089 B1 KR100587089 B1 KR 100587089B1 KR 1020040114210 A KR1020040114210 A KR 1020040114210A KR 20040114210 A KR20040114210 A KR 20040114210A KR 100587089 B1 KR100587089 B1 KR 100587089B1
Authority
KR
South Korea
Prior art keywords
static electricity
external voltage
input
output terminal
semiconductor device
Prior art date
Application number
KR1020040114210A
Other languages
English (en)
Inventor
최낙헌
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040114210A priority Critical patent/KR100587089B1/ko
Priority to US11/317,764 priority patent/US7286331B2/en
Application granted granted Critical
Publication of KR100587089B1 publication Critical patent/KR100587089B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 집적회로를 정전기 방전(electrostatic discharge: ESD)에 의한 손상으로부터 보호하는 반도체 장치용 정전기 보호장치에 관한 것이다. 본 발명은, 입출력 단자로 유입되는 정전기로부터 반도체 장치의 내부회로를 보호하기 위한 반도체 장치용 정전기 보호장치를 제공하며: 이 보호장치는, 상기 입출력 단자로 유입된 정전기를 외부전압 라인으로 유도하는 전달수단; 상기 외부전압 라인으로 유도된 정전기를 감지하며, 상기 외부전압 라인으로 유도된 정전기에 응답하여 검출전압을 출력하는 검출수단; 및 상기 검출전압에 의해 구동되며, 상기 외부전압 라인으로 유도된 정전기에 응답하여 정전기 방전수단을 구동시키는 드라이버;를 구비한다.

Description

반도체 장치용 정전기 보호장치{Electrostatic protection device for semiconductor device}
도 1 및 도 2는 종래의 반도체 장치용 정전기 보호장치를 설명하기 위한 회로도.
도 3 및 도 4는 본 발명에 따른 반도체 장치용 정전기 보호장치를 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
11,21,31,41: 전달수단 12,22: 제어수단
13,23,33,43: 드라이버 14,24,34,44: 방전수단
15,25,35,45: 입출력 단자 16,26,36,46: 내부회로
17,27,37,47: 외부전압 라인 18,28,38,48: 접지전압 라인
29: 지연수단 32,42: 검출수단
본 발명은 반도체 장치용 정전기 보호장치에 관한 것으로, 보다 상세하게는, 반도체 집적회로를 정전기 방전(electrostatic discharge: ESD)에 의한 손상으로부 터 보호하는 반도체 장치용 정전기 보호장치에 관한 것이다.
일반적으로, 정전기 방전(electrostatic discharge: ESD)은 반도체 칩의 신뢰성을 좌우하는 중요한 요소 중에 하나이며, 이러한 정전기 방전은 반도체 칩을 취급 시 또는 시스템에 장착하는 경우 발생되어 반도체 칩을 손상시킨다. 따라서, 반도체 장치의 데이터 입출력 영역에는 정전기로부터 반도체 칩을 보호하기 위해, 필수적으로 정전기 보호장치가 구비된다. 대전된 인체나 기계에 반도체 칩이 접촉하면 인체나 기계에 대전되어 있던 정전기가 반도체 칩의 외부 핀을 통해 입출력 단자를 거쳐 반도체 장치 내부로 방전되면서 큰 에너지를 가진 과도 정전기 전류가 반도체 장치의 내부회로에 큰 손상을 가할 수 있다. 대부분의 반도체 장치는 정전기에 의해 발생하는 이러한 손상으로부터 내부의 주요 회로를 보호하기 위해 입출력 단자와 반도체 내부회로 사이에 정전기 보호장치를 구비한다.
한편, 반도체 장치의 제조 기술이 발전함에 따라 입출력 버퍼를 구성하는 트랜지스터의 게이트 절연막 두께가 더욱 감소되어 정전기에 의해 반도체 장치의 내부회로는 더욱 손쉽게 손상 받을 수 있다. 즉, 트랜지스터의 게이트 절연막 두께가 감소되면, 게이트 절연막을 파괴하는 전압이 낮아져 종래의 방법에 따라 정전기 보호장치를 사용할 경우 더 낮은 전압의 정전기에 의해 트랜지스터의 게이트 절연막이 파괴된다. 이러한 문제를 해결하기 위해 정전기 보호장치에 트랜지스터를 사용하는 방법이 제안되었다.
도 1은 종래의 반도체 장치용 정전기 보호장치를 도시한 회로도이다.
종래의 반도체 장치용 정전기 보호장치는, 전달수단(11), 제어수단(12), 드 라이버(13), 및 방전수단(14)을 구비한다. 전달수단(11)은 입출력 단자(15)를 통해 반도체 장치에 정전기를 반도체 장치의 내부회로(16)가 아닌 외부전압(Vcc) 라인(17)으로 유도한다. 이렇게 외부전압(Vcc) 라인(17)으로 유도된 정전기는 그 라인에 각각 연결된 제어수단(12), 드라이버(13) 및 방전수단(14)에 전달된다. 제어수단(12)은 외부전압(Vcc) 라인(17)과 접지전압(Vss) 라인(18) 사이에 직렬로 연결된 저항소자(R1)와 캐패시터(C1)를 포함한다. 상기 드라이버(13)는 상기 외부전압(Vcc) 라인(17)과 접지전압(Vss) 라인(18) 사이에 직렬로 연결된 PMOS 트랜지스터(P1)와 NMOS 트랜지스터(N1)에 의해 형성된 CMOS형 버퍼를 포함한다. 방전수단(14)은 외부전압(Vcc) 라인(17)과 접지전압(Vss) 라인(18) 사이에 연결된 NMOS 트랜지스터(N2)를 구비한다.
이러한 반도체 장치용 정전기 보호장치는, 전달수단(11)에 의해 외부전압(Vcc) 라인(17)으로 유도된 정전기는 상기 제어수단(12)에 의해 전압 강하가 발생되며, 이러한 전압 강하에 의해 드라이버(13)의 PMOS 트랜지스터(P1)가 턴온된다. 그 결과, 방전수단(14)의 NMOS 트랜지스터(N2)가 턴온되어 외부전압(Vcc) 라인(17)과 접지전압(Vss) 라인(18)이 상호 연결되어 상기 외부전압(Vcc) 라인(17)으로 유도된 정전기는 접지전압(Vss) 라인(18)에서 방전된다. 즉, 입출력 단자(15)로 유입된 정전기는 외부전압(Vcc) 라인(17)으로 유도된 다음, 접지전압(Vss) 라인(18)에서 방전된다. 이에 따라, 정전기 보호장치는 입출력 단자(15)로 유입된 정전기로부터 반도체 장치의 내부회로(16)를 보호한다.
이와 같은 종래의 반도체 장치용 정전기 보호장치는, 보호장치의 정션 브레 이크다운(junction breakdown) 시점보다 빠르게 정전기 보호장치가 동작한다. 그런데, 종래의 정전기 보호장치는 정전기에 의해 제어수단(12)에서의 전압 강하가 빠르게 일어나므로 빠른 동작 속도를 가지나, 정전기의 라이징 구간에서만 전압 강하가 발생하므로 보호장치의 동작 지속시간이 짧은 문제가 있다. 다시 말해, 정전기의 라이징 구간에서만 제어수단(12)에서 전압 강하가 발생함에 따라, 드라이버(13)가 상기 라이징 구간에서만 동작하여 정전기를 방전한다. 그 결과, 정전기의 라이징 이외의 구간, 예를 들어 정전기의 피크 구간, 또는 폴링 구간에서는 반도체 장치의 내부회로를 정전기로부터 보호하지 못하므로 상기 구간에서 내부회로가 손상될 수 있다.
이러한 문제점을 해결하기 위해, 도 2에 도시한 바와 같이, 미국 특허 US5946177에서는, 드라이버(23)가 방전수단(24)에 인가하는 전압이 감쇄하는 시간을 감소하기 위해 지연수단(29)을 추가로 구비한 반도체 장치용 정전기 보호장치가 제안되었다.
즉, 도 2에 도시한 반도체 장치용 정전기 보호장치는, 전달수단(25), 제어수단(22), 드라이버(23), 방전수단(24), 및 지연수단(29)을 구비한다. 입출력 단자(25)를 통해 유입된 정전기는 전달수단(25)에 의해 외부전압(Vcc) 라인(27)으로 유도된 다음, 제어수단(22)은 상기 정전기를 전압 강하하여 드라이버(23)를 동작시킨다. 그에 따라, 방전수단(24)은 외부전압(Vcc) 라인(27)으로 유도된 정전기를 접지전압(Vss) 라인(28)으로 전달함으로써 정전기를 방전시킨다. 이 때, 지연수단(29)은 저항소자(R3)와 캐패시터(C3)의 동작에 의해 방전수단(24)을 동작시키기 위 해 인가하는 전압의 감쇄 시간을 지연시킨다. 그에 따라, 도 2의 정전기 보호장치는, 도 1의 정전기 보호장치 보다 동작 지속 시간을 더 증가시킬 수 있다. 그러나, 지연수단(29)의 저항소자(R3)와 캐패시터(C3)에 의한 전압 감쇄지연 효과를 달성하기 위해서는 정전기 신호가 지속되는 시간에 근접하는 RC 상수값이 요구된다. 다시 말해, 라이징 구간이 끝난 우 드라이버(23)는 동작하지 않으므로 캐패시터(C3)에 축적된 전하가 저항(R3)을 통해서 서서히 소멸됨에 따라, 상기 방전수단(24)을 동작시키는 전압도 시간에 따라 감쇄하며, 시간에 따른 전압은 아래의 식과 같다.
Figure 112004062140225-pat00001
여기서, t는 시간, R은 저항소자의 저항, C는 캐패시터의 캐패시턴스,
Figure 112004062140225-pat00002
는 전압(v(t))의 피크값을 나타낸다.
이에 따라, 상기 제어수단(22)에 의한 전압 강하를 통해 드라이버(23)를 동작시키기 위한 전압은 저항소자(R2)와 캐패시터(C2)에 의한 RC의 상수값에 의해 결정되고, 드라이버(23)가 방전수단(24)을 동작시키기 위한 전압은 지연수단의 저항소자(R3)와 캐패시터(C3)에 의한 RC의 상수값에 의해 결정된다. 정전기 보호장치가 정전기에 대해 빠르게 응답하여 동작하도록 하기 위해서 제어수단(22)의 RC값은 10ns 이하의 값을 가져야 하며, 지연수단(29)은 정전기 보호장치의 동작 지속 시간을 증가하기 위해 RC값을 100ns 이상의 값을 가져야 한다.
즉, 지연수단(29)의 저항소자(R3)와 캐패시터(C3)는 제어수단(22)의 저항소 자(R2)와 캐패시터(C2)에 비해 최소 10배 이상의 크기를 가져야 하며, 그 결과, 반도체 장치의 크기가 증가되는 문제가 있다.
따라서, 본 발명은 상기한 바와 같은 선행 기술에 따른 반도체 장치용 정전기 보호장치에 내재되었던 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은, 반도체 장치의 면적을 증가시키지 않으면서 정전기가 발생되어 끝나는 시간까지 정전기를 방전시킴으로써 안정적으로 반도체 장치를 정전기로부터 보호할 수 있는 반도체 장치용 정전기 보호장치를 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위해, 본 발명은, 입출력 단자로 유입되는 정전기로부터 반도체 장치의 내부회로를 보호하기 위한 반도체 장치용 정전기 보호장치를 제공하며: 이 보호장치는, 상기 입출력 단자로 유입된 정전기를 외부전압 라인으로 유도하는 전달수단; 상기 외부전압 라인으로 유도된 정전기를 감지하며, 상기 외부전압 라인으로 유도된 정전기에 응답하여 검출전압을 출력하는 검출수단; 및 상기 검출전압에 의해 구동되며, 상기 외부전압 라인으로 유도된 정전기에 응답하여 정전기 방전수단을 구동시키는 드라이버;를 구비한다.
상기 구성에서, 상기 드라이버는, 상기 검출수단의 출력 단자와 접지 단자 사이에 연결된 CMOS형 버퍼수단을 구비하며, 상기 CMOS형 버퍼수단의 입력 단자는 상기 외부전압 라인과 연결되고, 상기 검출전압은 상기 CMOS형 버퍼수단을 구동시키기 위한 전원전압으로 상기 CMOS형 버퍼수단에 인가된다.
상기 구성에서, 상기 검출수단은, 상기 외부전압 라인과 상기 입출력 단자에 직렬로 연결된 저항수단과 다이오드를 구비한다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한다.
도 3은 본 발명에 따른 반도체 장치용 정전기 보호장치를 설명하기 위한 회로도이다.
본 발명에 따른 반도체 장치용 정전기 보호장치는, 전달수단(31), 검출수단(32), 드라이버(33), 및 방전수단(34)을 구비한다. 전달수단(31)은 외부전압(Vcc) 라인(37)과 접지전압(Vss) 라인(38)에 직렬로 연결된 다이오드(D1,D2)를 포함한다. 다이오드(D1,D2)의 캐소드(cathode)는 외부전압(Vcc) 라인(37) 쪽에 연결되고, 다이오드(D1,D2)의 애노드(anode)는 접지전압(Vss) 라인(38) 쪽에 연결된다. 상기 전달수단(31)은 입출력 단자(35)를 통해 유입된 정전기가 내부회로(36)로 전달되지 않도록 정전기를 외부전압(Vcc) 라인(37)으로 유도한다.
검출수단(32)은 외부전압(Vcc) 라인(37)과 내부회로(36) 입력 단자 사이에 직렬로 연결된 저항소자(R4)와 다이오드(D3)를 구비한다. 검출수단(32)은 외부전압(Vcc) 라인(37)으로 유도된 정전기를 검출하며, 그 정전기에 응답하여 검출전압을 드라이버(33)에 인가한다. 상기 검출전압은 외부전압(Vcc) 라인(37)으로 유도된 정전기가 저항소자(R4)에 의해 강하된 전압이다. 즉, 검출전압은 저항소자(R4)와 다이오드(D3)의 공통 연결단자의 전압이며, 상기 검출전압에 의해 드라이버(33) 는 동작한다.
드라이버(33)는 상기 검출수단(32)의 출력 단자와 접지전압(Vss) 라인(38) 사이에 직렬로 연결된 PMOS 트랜지스터(P2)와 NMOS 트랜지스터(N3)를 포함한다. 즉, 상기 드라이버(33)는 PMOS 트랜지스터(P2)와 NMOS 트랜지스터(N3)로 형성된 CMOS형 버퍼수단으로 구성된다. 검출수단(32)으로부터 인가된 검출전압은 PMOS 트랜지스터(P2)의 소스 단자에 인가되며, 상기 검출전압에 의해 드라이버(33)는 동작한다. 즉, 검출수단(32)으로부터 인가된 검출전압은 CMOS형 버퍼수단의 전원전압이 된다. 이렇게 검출전압에 의해 CMOS형 버퍼수단이 동작할 경우, 외부전압(Vcc) 라인(37)으로 유도된 정전기는 상기 CMOS형 버퍼수단의 입력 단자, 즉 PMOS 트랜지스터(P2)와 NMOS 트랜지스터(N3)의 게이트 단자에 인가된다. 그 결과, 드라이버(33)는 방전수단(34)을 동작시킨다.
방전수단(34)은 외부전압(Vcc) 라인(37)과 접지전압(Vss) 라인(38)에 연결된 NMOS 트랜지스터(N4)를 포함한다. NMOS 트랜지스터(N4)의 드레인 단자는 외부전압(Vcc) 라인(37)에 연결되고, 소스 단자는 접지전압(Vss) 라인(38)에 연결된다. 상기 드라이버(33)에 의해 방전수단(34)이 인에이블되면, NMOS 트랜지스터(N4)는 턴온되며, 그 결과 외부전압(Vcc) 라인(37)으로 유도된 정전기는 NMOS 트랜지스터(N4)를 거쳐 접지전압(Vss) 라인(38)에 전달된다. 즉, 입출력 단자(35)로 유입된 정전기는 외부전압(Vcc) 라인(37)으로 유도된 다음, 접지전압(Vss) 라인(38)에서 방전된다. 이에 따라, 정전기 보호장치는 입출력 단자(35)로 유입된 정전기로부터 반도체 장치의 내부회로(36)를 보호한다.
이와 같은 본 발명에 따른 반도체 장치용 정전기 보호장치는, 전달수단(31)을 통해 입출력 단자(35)로 유입된 정전기를 외부전압(Vcc) 라인(37)으로 유도하며, 검출수단(32)을 통해 외부전압(Vcc) 라인(37)으로 유도된 정전기를 항상 검출한다. 또한, 검출수단(32)은 정전기 응답하여 검출전압을 드라이버(33)에 인가하여 드라이버(33)를 동작시킨다. 이렇게 드라이버(33)가 정전기에 응답하여 동작함으로써, 외부전압(Vcc) 라인(37)으로 유도된 정전기는 방전수단(34)을 거쳐 접지전압(Vss) 라인(38)으로 전달되어 방전된다. 즉, 입출력 단자(35)로 정전기가 유입될 경우, 본 발명에 따른 반도체 장치용 정전기 보호장치는 항상 정전기에 응답하여 동작하며, 그 정전기의 모든 구간에 걸쳐 동작한다. 그 결과, 본 발명에 따른 반도체 장치용 정전기 보호장치는 입출력 단자(35)로 유입된 정전기의 라이징 구간을 포함한 전 구간동안 동작함으로써 정전기로부터 반도체 장치의 내부회로(36)를 보호한다.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치용 정전기 보호장치를 설명하기 위한 회로도이다. 이하에서는, 도 3의 구성 요소와 상이한 부분에 대해서만 설명하기로 한다.
본 실시예에 따른 반도체 장치용 정전기 보호장치는, 저항소자(R4)와 다이오드(D3)를 포함한 검출수단(32)를 구비하였던 이전 실시예와는 달리, 저항소자(R5)와 다이오드형 트랜지스터(T1)를 포함한 검출수단(42)을 구비한다. 다시 말해, 본 실시예에 따른 반도체 장치용 정전기 보호장치의 검출수단(42)은, 외부전압(Vcc) 라인(47)과 내부회로(46) 입력 단자 사이에 직렬로 연결된 저항소자(R5)와 다이오 드형 트랜지스터(T1)를 구비한다. 다이오드형 트랜지스터(T1)의 소스 단자는 상기 저항소자(R5)와 공통 연결되고, 게이트 단자는 외부전압(Vcc) 라인(47)에 연결되며, 드레인 단자는 내부회로(46) 입력 단자와 연결된다. 상기 검출수단(42)은 외부전압(Vcc) 라인(47)으로 유도된 정전기 검출하며, 검출한 상기 정전기를 전압 강하시켜 검출전압으로 드라이버(43)에 인가한다. 즉, 검출수단(42)은 정전기에 응답하여 저항소자(R5)와 다이오드형 트랜지스터(T1)의 공통 연결단자의 전압을 검출전압으로 드라이버(43)에 전달한다.
이러한 본 실시예의 반도체 장치용 정전기 보호장치는, 입출력 단자(45)로 유입된 정전기를 전달수단(41)에 의해 외부전압(Vcc) 라인(47)으로 유도하며, 검출수단(42)을 통해 외부전압(Vcc) 라인(47)으로 유도된 정전기를 항상 검출한다. 또한, 검출수단(42)은 정전기 응답하여 검출전압을 드라이버(43)에 인가하여 드라이버(43)를 동작시킨다. 이렇게 드라이버(43)가 정전기에 응답하여 동작함으로써, 외부전압(Vcc) 라인(47)으로 유도된 정전기는 방전수단(44)을 거쳐 접지전압(Vss) 라인(48)으로 전달되어 방전된다. 즉, 입출력 단자(45)로 정전기가 유입될 경우, 본 발명에 따른 반도체 장치용 정전기 보호장치는 항상 정전기에 응답하여 동작하며, 그 정전기의 모든 구간에 걸쳐 동작한다. 그 결과, 본 발명에 따른 반도체 장치용 정전기 보호장치는 입출력 단자(45)로 유입된 정전기의 라이징 구간을 포함한 전 구간동안 동작함으로써 정전기로부터 반도체 장치의 내부회로(46)를 보호한다.
이와 같은 본 실시에의 반도체 장치용 정전기 보호장치 또한 이전 실시예와 동일한 효과를 구현할 수 있다.
본 발명의 상기한 바와 같은 구성에 따라, 입출력 단자로 유입된 정전기를 검출수단을 통해 검출함으로써, 정전기가 유입되는 전 구간 동안 유입된 정전기에 응답하여 정전기를 방전시킬 수 있다. 그 결과, 입출력 단자로 유입된 정전기로부터 반도체 장치의 내부회로를 안전하게 보호할 수 있으며, 반도체 장치의 크기 증가를 방지할 수 있다.
본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

Claims (8)

  1. 입출력 단자로 유입되는 정전기로부터 반도체 장치의 내부회로를 보호하기 위한 반도체 장치용 정전기 보호장치에 있어서,
    상기 입출력 단자로 유입된 정전기를 외부전압 라인으로 유도하는 전달수단;
    상기 외부전압 라인으로 유도된 정전기를 감지하며, 상기 외부전압 라인으로 유도된 정전기에 응답하여 검출전압을 출력하는 검출수단; 및
    상기 검출전압에 의해 구동되며, 상기 외부전압 라인으로 유도된 정전기에 응답하여 정전기 방전수단을 구동시키는 드라이버;를 구비하는 것을 특징으로 하는 반도체 장치용 정전기 보호장치.
  2. 제 1 항에 있어서,
    상기 드라이버는,
    상기 검출수단의 출력 단자와 접지 단자 사이에 연결된 CMOS형 버퍼수단을 구비하며, 상기 CMOS형 버퍼수단의 입력 단자는 상기 외부전압 라인과 연결되는 것을 특징으로 하는 반도체 장치용 정전기 보호장치.
  3. 제 2 항에 있어서,
    상기 검출전압은 상기 CMOS형 버퍼수단을 구동시키기 위한 전원전압으로 상기 CMOS형 버퍼수단에 인가되는 것을 특징으로 하는 반도체 장치용 정전기 보호장 치.
  4. 제 1 항에 있어서,
    상기 검출수단은,
    상기 외부전압 라인과 상기 입출력 단자에 직렬로 연결된 저항수단과 다이오드를 구비하는 것을 특징으로 하는 반도체 장치용 정전기 보호장치.
  5. 제 4 항에 있어서,
    상기 다이오드의 애노드는 상기 저항수단에 연결되고, 상기 다이오드 수단의 캐소드는 입출력 단자에 연결되는 것을 특징으로 하는 반도체 장치용 정전기 보호장치.
  6. 제 4 항에 있어서,
    상기 검출수단의 출력 단자는 상기 저항수단과 상기 다이오드의 공통 연결단자와 연결되는 것을 특징으로 하는 반도체 장치용 정전기 보호장치.
  7. 제 1 항에 있어서,
    상기 검출수단은,
    상기 외부전압 라인과 상기 입출력 단자에 직렬로 연결된 저항수단과 다이오드형 트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치용 정전기 보호장치.
  8. 제 7 항에 있어서,
    상기 검출수단의 출력 단자는 상기 저항수단과 상기 다이오드형 트랜지스터의 공통 연결단자와 연결되는 것을 특징으로 하는 반도체 장치용 정전기 보호장치.
KR1020040114210A 2004-12-28 2004-12-28 반도체 장치용 정전기 보호장치 KR100587089B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040114210A KR100587089B1 (ko) 2004-12-28 2004-12-28 반도체 장치용 정전기 보호장치
US11/317,764 US7286331B2 (en) 2004-12-28 2005-12-23 Electrostatic protection device for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114210A KR100587089B1 (ko) 2004-12-28 2004-12-28 반도체 장치용 정전기 보호장치

Publications (1)

Publication Number Publication Date
KR100587089B1 true KR100587089B1 (ko) 2006-06-08

Family

ID=36611194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114210A KR100587089B1 (ko) 2004-12-28 2004-12-28 반도체 장치용 정전기 보호장치

Country Status (2)

Country Link
US (1) US7286331B2 (ko)
KR (1) KR100587089B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898583B1 (ko) * 2006-06-30 2009-05-20 주식회사 하이닉스반도체 정전기 방전 보호 회로
US7821752B2 (en) 2007-02-15 2010-10-26 Hynix Semiconductor Inc. Device to protect a semiconductor device from electrostatic discharge by efficiently discharging a micro current

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060215344A1 (en) * 2005-03-11 2006-09-28 Choi Nak H Electrostatic protection device for semiconductor device
KR100639231B1 (ko) * 2005-12-30 2006-11-01 주식회사 하이닉스반도체 정전기 방전 보호 회로
US9219055B2 (en) 2012-06-14 2015-12-22 International Business Machines Corporation Structure and method for dynamic biasing to improve ESD robustness of current mode logic (CML) drivers
US9614368B2 (en) 2015-02-10 2017-04-04 Texas Instruments Incorporated Area-efficient active-FET ESD protection circuit
US10396550B2 (en) 2016-09-30 2019-08-27 Texas Instruments Incorporated ESD protection charge pump active clamp for low-leakage applications
US10749336B2 (en) 2016-11-28 2020-08-18 Texas Instruments Incorporated ESD protection circuit with passive trigger voltage controlled shut-off

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078487A (en) * 1992-03-31 2000-06-20 Digital Equipment Corporation Electro-static discharge protection device having a modulated control input terminal
US5946177A (en) 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
TW518736B (en) * 2001-09-06 2003-01-21 Faraday Tech Corp Gate-driven or gate-coupled electrostatic discharge protection circuit
JP2007531284A (ja) * 2004-03-23 2007-11-01 サーノフ コーポレーション ソース／バルク・ポンピングを使用してゲート酸化膜を保護するための方法および装置
FR2875335B1 (fr) * 2004-09-15 2007-03-02 Atmel Nantes Sa Sa Circuit electronique a double alimentation et a moyens de protection contre les claquages, et moyens de protection correspondants

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898583B1 (ko) * 2006-06-30 2009-05-20 주식회사 하이닉스반도체 정전기 방전 보호 회로
US7821752B2 (en) 2007-02-15 2010-10-26 Hynix Semiconductor Inc. Device to protect a semiconductor device from electrostatic discharge by efficiently discharging a micro current
KR101016957B1 (ko) 2007-02-15 2011-02-28 주식회사 하이닉스반도체 반도체 장치용 정전기 보호 장치

Also Published As

Publication number Publication date
US20060139826A1 (en) 2006-06-29
US7286331B2 (en) 2007-10-23

Similar Documents

Publication Publication Date Title
US7839613B2 (en) Electrostatic discharge protection circuit protecting thin gate insulation layers in a semiconductor device
US6310379B1 (en) NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors
US5946175A (en) Secondary ESD/EOS protection circuit
US6756834B1 (en) Direct power-to-ground ESD protection with an electrostatic common-discharge line
US7245468B2 (en) Electro-static discharge (ESD) power clamp with power up detection
TWI611552B (zh) 箝制電路、具有該箝制電路的半導體裝置以及該半導體裝置的箝制方法
US7274546B2 (en) Apparatus and method for improved triggering and leakage current control of ESD clamping devices
US6965503B2 (en) Electro-static discharge protection circuit
US20090195951A1 (en) Method and Apparatus for Improved Electrostatic Discharge Protection
US20070206339A1 (en) Protection circuit against electrostatic discharge in semiconductor device
EP0497471A2 (en) A technique for improving ESD immunity
US8218275B2 (en) ESD protection for pass-transistors in a voltage regulator
KR101039856B1 (ko) 정전기 방전 회로
CN1953178A (zh) 静电放电保护电路
KR101016964B1 (ko) 정전기 방전 보호 회로
US20090067106A1 (en) Static electricity discharge circuit
US7286331B2 (en) Electrostatic protection device for semiconductor device
US7675722B2 (en) Device to protect semiconductor device from electrostatic discharge
US8254069B2 (en) ESD protection for outputs
US20180097357A1 (en) Esd protection charge pump active clamp for low-leakage applications
US6738242B1 (en) ESD-isolation circuit driving gate of bus-switch transistor during ESD pulse between two I/O pins
US5910873A (en) Field oxide transistor based feedback circuit for electrical overstress protection
US20200243512A1 (en) Nmos transistor with bulk dynamically coupled to drain
KR20060020849A (ko) 반도체 장치의 정전기 보호회로
US20050041346A1 (en) Circuit and method for ESD protection

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee