KR101016957B1 - 반도체 장치용 정전기 보호 장치 - Google Patents

반도체 장치용 정전기 보호 장치 Download PDF

Info

Publication number
KR101016957B1
KR101016957B1 KR1020070016259A KR20070016259A KR101016957B1 KR 101016957 B1 KR101016957 B1 KR 101016957B1 KR 1020070016259 A KR1020070016259 A KR 1020070016259A KR 20070016259 A KR20070016259 A KR 20070016259A KR 101016957 B1 KR101016957 B1 KR 101016957B1
Authority
KR
South Korea
Prior art keywords
voltage line
input
output terminal
static electricity
power supply
Prior art date
Application number
KR1020070016259A
Other languages
English (en)
Other versions
KR20080076406A (ko
Inventor
최낙헌
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070016259A priority Critical patent/KR101016957B1/ko
Priority to US12/031,132 priority patent/US7821752B2/en
Publication of KR20080076406A publication Critical patent/KR20080076406A/ko
Application granted granted Critical
Publication of KR101016957B1 publication Critical patent/KR101016957B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 장치용 정전기 보호 장치에 관하여 개시한다. 개시된 본 발명의 반도체 장치용 정전기 보호 장치는 정전기로부터 내부회로를 보호하기 위하여, 입출력단자로 유입되는 상기 정전기를 제1 전원라인으로 전달하는 전달수단, 출력단자와 제1 전원라인 간의 전위차에 대응하여 구동전압을 출력하는 구동수단, 및 구동전압에 의해 상기 입출력단자의 정전기를 제2 전원라인으로 방전시키는 방전수단을 포함하여 구성되어, 정전기의 방전 경로상에 중간 매개체를 감소시켜 중간 매개체에 의한 전압 강하로 인하여 발생하는 내부 회로 손상을 방지하는 효과가 있다.

Description

반도체 장치용 정전기 보호 장치{Device to Protect Semiconductor Device from Electrostatic Discharge}
도 1은 종래의 일실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 2는 종래의 다른 실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 3은 본 발명의 제1실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 4는 본 발명의 제2실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 5는 본 발명의 제3실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 6는 본 발명의 제4실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 7은 본 발명의 제5실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 8은 본 발명의 제6실시예에 따른 반도체 장치용 정전기 보호 장치를 도시 한 회로도.
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는, 정전기 방전(electrostatic discharge : ESD)에 의한 손상으로부터 내부 회로를 보호하는 반도체 장치용 정전기 보호 장치에 관한 것이다.
일반적으로 정전기 방전 현상은 정전기의 발생 원인에 따라 분류된다. 즉, 인체에 의해 정전기가 발생하는 인체 모델(Human Body Model : HBM), 측정 장비와의 접촉에 의해 정전기가 발생하는 전기 머신 모델(Machine Model : MM) 및 소자 내에 축적된 정전기가 외부와 접지에 의해 순간적으로 정전기가 발생하는 디바이스 대전 모델(Charge Device Model : CDM)로 분류된다.
이러한 정전기는 반도체 장치의 취약한 부분을 통해 집중적으로 흘러 내부의 접합(Junction)이나 콘택(Contact) 또는 게이트 산화막 등을 용융(Melting)시켜 불량(Failure)을 유발시킬 수 있다. 특히, 반도체 장치의 제조 기술이 발전함에 따라 입출력 버퍼를 구성하는 트랜지스터의 게이트 절연막 두께가 더욱 감소되는 추세에서 게이트 절연막을 파괴하는 전압은 더욱 낮아지고 있다.
따라서, 반도체 장치용 정전기 방전 보호 장치의 동작 전압을 낮추기 위한 연구가 계속되고 있다.
도 1은 종래 기술에 따른 반도체 장치용 정전기 방전 보호 장치의 일예로써, 정전기 방전 동작을 살펴보면, 입출력단자(15)를 통해 유입된 정전기가 다이오드로 구성된 전달수단(11)을 통해 전원전압라인 VCC로 방전 및 전달되고, 전원전압라인 VCC와 접지전압라인 VSS 사이에 직렬로 연결된 저항소자(R1)와 캐패시터(C1)로 구성된 검출수단(12)에 의해 전원전압라인 VCC로 전달된 정전기가 검출된다. 상기 검출된 전압은 구동수단(13)에 의해 증폭되어 방전수단(14)을 동작시킨다. 그에 따라 전원전압라인 VCC과 접지전압라인 VSS이 상호 연결되어 전원전압라인 VCC에 유입된 정전기가 접지전압라인 VSS로 방전된다.
이와같은, 도 1의 반도체 장치용 정전기 방전 보호 장치는 정전기 발생 초기의 교류 전류에 대응하여 검출수단(12)에서 전압 강하를 검출하여 방전수단(14)를 구동시킴으로써 정전기 방전 보호 장치의 동작 속도가 빠르다. 그러나, 검출수단(12)에서 검출되는 전압 강하는 정전기의 라이징 구간에 한정되므로 그외의 정전기 발생 구간 예컨데, 정전기 피크 구간 또는 폴링 구간에서 전압 강하를 검출하기 어려워 내부 회로(16)가 손상될 수 있다.
이러한 문제점을 보완하기 위해 본 출원인은 도 2에 도시된 바와 같은 반도체 장치용 정전기 보호 장치를 국내출원 "제2004-0114210호"로 출원한바 있다.
도 2를 참조하면, 종래의 다른 반도체 장치용 정전기 보호 장치는 전달수단(21) 및 방전수단(24)이 도 1의 전달수단(11) 및 방전수단(14)과 동일하게 구성된다.
반면, 검출수단(22)은 입출력단자(25)와 전원전압라인 VCC 사이에 직렬로 연결된 저항소자(R2)와 다이오드(D1)를 포함하며 전원전압라인 VCC에 흐르는 정전기 전류에 반응하여 전압 강하를 검출하고, 구동수단(23)은 검출수단(22)의 출력단자와 접지전압라인 VSS 사이에 연결되어 전원전압라인 VCC에 흐르는 정전기 전류를 증폭하여 방전수단(24)을 구동시킴으로써 전원전압라인 VCC과 접지전압라인 VSS이 상호 연결되어 전원전압라인 VCC에 유입된 정전기가 접지전압라인 VSS로 방전된다.
이와같이, 도 2의 반도체 장치용 정전기 방전 보호 장치는 검출수단(22)에서 전원전압라인 VCC로 흐르는 정전기가 일정 이상 큰 구간동안 지속적으로 전압 강하를 검출하므로 반도체 장치용 정전기 보호 장치의 동작 시간이 증가된다. 그러나, 검출수단(22)은 다이오드(D1)의 동작 전압 대략 0.7V 이상의 전압이 인가될때 전압 강하를 검출하므로 정전기 전류가 작아지는 후반부 동작이 충분하지 못하여 내부 회로(26)가 손상될 수 있다.
따라서, 본 발명의 목적은 반도체 장치로 유입되는 정전기의 후반부의 미세한 전류를 충분히 방전시켜 내부 회로를 안전하게 보호하는 반도체 장치용 정전기 보호 장치를 제공하는 데 있다.
본 발명의 다른 목적은 방전 경로 상의 중간 매개체를 감소시킴으로써 중간 매개체에서 발생하는 전압 강하에 의한 내부 소자의 게이트 절연막 또는 접합 부위 손상을 방지하는 반도체 장치용 정전기 보호 장치를 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 반도체 장치용 정전기 보호 장치는 입출력단자로 유입되는 정전기를 제1 전원라인으로 전달하는 전달수단; 상기 입출 력단자와 상기 제1 전원라인 간의 전위차에 대응하여 구동전압을 출력하는 구동수단; 및 상기 구동전압에 의해 상기 입출력단자로 유입되는 정전기를 제2 전원라인으로 방전시키는 방전수단;을 포함하여 구성됨을 특징으로 한다.
상기 제1 전원라인은 전원전압라인이고 상기 제2 전원라인은 접지전압라인인 경우, 상기 전달수단은 순방향 다이오드를 포함하여 구성되고, 상기 구동수단은 상기 입출력단자와 상기 제2 전원라인 사이에 직렬로 연결된 PMOS 트랜지스터와 저항을 포함하며, 상기 PMOS 트랜지스터는 소스가 상기 입출력단자와 연결되고 드레인이 상기 저항의 일단과 연결되며 게이트가 상기 제1 전원라인과 연결됨이 바람직하다. 그리고, 상기 방전수단은 상기 구동전압의 의하여 스위칭되는 트랜지스터를 구비함이 바람직하다.
상기 제1 전원라인은 접지전압라인이고 상기 제2 전원라인은 전원전압라인인 경우, 상기 전달수단은 순방향 다이오드를 포함하여 구성되고, 상기 구동수단은 상기 입출력단자와 상기 제2 전원라인 사이에 직렬로 연결된 NMOS 트랜지스터와 저항을 포함하며, 상기 NMOS 트랜지스터는 소스가 상기 입출력단자와 연결되고 드레인이 상기 저항의 일단과 연결되며 게이트가 상기 제1 전원라인과 연결됨이 바람직하다. 그리고, 상기 방전수단은 상기 구동전압의 의하여 스위칭되는 트랜지스터를 구비함이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
도 3을 참조하면, 본 발명의 제1실시예에 따른 반도체 장치용 정전기 보호 장치는 크게 전달수단(31), 구동수단(32) 및 방전수단(33)을 구비한다.
전달수단(31)은 전원전압라인 VCC와 접지전압라인 VSS 사이에 직렬로 연결된 다이오드(D2, D3)로 구현된다. 여기서, 다이오드(D2)의 캐소드(cathode)는 전원전압라인 VCC에 연결되고, 애노드(anode)는 입출력단자(35)에 연결되고, 다이오드(D3)의 캐소드는 입출력단자(35)에 연결되고 애노드는 접지전압라인 VSS에 연결된다.
구동수단(32)은 입출력단자(35)와 접지전압라인 VSS 사이에 직렬로 연결된 PMOS 트랜지스터(P3)와 저항소자(R3)를 포함하여 구성된다. 여기서, PMOS 트랜지스터(P3)의 게이트는 전원전압라인 VCC에 연결되고 소스는 입출력단자(35)에 연결되며 드레인은 저항소자(R3)와 연결된다.
방전수단(33)은 드레인이 전원전압라인 VCC와 연결되고 소오스가 접지전압라인 VSS에 연결되며 게이트로 구동수단(32)의 출력을 인가받는 NMOS 트랜지스터(N5)로 구현된다.
상기한 구성을 갖는 본발명의 제1실시예에 따른 반도체 장치용 정전기 보호장치의 동작을 살펴본다.
입출력단자(35)로 정전기가 유입되면, 전달수단(31)은 상기 정전기를 전원전압라인 VCC 또는 접지전압라인 VSS로 방전 및 전달하고, 구동수단(32)은 전달수단(31)에 내제된 기생저항에 의한 전압 강하에 의해 구동되고, 방전수단(33)은 구동수단(32)의 출력에 의해 동작되어 전원전압라인 VCC 또는 접지전압라인 VSS로 유입된 정전기를 상반된 전압라인으로 방전시킨다.
예컨데, 입출력단자(35)로 유입된 정전기를 전원전압라인 VCC로 방전 및 전달하는 경우, 다이오드(D2)의 기생저항에 의해 전압 강하가 발생하므로 전원전압라인 VCC와 입출력단자(35) 사이에 전압 차에 의해 PMOS 트랜지스터(P3)가 턴온되어 NMOS 트랜지스터(N5)의 게이트 전압이 상승한다. 게이트 전압이 턴온 전압에 도달하면 NMOS 트랜지스터(N5)가 동작하여 전원전압라인 VCC와 접지전압라인 VSS을 연결시켜 전원전압라인 VCC로 유입된 정전기는 접지전압라인 VSS로 방전된다.
이와같이, 제1실시예에 따른 반도체 장치용 정전기 보호 장치는 종래의 검출수단(도 2 참조)의 다이오드(D1)의 동작 전압으로 손실되던 전압을 구동 전압으로 활용함으로써 정전기 전류가 작아지는 후반부에 충분한 방전 동작을 수행할 수 있다.
도 4를 참조하면, 본 발명의 제2실시예에 따른 반도체 장치용 정전기 보호 장치는 전달수단(41), 구동수단(42) 및 방전수단(43)을 구비한다.
전달수단(41)은 제1실시예(도 3 참조)의 전달수단(31)과 동일하다. 반면, 구동수단(42)은 입출력단자(45)와 전원전압라인 VCC 사이에 직렬로 연결된 NMOS 트랜지스터(N6)와 저항소자(R4)를 포함하여 구성되고, 방전수단(43)은 PMOS 트랜지스터(P4)를 구비한다. 여기서, NMOS 트랜지스터(N6)의 게이트는 접지전압라인 VSS에 연결되고 소스는 입출력단자(45)에 연결되며 드레인는 저항소자(R4)와 연결된다.
상기한 구성을 갖는 본발명의 제2실시예에 따른 반도체 장치용 정전기 보호장치의 동작을 살펴본다.
예컨데, 입출력단자(45)로 유입된 음(-)의 정전기를 접지전압라인 VSS로 방 전 및 전달하는 경우, 다이오드(D5)의 기생저항에 의해 전압 강하가 발생하므로 접지전압라인 VSS와 입출력단자(45) 사이에 전압 차에 의해 NMOS 트랜지스터(N6)가 턴온되어 PMOS 트랜지스터(P4)의 게이트 전압이 하강된다. 게이트 전압이 턴온 전압에 도달하면 PMOS 트랜지스터(P4)가 동작하여 전원전압라인 VCC와 접지전압라인 VSS을 연결시켜 접지전압라인 VSS로 유입된 정전기는 전원전압라인 VCC로 방전된다.
이와같이, 제2실시예에 따른 반도체 장치용 정전기 보호 장치는 제1실시예와 동일하게 정전기 전류가 작아지는 후반부에 충분한 방전 동작을 수행하며 전원전압라인 VCC와 연결된 소자들이 매우 취약할 경우 입출력단자(45)로 유입된 음(-)의 정전기로부터 내부 회로(46)를 보호하기에 적합하다.
도 5을 참조하면, 본 발명의 제3실시예에 따른 반도체 장치용 정전기 보호 장치는 제1실시예의 전달수단(31), 구동수단(32) 및 방전수단(33)과 구성 및 동작이 동일한 전달수단(51), 구동수단(52) 및 방전수단(53)을 구비한다.
다만, 제3실시예는 방전수단(53)의 전단에 구동수단(52)의 출력을 증폭시켜 출력하는 증폭수단(54)을 더 구비한다.
증폭수단(54)은 전원전압라인 VCC와 접지전압라인 VSS 사이에 병렬로 연결되는 짝수개의 인버터를 포함한다. 각 인버터는 전원전압라인 VCC와 접지전압라인 VSS 사이에 직렬로 연결되고 게이트가 공통으로 연결된 PMOS 트랜지스터(P6, P7)와 NMOS 트랜지스터(N8, N9)로 구성된다.
이와같이 구성된 제3실시예에 따른 반도체 장치용 정전기 보호 장치는 구동 수단(52)에서 출력되는 신호를 증폭수단(54)에서 증폭시켜 방전수단(53)에 인가함으로써 보다 빠르고 안정적으로 방전 동작을 수행할 수 있다.
도 6을 참조하면, 본 발명의 제4실시예에 따른 반도체 장치용 정전기 보호 장치는 전달수단(61), 구동수단(62) 및 방전수단(63)을 포함하여 구성된다. 여기서, 전달수단(61) 및 방전수단(63)은 제1실시예의 전달수단(31) 및 방전수단(33)과 구성 및 동작이 동일하다.
반면, 구동수단(62)은 입출력단자(65)와 접지전압라인 VSS 사이에 직렬로 연결된 PMOS 트랜지스터(P8)와 저항소자(R6) 및 PMOS 트랜지스터(P8)의 출력단과 전원전압라인 VCC 사이에 연결되는 캐패시터(C2)을 더 포함하여 구성된다. 여기서, PMOS 트랜지스터(P8)의 게이트는 전원전압라인 VCC에 연결되고 소스는 입출력단자(35)에 연결되며 드레인은 저항소자(R6)와 연결된다.
이와같이 구성된 제4실시예에 따른 반도체 장치용 정전기 보호 장치는 정전기 초기 교류 전류에 대응하여 구동수단(62)의 캐패시터(C2)를 통해 출력 신호를 방전수단(63)으로 인가하며, 아울러, 입출력단자(65)와 전원전압라인 VCC 사이의 전압 차에 따른 PMOS 트랜지스터(P8)를 구동시켜 출력 신호를 인가하므로써 보다 빠르게 방전수단(63)을 구동시켜 내부 회로(66)를 보호한다.
도 7을 참조하면, 본 발명의 제5실시예에 따른 반도체 장치용 정전기 보호 장치는 전달수단(71), 구동수단(72) 및 방전수단(73)을 포함하여 구성된다.
전달수단(71)은 입출력단자(75)와 전원전압라인 VCC 사이에 연결된 다이오드(D10)로 구현된다. 여기서, 다이오드(D10)의 캐소드(cathode)는 전원전압라인 VCC에 연결되고, 애노드(anode)는 입출력단자(75)에 연결된다.
구동수단(72)은 입출력단자(75)와 접지전압라인 VSS사이에 직렬로 연결된 PMOS 트랜지스터(P9)와 저항소자(R7)를 포함하여 구성된다. 여기서, PMOS 트랜지스터(P9)의 게이트는 전원전압라인 VCC에 연결되고 소스는 입출력단자(75)에 연결되며 드레인은 저항소자(R7)와 연결된다.
방전수단(73)은 소스가 접지전압라인 VSS와 연결되고 드레인이 입출력단자(75)와 연결되며 게이트로 구동수단(72)의 출력을 인가받는 NMOS 트랜지스터(N11)로 구현된다.
상기한 구성을 갖는 본발명의 제5실시예에 따른 반도체 장치용 정전기 보호장치의 동작을 살펴본다.
전달수단(71)은 입출력단자(75)로 유입된 정전기를 다이오드(D10)를 통해 전원전압라인 VCC로 방전 및 전달한다. 이때 다이오드(D10)의 기생 저항과 정전기 전류의 크기의 곱(IR; 여기서, I는 정전기 전류이며 R은 기생 저항임)과 다이오드(D10)의 동작 전압(0.7V)을 더한 크기의 전압 강하가 발생한다.
구동수단(72)은 PMOS 트랜지스터(P9)의 게이트로 다이오드(D10)에 의해 강하된 전압이 인가되어 턴온되고 저항소자(R7)에 의해 강하된 전압을 출력한다.
방전수단(73)은 NMOS 트랜지스터(N11)의 게이트로 구동수단(72)의 출력을 인가받아 게이트 전압이 턴온 전압에 이르면 동작되어 입출력단자(75)와 접지전압라인 VSS를 연결시켜 정전기를 접지전압라인 VSS로 방전시킨다.
도 8을 참조하면, 본 발명의 제6실시예에 따른 반도체 장치용 정전기 보호 장치는 전달수단(81), 구동수단(82) 및 방전수단(83)을 포함하여 구성된다.
전달수단(81)은 입출력단자(85)와 전원전압라인 VCC 사이에 연결된 다이오드(D11)로 구현된다. 여기서, 다이오드(D11)의 캐소드(cathode)는 입출력단자(85)에 연결되고, 애노드(anode)는 전원전압라인 VCC에 연결된다.
구동수단(82)은 입출력단자(85)와 전원전압라인 VCC사이에 직렬로 연결된 NMOS 트랜지스터(P12)와 저항소자(R8)를 포함하여 구성된다. 여기서, NMOS 트랜지스터(N12)의 게이트는 접지전압라인 VSS에 연결되고 소스는 입출력단자(75)에 연결되며 드레인은 저항소자(R8)와 연결된다.
방전수단(83)은 드레인이 입출력단자(85)와 연결되고 소스가 전원전압라인 VCC에 연결되며 게이트로 구동수단(83)의 출력을 인가받는 PMOS 트랜지스터(P10)로 구현된다.
상기한 구성을 갖는 본발명의 제6실시예에 따른 반도체 장치용 정전기 보호장치의 동작을 살펴본다.
전달수단(81)은 입출력단자(85)로 유입된 정전기를 다이오드(D11)를 통해 접지전원라인 VCC로 방전 및 전달한다. 이때 다이오드(D11)의 기생 저항과 정전기 전류의 크기의 곱과 다이오드(D11)의 동작 전압(0.7V)을 더한 크기의 전압 강하가 발생한다.
구동수단(82)은 NMOS 트랜지스터(N12)의 게이트로 다이오드(D11)에 의해 강하된 전압이 인가되어 턴온되고 저항소자(R8)에 의해 강하된 전압을 출력한다.
방전수단(83)은 PMOS 트랜지스터(P10)의 게이트로 구동수단(82)의 출력을 인 가받아 게이트 전압이 턴온 전압에 이르면 동작되어 입출력단자(85)와 전원전압라인 VCC를 연결시켜 정전기를 전원전압라인 VCC로 방전시킨다.
이와같이, 제5 및 제6실시예에 따른 반도체 장치용 정전기 보호 장치는 입출력단자로 유입된 정전기 전류를 전달수단과 어느 한 전원라인을 통해 다른 전원라인으로 방전함으로써 중간 매개체에 의한 전압 강하로 인하여 내부 소자의 게이트 절연막 또는 접합 부위 손상 위험이 있는 제1 내지 제4 실시예와 달리, 입출력단자로 유입된 정전기 전류를 바로 해당 전원라인으로 방전시키므로써 중간 매개체의 의한 전압 강하를 줄여 내부 회로를 안전하게 보호한다.
따라서, 본 발명에 의하면 구동수단을 구동하기 위해 사용되던 동작전압을 방전수단을 구동하기 위한 구동전압으로 활용하는 반도체 장치용 정전기 보호 장치를 제공함으로써 정전기 후반부의 미세한 전류를 충분히 방전시켜 내부 회로를 안전하게 보호하는 효과가 있다.
또한, 본 발명에 의하면 정전기의 방전 경로상에 중간 매개체를 감소시킨 반도체 장치용 정전기 보호 장치를 제공함으로써 중간 매개체에 따른 전압 강하에 의한 내부 회로 손상을 방지하는 효과가 있다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 입출력단자로 유입되는 정전기를 전원전압라인으로 전달하는 전달수단;
    상기 입출력단자와 상기 전원전압라인 간의 전위차에 대응하여 구동전압을 출력하는 구동수단; 및
    상기 구동전압에 의해 상기 입출력단자로 유입되는 정전기를 접지전압라인으로 방전시키는 방전수단을 구비하며,
    상기 구동수단은 상기 입출력단자와 상기 접지전압라인 사이에 직렬로 연결된 PMOS 트랜지스터와 저항을 포함하며, 상기 PMOS 트랜지스터는 소스가 상기 입출력단자와 연결되고 드레인이 상기 저항의 일단과 연결되며 게이트가 상기 전원전압라인과 연결되는 반도체 장치용 정전기 보호 장치.
  5. 제 4 항에 있어서,
    상기 방전수단은 상기 구동전압의 의하여 스위칭되는 트랜지스터를 구비함을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  6. 삭제
  7. 삭제
  8. 입출력단자로 유입되는 정전기를 접지전압라인으로 전달하는 전달수단;
    상기 입출력단자와 상기 접지전압라인 간의 전위차에 대응하여 구동전압을 출력하는 구동수단; 및
    상기 구동전압에 의해 상기 입출력단자로 유입되는 정전기를 전원전압라인으로 방전시키는 방전수단을 구비하며,
    상기 구동수단은 상기 입출력단자와 상기 전원전압라인 사이에 직렬로 연결된 NMOS 트랜지스터와 저항을 포함하며, 상기 NMOS 트랜지스터는 소스가 상기 입출력단자와 연결되고 드레인이 상기 저항의 일단과 연결되며 게이트가 상기 접지전압라인과 연결되는 반도체 장치용 정전기 보호 장치.
  9. 제 8 항에 있어서,
    상기 방전수단은 상기 구동전압의 의하여 스위칭되는 트랜지스터를 구비함을 특징으로 하는 반도체 장치용 정전기 보호 장치.
KR1020070016259A 2007-02-15 2007-02-15 반도체 장치용 정전기 보호 장치 KR101016957B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070016259A KR101016957B1 (ko) 2007-02-15 2007-02-15 반도체 장치용 정전기 보호 장치
US12/031,132 US7821752B2 (en) 2007-02-15 2008-02-14 Device to protect a semiconductor device from electrostatic discharge by efficiently discharging a micro current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070016259A KR101016957B1 (ko) 2007-02-15 2007-02-15 반도체 장치용 정전기 보호 장치

Publications (2)

Publication Number Publication Date
KR20080076406A KR20080076406A (ko) 2008-08-20
KR101016957B1 true KR101016957B1 (ko) 2011-02-28

Family

ID=39706450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070016259A KR101016957B1 (ko) 2007-02-15 2007-02-15 반도체 장치용 정전기 보호 장치

Country Status (2)

Country Link
US (1) US7821752B2 (ko)
KR (1) KR101016957B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5479799B2 (ja) * 2009-07-23 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2014086580A (ja) * 2012-10-24 2014-05-12 Toshiba Corp 保護回路
US10270438B2 (en) * 2014-12-12 2019-04-23 Fairchild Semiconductor Corporation Switch device with switch circuits that provide high voltage surge protection
US9614368B2 (en) 2015-02-10 2017-04-04 Texas Instruments Incorporated Area-efficient active-FET ESD protection circuit
JP6566316B2 (ja) * 2015-10-23 2019-08-28 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 保護回路および電子機器
US10396550B2 (en) 2016-09-30 2019-08-27 Texas Instruments Incorporated ESD protection charge pump active clamp for low-leakage applications
US10749336B2 (en) 2016-11-28 2020-08-18 Texas Instruments Incorporated ESD protection circuit with passive trigger voltage controlled shut-off
TWI654733B (zh) * 2018-06-04 2019-03-21 茂達電子股份有限公司 靜電放電保護電路
CN109450432B (zh) * 2018-12-18 2024-04-02 珠海泰芯半导体有限公司 一种射频输入端口保护电路
KR20200077746A (ko) 2018-12-21 2020-07-01 주식회사 실리콘웍스 정전기 방전 보호 회로
CN110198028B (zh) * 2019-05-13 2021-08-24 深圳市华星光电半导体显示技术有限公司 静电防护电路
US11695272B1 (en) * 2021-12-30 2023-07-04 Halo Microelectronics International Surge protection apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060020849A (ko) * 2004-09-01 2006-03-07 주식회사 하이닉스반도체 반도체 장치의 정전기 보호회로
KR100587089B1 (ko) 2004-12-28 2006-06-08 주식회사 하이닉스반도체 반도체 장치용 정전기 보호장치
KR20060099464A (ko) * 2005-03-11 2006-09-19 주식회사 하이닉스반도체 반도체 장치용 정전기 보호장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008886B1 (ko) 1991-08-19 1993-09-16 삼성전자 주식회사 전기적으로 프로그램 할 수 있는 내부전원 발생회로
US5917689A (en) * 1996-09-12 1999-06-29 Analog Devices, Inc. General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits
TW410459B (en) * 1999-01-04 2000-11-01 Taiwan Semiconductor Mfg Gate-coupled electrostatic discharge protection circuit without transient leakage
US6624992B1 (en) * 2000-10-06 2003-09-23 Qualcomm, Incorporated Electro-static discharge protection circuit
KR100576492B1 (ko) 2002-12-30 2006-05-10 주식회사 하이닉스반도체 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치
KR100570076B1 (ko) 2004-02-06 2006-04-10 주식회사 하이닉스반도체 전압 조절 회로 및 그 조절 방법
KR100639231B1 (ko) * 2005-12-30 2006-11-01 주식회사 하이닉스반도체 정전기 방전 보호 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060020849A (ko) * 2004-09-01 2006-03-07 주식회사 하이닉스반도체 반도체 장치의 정전기 보호회로
KR100587089B1 (ko) 2004-12-28 2006-06-08 주식회사 하이닉스반도체 반도체 장치용 정전기 보호장치
KR20060099464A (ko) * 2005-03-11 2006-09-19 주식회사 하이닉스반도체 반도체 장치용 정전기 보호장치
KR100701708B1 (ko) * 2005-03-11 2007-03-29 주식회사 하이닉스반도체 반도체 장치용 정전기 보호장치

Also Published As

Publication number Publication date
KR20080076406A (ko) 2008-08-20
US7821752B2 (en) 2010-10-26
US20080198518A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
KR101016957B1 (ko) 반도체 장치용 정전기 보호 장치
US7839613B2 (en) Electrostatic discharge protection circuit protecting thin gate insulation layers in a semiconductor device
US7529070B2 (en) Power pin to power pin electro-static discharge (ESD) clamp
US10468870B2 (en) Electrostatic protection circuit
US7274546B2 (en) Apparatus and method for improved triggering and leakage current control of ESD clamping devices
KR101039856B1 (ko) 정전기 방전 회로
US20090195951A1 (en) Method and Apparatus for Improved Electrostatic Discharge Protection
KR101016964B1 (ko) 정전기 방전 보호 회로
US8355228B2 (en) Semiconductor integrated circuit having protection circuit capable of protecting against ESD and EOS
KR100808604B1 (ko) 반도체 장치용 정전기 보호 장치
CN104377670B (zh) 用于集成电路器件的静电放电保护器件
KR100701708B1 (ko) 반도체 장치용 정전기 보호장치
KR100855265B1 (ko) 정전기 방전 보호 회로
US7746610B2 (en) Device for discharging static electricity
US8405151B2 (en) Protection circuit for semiconductor device
KR100587089B1 (ko) 반도체 장치용 정전기 보호장치
KR20070070965A (ko) 반도체 장치용 정전기 방전 보호 회로
US20100149704A1 (en) Esd protection circuit
KR100866129B1 (ko) 반도체 장치용 정전기 보호장치
KR101093623B1 (ko) 반도체 장치의 과전압 보호 회로 및 그의 과전압 보호 방법
KR100818085B1 (ko) 반도체 장치용 정전기 보호장치
KR20090066490A (ko) 정전기 방전 회로
KR100790448B1 (ko) 정전기 방전 보호 장치
KR20080100051A (ko) 정전기 방전 장치
TW201501462A (zh) 應用於馬達之驅動切換系統

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180122

Year of fee payment: 8