JP2002041155A - 負荷駆動装置 - Google Patents
負荷駆動装置Info
- Publication number
- JP2002041155A JP2002041155A JP2000225581A JP2000225581A JP2002041155A JP 2002041155 A JP2002041155 A JP 2002041155A JP 2000225581 A JP2000225581 A JP 2000225581A JP 2000225581 A JP2000225581 A JP 2000225581A JP 2002041155 A JP2002041155 A JP 2002041155A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- load
- switching element
- semiconductor switching
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Control Of Voltage And Current In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 簡単に低コストで構成でき、且つ回路のサイ
ズを大きくすることなく負荷の保護を図ることができる
負荷駆動装置を提供する。 【解決手段】 パワーＭＯＳＦＥＴ３のドレイン−ゲー
ト間にツェナーダイオード２３を接続し、駆動回路１６
は、過電圧検出回路１５によって電源線Ｌにサージ電圧
が検出されるとＦＥＴ３のゲートをハイインピーダンス
状態にして、ドレイン−ゲート間をツェナー電圧ＶZ で
クランプさせる。
ズを大きくすることなく負荷の保護を図ることができる
負荷駆動装置を提供する。 【解決手段】 パワーＭＯＳＦＥＴ３のドレイン−ゲー
ト間にツェナーダイオード２３を接続し、駆動回路１６
は、過電圧検出回路１５によって電源線Ｌにサージ電圧
が検出されるとＦＥＴ３のゲートをハイインピーダンス
状態にして、ドレイン−ゲート間をツェナー電圧ＶZ で
クランプさせる。
Description
【０００１】
【発明の属する技術分野】本発明は、負荷を駆動すると
共に、電源の異常電圧を検出した場合は負荷を過電圧よ
り保護するように構成される負荷駆動装置に関する。
共に、電源の異常電圧を検出した場合は負荷を過電圧よ
り保護するように構成される負荷駆動装置に関する。
【０００２】
【従来の技術】例えば、車両が走行中の状態にある場合
は、エンジンの回転によりオルタネータを駆動させて発
電を行いバッテリを充電するようになっている。この走
行中の状態において、バッテリの給電端子と給電線との
接続が外れてしまう所謂ロードダンプが発生すると、オ
ルタネータの負荷量が激減するため給電線に数１０Ｖの
正極性サージ電圧が発生してしまう。
は、エンジンの回転によりオルタネータを駆動させて発
電を行いバッテリを充電するようになっている。この走
行中の状態において、バッテリの給電端子と給電線との
接続が外れてしまう所謂ロードダンプが発生すると、オ
ルタネータの負荷量が激減するため給電線に数１０Ｖの
正極性サージ電圧が発生してしまう。
【０００３】従って、夜間などに車両がヘッドライトを
点灯させて走行している場合にロードダンプが発生する
と、ランプに過大な電流が流れてフィラメントの断線を
招くおそれがある。そこで、ロードダンプの発生からラ
ンプを保護するため、保護用のバリスタやツェナーダイ
オード等の素子を配置することが行われている。
点灯させて走行している場合にロードダンプが発生する
と、ランプに過大な電流が流れてフィラメントの断線を
招くおそれがある。そこで、ロードダンプの発生からラ
ンプを保護するため、保護用のバリスタやツェナーダイ
オード等の素子を配置することが行われている。
【０００４】図５は、従来のランプの駆動系に保護用素
子を配置した回路構成の一例を示すものである。バッテ
リ１の両端には、ランプ２ａ，２ｂの並列回路及びパワ
ーＭＯＳＦＥＴ３の直列回路が接続されている。即ち、
パワーＭＯＳＦＥＴ３のドレインは、ランプ２ａ，２ｂ
側に接続されており、ソースは、グランドに接続されて
いる。
子を配置した回路構成の一例を示すものである。バッテ
リ１の両端には、ランプ２ａ，２ｂの並列回路及びパワ
ーＭＯＳＦＥＴ３の直列回路が接続されている。即ち、
パワーＭＯＳＦＥＴ３のドレインは、ランプ２ａ，２ｂ
側に接続されており、ソースは、グランドに接続されて
いる。
【０００５】駆動回路４は、図示しないコンビネーショ
ンスイッチの操作信号に応じてランプ２ａ，２ｂの通電
を行うものであり、その出力端子はパワーＭＯＳＦＥＴ
３のゲートに接続されている。そして、ランプ２ａ，２
ｂ及びパワーＭＯＳＦＥＴ３の直列回路に対して並列
に、パワーツェナーダイオード５が接続されている。斯
様な構成において、ロードダンプが発生した場合は、ラ
ンプ２ａ，２ｂ及びパワーＭＯＳＦＥＴ３の両端電圧
は、パワーツェナーダイオード５のツェナー電圧によっ
てクランプされサージ電圧が吸収されるので、これらの
素子を保護することができるようになっている。
ンスイッチの操作信号に応じてランプ２ａ，２ｂの通電
を行うものであり、その出力端子はパワーＭＯＳＦＥＴ
３のゲートに接続されている。そして、ランプ２ａ，２
ｂ及びパワーＭＯＳＦＥＴ３の直列回路に対して並列
に、パワーツェナーダイオード５が接続されている。斯
様な構成において、ロードダンプが発生した場合は、ラ
ンプ２ａ，２ｂ及びパワーＭＯＳＦＥＴ３の両端電圧
は、パワーツェナーダイオード５のツェナー電圧によっ
てクランプされサージ電圧が吸収されるので、これらの
素子を保護することができるようになっている。
【０００６】
【発明が解決しようとする課題】しかしながら、パワー
ツェナーダイオード５やバリスタ等の保護用素子は、コ
ストが高く、素子のサイズが大きいという問題があっ
た。また、パワーＭＯＳＦＥＴ３をオフさせることで、
パワーＭＯＳＦＥＴ３の耐圧によってランプ２ａ，２ｂ
を保護することも一般的に行われるが、この場合、車両
のヘッドライトを消灯させることになり好ましくない。
更に、スイッチング素子を介してランプをＰＷＭ信号に
よって駆動し、異常電圧の発生時にはＰＷＭ信号のデュ
ーティを絞ることでランプの保護を図るものもあるが、
構成が複雑になるという問題がある。本発明は上記事情
に鑑みてなされたものであり、その目的は、簡単に低コ
ストで構成でき、且つ回路のサイズを大きくすることな
く負荷の保護を図ることができる負荷駆動装置を提供す
ることにある。
ツェナーダイオード５やバリスタ等の保護用素子は、コ
ストが高く、素子のサイズが大きいという問題があっ
た。また、パワーＭＯＳＦＥＴ３をオフさせることで、
パワーＭＯＳＦＥＴ３の耐圧によってランプ２ａ，２ｂ
を保護することも一般的に行われるが、この場合、車両
のヘッドライトを消灯させることになり好ましくない。
更に、スイッチング素子を介してランプをＰＷＭ信号に
よって駆動し、異常電圧の発生時にはＰＷＭ信号のデュ
ーティを絞ることでランプの保護を図るものもあるが、
構成が複雑になるという問題がある。本発明は上記事情
に鑑みてなされたものであり、その目的は、簡単に低コ
ストで構成でき、且つ回路のサイズを大きくすることな
く負荷の保護を図ることができる負荷駆動装置を提供す
ることにある。
【０００７】
【課題を解決するための手段】請求項１記載の負荷駆動
装置によれば、負荷の駆動を制御する半導体スイッチン
グ素子における、負荷側端子と制御端子との間に定電圧
発生素子を接続し、駆動手段は、異常電圧検出手段によ
って電源の異常電圧が検出されると、半導体スイッチン
グ素子の制御端子をハイインピーダンス状態とする。
装置によれば、負荷の駆動を制御する半導体スイッチン
グ素子における、負荷側端子と制御端子との間に定電圧
発生素子を接続し、駆動手段は、異常電圧検出手段によ
って電源の異常電圧が検出されると、半導体スイッチン
グ素子の制御端子をハイインピーダンス状態とする。
【０００８】すると、半導体スイッチング素子の負荷側
端子と制御端子との間の端子電圧は定電圧発生素子が発
生する定電圧によってクランプされるので、その定電圧
を適宜選択設定することによって、負荷と半導体スイッ
チング素子との耐電圧分配比を設定することができる。
従って、負荷及び半導体スイッチング素子の直列回路に
異常電圧が印加された場合に、これらが破壊されること
がないように比較的簡単な構成によって保護することが
できる。
端子と制御端子との間の端子電圧は定電圧発生素子が発
生する定電圧によってクランプされるので、その定電圧
を適宜選択設定することによって、負荷と半導体スイッ
チング素子との耐電圧分配比を設定することができる。
従って、負荷及び半導体スイッチング素子の直列回路に
異常電圧が印加された場合に、これらが破壊されること
がないように比較的簡単な構成によって保護することが
できる。
【０００９】また、上記構成によれば、従来構成とは異
なり、定電圧発生素子は異常電圧の全てをクランプする
必要はなく、半導体スイッチング素子が負荷と共に分担
する電圧に略相当する電圧をクランプすれば良い。その
ため、定電圧発生素子としては、例えばパワーツェナー
ダイオードのような大電力対応の高価な素子を用いる必
要がなく、通常の小電力用ツェナーダイオードを使用す
ることが可能となる。従って、コストの上昇を抑制し、
また、回路のサイズが大型化することを極力防止でき
る。
なり、定電圧発生素子は異常電圧の全てをクランプする
必要はなく、半導体スイッチング素子が負荷と共に分担
する電圧に略相当する電圧をクランプすれば良い。その
ため、定電圧発生素子としては、例えばパワーツェナー
ダイオードのような大電力対応の高価な素子を用いる必
要がなく、通常の小電力用ツェナーダイオードを使用す
ることが可能となる。従って、コストの上昇を抑制し、
また、回路のサイズが大型化することを極力防止でき
る。
【００１０】請求項２記載の負荷駆動装置によれば、駆
動手段は、異常電圧検出手段によって電源の異常電圧が
検出されると、半導体スイッチング素子の制御端子をプ
ルダウンする。すると、請求項１と同様に、半導体スイ
ッチング素子の負荷側端子と制御端子との間の端子電圧
は定電圧発生素子が発生する定電圧によってクランプさ
れる。従って、定電圧発生素子による定電圧とプルダウ
ン抵抗の抵抗値とを適宜選択設定することにより負荷と
半導体スイッチング素子との耐電圧分配比を設定するこ
とができるので、プルダウン抵抗にも電圧を負担させる
ことで、その分だけ負荷や定電圧発生素子の電圧負担比
率を低下させることができる。
動手段は、異常電圧検出手段によって電源の異常電圧が
検出されると、半導体スイッチング素子の制御端子をプ
ルダウンする。すると、請求項１と同様に、半導体スイ
ッチング素子の負荷側端子と制御端子との間の端子電圧
は定電圧発生素子が発生する定電圧によってクランプさ
れる。従って、定電圧発生素子による定電圧とプルダウ
ン抵抗の抵抗値とを適宜選択設定することにより負荷と
半導体スイッチング素子との耐電圧分配比を設定するこ
とができるので、プルダウン抵抗にも電圧を負担させる
ことで、その分だけ負荷や定電圧発生素子の電圧負担比
率を低下させることができる。
【００１１】請求項３記載の負荷駆動装置によれば、負
荷を車両用ランプとする。即ち、異常電圧が発生する
と、定電圧発生素子を介して半導体スイッチング素子の
制御端子に印加される電圧により該半導体スイッチング
素子がオンするので、負荷たる車両用ランプは通電され
る。従って、電源たるバッテリ部においてロードダンプ
等が発生した場合でも車両用ランプは殆ど消灯せず、車
両が夜間走行中であっても、安全性を低下させることが
ない。
荷を車両用ランプとする。即ち、異常電圧が発生する
と、定電圧発生素子を介して半導体スイッチング素子の
制御端子に印加される電圧により該半導体スイッチング
素子がオンするので、負荷たる車両用ランプは通電され
る。従って、電源たるバッテリ部においてロードダンプ
等が発生した場合でも車両用ランプは殆ど消灯せず、車
両が夜間走行中であっても、安全性を低下させることが
ない。
【００１２】請求項４記載の負荷駆動装置によれば、半
導体スイッチング素子をパワーＭＯＳＦＥＴとすること
で、耐電圧性が良好になると共に、導通時のオン抵抗を
小さくすることができる。
導体スイッチング素子をパワーＭＯＳＦＥＴとすること
で、耐電圧性が良好になると共に、導通時のオン抵抗を
小さくすることができる。
【００１３】
【発明の実施の形態】（第１実施例）以下、本発明を車
両のヘッドランプを負荷として駆動する装置に適用した
場合の第１実施例について図１乃至図３を参照して説明
する。尚、図５と同一部分には同一符号を付して説明を
省略し、以下異なる部分についてのみ説明する。
両のヘッドランプを負荷として駆動する装置に適用した
場合の第１実施例について図１乃至図３を参照して説明
する。尚、図５と同一部分には同一符号を付して説明を
省略し、以下異なる部分についてのみ説明する。
【００１４】バッテリ（電源）１とグランドとの間に
は、抵抗１１及び１２の直列回路が接続されており、こ
れらの抵抗１１及び１２の共通接続点は、コンパレータ
１３の非反転入力端子に接続されている。そのコンパレ
ータ１３の反転入力端子には、基準電源１４が接続され
ている。これらは過電圧検出回路（異常電圧検出手段）
１５を構成している。
は、抵抗１１及び１２の直列回路が接続されており、こ
れらの抵抗１１及び１２の共通接続点は、コンパレータ
１３の非反転入力端子に接続されている。そのコンパレ
ータ１３の反転入力端子には、基準電源１４が接続され
ている。これらは過電圧検出回路（異常電圧検出手段）
１５を構成している。
【００１５】過電圧検出回路１５は、ロードダンプなど
によって電源ラインＬに印加されるサージ電圧を検出す
ると、過電圧の検出信号ＡＢを、図５における駆動回路
４に代わる駆動回路（駆動手段）１６に出力するように
なっている。検出信号ＡＢは、電源ラインＬの電圧レベ
ルが、後述するツェナーダイオード２３のツェナー電圧
ＶZ に相当する程度に達した時点でハイレベルとなるよ
うに、抵抗１１及び１２の抵抗値や基準電源１４の電圧
が設定されている。
によって電源ラインＬに印加されるサージ電圧を検出す
ると、過電圧の検出信号ＡＢを、図５における駆動回路
４に代わる駆動回路（駆動手段）１６に出力するように
なっている。検出信号ＡＢは、電源ラインＬの電圧レベ
ルが、後述するツェナーダイオード２３のツェナー電圧
ＶZ に相当する程度に達した時点でハイレベルとなるよ
うに、抵抗１１及び１２の抵抗値や基準電源１４の電圧
が設定されている。
【００１６】駆動回路１６は、２つのＡＮＤゲート１７
及び１８，２つのＮＰＮ型トランジスタ１９及び２０並
びに電流源２１によって構成されている。ＡＮＤゲート
１７の一方の入力端子及びＡＮＤゲート１８の一方の負
論理入力端子には、図示しないライトスイッチのＯＮ／
ＯＦＦ信号ＳＷが与えられている。また、ＡＮＤゲート
１７の他方の負論理入力端子及びＡＮＤゲート１８の他
方の負論理入力端子には、過電圧検出信号ＡＢが与えら
れている。そして、ＡＮＤゲート１７及び１８の出力端
子は、トランジスタ１９及び２０のベースに夫々接続さ
れている。
及び１８，２つのＮＰＮ型トランジスタ１９及び２０並
びに電流源２１によって構成されている。ＡＮＤゲート
１７の一方の入力端子及びＡＮＤゲート１８の一方の負
論理入力端子には、図示しないライトスイッチのＯＮ／
ＯＦＦ信号ＳＷが与えられている。また、ＡＮＤゲート
１７の他方の負論理入力端子及びＡＮＤゲート１８の他
方の負論理入力端子には、過電圧検出信号ＡＢが与えら
れている。そして、ＡＮＤゲート１７及び１８の出力端
子は、トランジスタ１９及び２０のベースに夫々接続さ
れている。
【００１７】トランジスタ１９及び２０は、トーテムポ
ール接続されており、トランジスタ１９のコレクタは電
流源２１を介してバッテリ１に接続され、トランジスタ
２０のエミッタはグランドに接続されている。そして、
トランジスタ１９のエミッタ及びトランジスタ２０のコ
レクタは、パワーＭＯＳＦＥＴ（半導体スイッチング素
子）３のゲート（制御端子）に接続されている。
ール接続されており、トランジスタ１９のコレクタは電
流源２１を介してバッテリ１に接続され、トランジスタ
２０のエミッタはグランドに接続されている。そして、
トランジスタ１９のエミッタ及びトランジスタ２０のコ
レクタは、パワーＭＯＳＦＥＴ（半導体スイッチング素
子）３のゲート（制御端子）に接続されている。
【００１８】パワーＭＯＳＦＥＴ３のドレイン（負荷側
端子）には、ダイオード２２のアノードが接続されてお
り、ゲートにはツェナーダイオード（定電圧発生素子）
２３のアノードが接続されている。そして、これらのダ
イオード２２及び２３のカソードは共通に接続されてお
り、両者は互いに逆方向接続となっている。尚、図５に
示すパワーツェナーダイオード５は取り除かれている。
端子）には、ダイオード２２のアノードが接続されてお
り、ゲートにはツェナーダイオード（定電圧発生素子）
２３のアノードが接続されている。そして、これらのダ
イオード２２及び２３のカソードは共通に接続されてお
り、両者は互いに逆方向接続となっている。尚、図５に
示すパワーツェナーダイオード５は取り除かれている。
【００１９】ここで、ツェナーダイオード２３のツェナ
ー電圧の設定が高すぎるとパワーＭＯＳＦＥＴ３のドレ
イン−ゲート間に印加される電圧が大きくなり、パワー
ＭＯＳＦＥＴ３が破壊されるおそれがある。逆に、ツェ
ナー電圧の設定が低すぎると、ランプ（負荷）２ａ，２
ｂが負担する電圧が大きくなるため、フィラメントが断
線するおそれがある。従って、ツェナー電圧は、両者の
保護のバランスを考慮した上で適切に設定する必要があ
る。
ー電圧の設定が高すぎるとパワーＭＯＳＦＥＴ３のドレ
イン−ゲート間に印加される電圧が大きくなり、パワー
ＭＯＳＦＥＴ３が破壊されるおそれがある。逆に、ツェ
ナー電圧の設定が低すぎると、ランプ（負荷）２ａ，２
ｂが負担する電圧が大きくなるため、フィラメントが断
線するおそれがある。従って、ツェナー電圧は、両者の
保護のバランスを考慮した上で適切に設定する必要があ
る。
【００２０】次に、本実施例の作用について図２及び図
３をも参照して説明する。ヘッドライトが消灯状態にあ
り、ライトスイッチの出力信号ＳＷがロウレベルの場合
は、ＡＮＤゲート１７，１８の各出力信号レベルが夫々
ロウ，ハイとなり、トランジスタ１９，２０は夫々オ
フ，オンとなる。従って、ＦＥＴ３は、ゲート電位がロ
ウレベルでオフとなるから、ランプ２ａ，２ｂには通電
されず、ヘッドライトは点灯しない。
３をも参照して説明する。ヘッドライトが消灯状態にあ
り、ライトスイッチの出力信号ＳＷがロウレベルの場合
は、ＡＮＤゲート１７，１８の各出力信号レベルが夫々
ロウ，ハイとなり、トランジスタ１９，２０は夫々オ
フ，オンとなる。従って、ＦＥＴ３は、ゲート電位がロ
ウレベルでオフとなるから、ランプ２ａ，２ｂには通電
されず、ヘッドライトは点灯しない。
【００２１】一方、ライトスイッチの出力信号ＳＷがハ
イレベルの場合は、ＡＮＤゲート１７，１８の各出力信
号レベルが夫々ハイ，ロウとなり、トランジスタ１９，
２０は夫々オン，オフとなる。従って、ＦＥＴ３は、ゲ
ート電位がハイレベルでオンとなり、ランプ２ａ，２ｂ
は通電されてヘッドライトが点灯する。この時、ＦＥＴ
３のゲートの電位は、バッテリ１の電源電圧にほぼ等し
く、また、ＦＥＴ３がターンオンするとその直後にドレ
インの電位は若干低下する。その結果、一時的に、（ゲ
ート電位）＞（ドレイン電位）となるが、ゲートからド
レイン側に流れ込もうとする電流は逆方向のダイオード
２２によって阻止される。
イレベルの場合は、ＡＮＤゲート１７，１８の各出力信
号レベルが夫々ハイ，ロウとなり、トランジスタ１９，
２０は夫々オン，オフとなる。従って、ＦＥＴ３は、ゲ
ート電位がハイレベルでオンとなり、ランプ２ａ，２ｂ
は通電されてヘッドライトが点灯する。この時、ＦＥＴ
３のゲートの電位は、バッテリ１の電源電圧にほぼ等し
く、また、ＦＥＴ３がターンオンするとその直後にドレ
インの電位は若干低下する。その結果、一時的に、（ゲ
ート電位）＞（ドレイン電位）となるが、ゲートからド
レイン側に流れ込もうとする電流は逆方向のダイオード
２２によって阻止される。
【００２２】ここで、図２は、ロードダンプなどの発生
によって、ランプ２ａ，２ｂのバッテリ１側にサージ電
圧が印加された場合における、各部の波形を示すタイミ
ングチャートである。図２（ｃ），（ｄ）に示すように
ランプ２ａ，２ｂを点灯させている状態で図２（ａ）に
示すようにサージ電圧が印加されたとする。その場合、
サージ電圧が上昇してツェナー電圧ＶZ 程度に達した時
点で、異常検出回路１５のコンパレータ１３が検出信号
ＡＢ（ハイレベル）を出力する（図２（ｂ）参照）。す
ると、ＡＮＤゲート１７，１８の各出力信号レベルが何
れもロウとなり、トランジスタ１９，２０は何れもオフ
となって（図２（ｃ），（ｄ）参照）ＦＥＴ３のゲート
はハイインピーダンス状態となるのでＦＥＴ３は遮断す
る。
によって、ランプ２ａ，２ｂのバッテリ１側にサージ電
圧が印加された場合における、各部の波形を示すタイミ
ングチャートである。図２（ｃ），（ｄ）に示すように
ランプ２ａ，２ｂを点灯させている状態で図２（ａ）に
示すようにサージ電圧が印加されたとする。その場合、
サージ電圧が上昇してツェナー電圧ＶZ 程度に達した時
点で、異常検出回路１５のコンパレータ１３が検出信号
ＡＢ（ハイレベル）を出力する（図２（ｂ）参照）。す
ると、ＡＮＤゲート１７，１８の各出力信号レベルが何
れもロウとなり、トランジスタ１９，２０は何れもオフ
となって（図２（ｃ），（ｄ）参照）ＦＥＴ３のゲート
はハイインピーダンス状態となるのでＦＥＴ３は遮断す
る。
【００２３】この時、ＦＥＴ３のドレイン→ツェナーダ
イオード２３→ゲート→ソースの経路で僅かに電流が流
れ、サージ電圧ＶS がツェナー電圧ＶZ を超えると、Ｆ
ＥＴ３のドレイン−ゲート間電圧はツェナーダイオード
２３によってクランプされ、２２Ｖで一定となる（図２
（ｅ）参照）。すると、ランプ２ａ，２ｂの両端には、
その抵抗分に応じた電圧ＶL が印加されることになり、
ＦＥＴ３のゲート−ソース間電圧ＶGSは次式のように定
まる。 ＶGS＝ＶS −ＶL −ＶZ
イオード２３→ゲート→ソースの経路で僅かに電流が流
れ、サージ電圧ＶS がツェナー電圧ＶZ を超えると、Ｆ
ＥＴ３のドレイン−ゲート間電圧はツェナーダイオード
２３によってクランプされ、２２Ｖで一定となる（図２
（ｅ）参照）。すると、ランプ２ａ，２ｂの両端には、
その抵抗分に応じた電圧ＶL が印加されることになり、
ＦＥＴ３のゲート−ソース間電圧ＶGSは次式のように定
まる。 ＶGS＝ＶS −ＶL −ＶZ
【００２４】その結果、電圧ＶGSがハイレベルに確定す
るとＦＥＴ３は導通し、ドレイン−ソース間に電流が流
れてサージ電圧は吸収される。この時、ＦＥＴ３が導通
することによって、ＦＥＴ３のドレイン−ソース間電圧
ＶDSは結果的にツェナーダイオード２３のツェナー電圧
ＶZ にほぼ等しくなる。
るとＦＥＴ３は導通し、ドレイン−ソース間に電流が流
れてサージ電圧は吸収される。この時、ＦＥＴ３が導通
することによって、ＦＥＴ３のドレイン−ソース間電圧
ＶDSは結果的にツェナーダイオード２３のツェナー電圧
ＶZ にほぼ等しくなる。
【００２５】ここで、図２（ｅ）には電圧ＶDSの波形を
示すが、過電圧検出回路１５が検出信号ＡＢを出力した
時点からＦＥＴ３のゲートがハイインピーダンス状態と
なるまでの時間ｔf が、サージ電圧がランプ２ａ，２ｂ
を断線させるレベルに上昇するまでの時間ｔo よりも短
くなるように設定することで、ランプ２ａ，２ｂを保護
することができる。
示すが、過電圧検出回路１５が検出信号ＡＢを出力した
時点からＦＥＴ３のゲートがハイインピーダンス状態と
なるまでの時間ｔf が、サージ電圧がランプ２ａ，２ｂ
を断線させるレベルに上昇するまでの時間ｔo よりも短
くなるように設定することで、ランプ２ａ，２ｂを保護
することができる。
【００２６】そして、ＦＥＴ３が導通してサージ電圧が
吸収され、その電圧がツェナー電圧ＶZ よりも低下する
と、過電圧検出回路１５による検出信号ＡＢの出力が停
止するので、駆動回路１６のトランジスタ１９はオンに
なり、ＦＥＴ３のゲート電位はハイレベルとなってヘッ
ドライトは引き続き点灯する。
吸収され、その電圧がツェナー電圧ＶZ よりも低下する
と、過電圧検出回路１５による検出信号ＡＢの出力が停
止するので、駆動回路１６のトランジスタ１９はオンに
なり、ＦＥＴ３のゲート電位はハイレベルとなってヘッ
ドライトは引き続き点灯する。
【００２７】尚、駆動回路１６が、過電圧の検出時にＦ
ＥＴ３のゲートをハイインピーダンス状態にしても、以
上のプロセスは極めて短期間内に進行してＦＥＴ３が導
通するので、車両のヘッドライトが消灯状態となる期間
は殆どない。
ＥＴ３のゲートをハイインピーダンス状態にしても、以
上のプロセスは極めて短期間内に進行してＦＥＴ３が導
通するので、車両のヘッドライトが消灯状態となる期間
は殆どない。
【００２８】ここで、図３には、本発明の発明者らが測
定した実験の結果を示す。例えば、パワーＭＯＳＦＥＴ
をモトローラ社製のＭＴＰ７５Ｎ０６ＨＤ（ＴＯ−２２
０）とし、ランプを５５Ｗ／６０Ｗ（ロウビーム／ハイ
ビーム用のダブルフィラメント構成）として、サージ電
圧をシミュレートしたピーク値８０Ｖで減衰時定数τ＝
０．１８８ｓ（試験規格値）の電圧を印加した。また、
ツェナーダイオードのツェナー電圧ＶZ は２２Ｖに設定
している。測定したのは、ＦＥＴのドレイン−ソース間
電圧ＶDS，ゲート−ソース間電圧ＶGS及びドレイン電流
Ｉである。尚、この実験では、ＦＥＴのゲートは開放状
態にして測定しており、また、ドレイン−ゲート間に
は、ダイオード２３に相当するもの接続されていない。
定した実験の結果を示す。例えば、パワーＭＯＳＦＥＴ
をモトローラ社製のＭＴＰ７５Ｎ０６ＨＤ（ＴＯ−２２
０）とし、ランプを５５Ｗ／６０Ｗ（ロウビーム／ハイ
ビーム用のダブルフィラメント構成）として、サージ電
圧をシミュレートしたピーク値８０Ｖで減衰時定数τ＝
０．１８８ｓ（試験規格値）の電圧を印加した。また、
ツェナーダイオードのツェナー電圧ＶZ は２２Ｖに設定
している。測定したのは、ＦＥＴのドレイン−ソース間
電圧ＶDS，ゲート−ソース間電圧ＶGS及びドレイン電流
Ｉである。尚、この実験では、ＦＥＴのゲートは開放状
態にして測定しており、また、ドレイン−ゲート間に
は、ダイオード２３に相当するもの接続されていない。
【００２９】この測定結果より、ＦＥＴは、サージ電圧
の印加と略同時に導通してドレイン電流Ｉが流れ、ドレ
イン−ソース間電圧ＶDSは直ちにツェナー電圧ＶZ にク
ランプされている。ゲート−ソース間電圧ＶGSは５Ｖ程
度となっている。結果として、ランプの負担電圧は５０
Ｖ強となるが、フィラメントは断線せずに保護すること
ができた。
の印加と略同時に導通してドレイン電流Ｉが流れ、ドレ
イン−ソース間電圧ＶDSは直ちにツェナー電圧ＶZ にク
ランプされている。ゲート−ソース間電圧ＶGSは５Ｖ程
度となっている。結果として、ランプの負担電圧は５０
Ｖ強となるが、フィラメントは断線せずに保護すること
ができた。
【００３０】また、この測定では、サージ電圧の印加か
ら過電圧検出回路１５及び駆動回路１６が動作するまで
の時間は考慮されていないが、これらを構成するコンパ
レータ１３，ＡＮＤゲート１７及び１８，トランジスタ
１９及び２０の伝搬遅延時間は凡そ数ｎｓ〜数１０ｎｓ
程度であるから、ｔf ＜ｔo となるように構成すること
は十分可能である。
ら過電圧検出回路１５及び駆動回路１６が動作するまで
の時間は考慮されていないが、これらを構成するコンパ
レータ１３，ＡＮＤゲート１７及び１８，トランジスタ
１９及び２０の伝搬遅延時間は凡そ数ｎｓ〜数１０ｎｓ
程度であるから、ｔf ＜ｔo となるように構成すること
は十分可能である。
【００３１】以上のように本実施例によれば、パワーＭ
ＯＳＦＥＴ３のドレイン−ゲート間にツェナーダイオー
ド２３を接続し、駆動回路１６は、過電圧検出回路１５
により電源線Ｌにサージ電圧が印加されたことが検出さ
れると、ＦＥＴ３のゲートをハイインピーダンス状態と
して、ドレイン−ゲート間をツェナー電圧ＶZ によって
クランプさせるようにした。
ＯＳＦＥＴ３のドレイン−ゲート間にツェナーダイオー
ド２３を接続し、駆動回路１６は、過電圧検出回路１５
により電源線Ｌにサージ電圧が印加されたことが検出さ
れると、ＦＥＴ３のゲートをハイインピーダンス状態と
して、ドレイン−ゲート間をツェナー電圧ＶZ によって
クランプさせるようにした。
【００３２】従って、ツェナー電圧ＶZ の値を選択設定
することによって、サージ電圧の印加時におけるランプ
２ａ，２ｂとＦＥＴ３との耐電圧分配比を適宜設定する
ことができ、これらが何れも破壊されないように比較的
簡単な構成によって保護することができる。
することによって、サージ電圧の印加時におけるランプ
２ａ，２ｂとＦＥＴ３との耐電圧分配比を適宜設定する
ことができ、これらが何れも破壊されないように比較的
簡単な構成によって保護することができる。
【００３３】そして、ツェナーダイオード２３はサージ
電圧の全てをクランプする必要はなく、ＦＥＴ３がラン
プ２ａ，２ｂと分担する電圧に略相当する電圧をクラン
プすれば良いので、パワーツェナーダイオードのような
大電力対応の高価な素子を用いる必要がなく、通常の小
電力用ツェナーダイオードを使用することが可能とな
る。従って、コストの上昇を抑制し、また、回路のサイ
ズが大型化することを極力防止できる。
電圧の全てをクランプする必要はなく、ＦＥＴ３がラン
プ２ａ，２ｂと分担する電圧に略相当する電圧をクラン
プすれば良いので、パワーツェナーダイオードのような
大電力対応の高価な素子を用いる必要がなく、通常の小
電力用ツェナーダイオードを使用することが可能とな
る。従って、コストの上昇を抑制し、また、回路のサイ
ズが大型化することを極力防止できる。
【００３４】また、駆動回路１６が、過電圧検出時にＦ
ＥＴ３のゲートをハイインピーダンス状態にしても、Ｆ
ＥＴ３は直ぐに導通し、車両のヘッドライトが消灯状態
となる期間は殆どないので、車両が夜間走行中の場合に
おいてロードダンプ等が発生した場合でも安全性を低下
させることがない。加えて、半導体スイッチング素子に
パワーＭＯＳＦＥＴ３を使用することで、耐電圧性が良
好になると共に導通時のオン抵抗を小さくすることがで
きる。
ＥＴ３のゲートをハイインピーダンス状態にしても、Ｆ
ＥＴ３は直ぐに導通し、車両のヘッドライトが消灯状態
となる期間は殆どないので、車両が夜間走行中の場合に
おいてロードダンプ等が発生した場合でも安全性を低下
させることがない。加えて、半導体スイッチング素子に
パワーＭＯＳＦＥＴ３を使用することで、耐電圧性が良
好になると共に導通時のオン抵抗を小さくすることがで
きる。
【００３５】（第２実施例）図４は、本発明の第２実施
例を示すものであり、第１実施例と同一部分には同一符
号を付して説明を省略し、以下異なる部分についてのみ
説明する。第２実施例では、トランジスタ１９及び２０
の共通接続点と、ツェナーダイオード２３のアノードと
の間に抵抗（プルダウン抵抗）２４が介挿されている。
また、駆動回路１６のＡＮＤゲート１８は、一方が負論
理入力のＯＲゲート２５に置き換わっており、その負論
理入力端子にはライトスイッチの出力信号ＳＷが与えら
れ、以て、駆動回路（駆動手段）２６が構成されてい
る。その他の構成は第１実施例と同様である。
例を示すものであり、第１実施例と同一部分には同一符
号を付して説明を省略し、以下異なる部分についてのみ
説明する。第２実施例では、トランジスタ１９及び２０
の共通接続点と、ツェナーダイオード２３のアノードと
の間に抵抗（プルダウン抵抗）２４が介挿されている。
また、駆動回路１６のＡＮＤゲート１８は、一方が負論
理入力のＯＲゲート２５に置き換わっており、その負論
理入力端子にはライトスイッチの出力信号ＳＷが与えら
れ、以て、駆動回路（駆動手段）２６が構成されてい
る。その他の構成は第１実施例と同様である。
【００３６】次に、第２実施例の作用について説明す
る。ヘッドライトが消灯状態にあり、ライトスイッチの
出力信号ＳＷがロウレベルの場合は、ＡＮＤゲート１７
の出力信号レベルはロウ，ＯＲゲート２５の出力信号レ
ベルはハイとなり、トランジスタ１９，２０は第１実施
例と同様に夫々オフ，オンとなる。従って、ＦＥＴ３は
ゲート電位がロウレベルでオフとなり、ヘッドライトは
点灯しない。
る。ヘッドライトが消灯状態にあり、ライトスイッチの
出力信号ＳＷがロウレベルの場合は、ＡＮＤゲート１７
の出力信号レベルはロウ，ＯＲゲート２５の出力信号レ
ベルはハイとなり、トランジスタ１９，２０は第１実施
例と同様に夫々オフ，オンとなる。従って、ＦＥＴ３は
ゲート電位がロウレベルでオフとなり、ヘッドライトは
点灯しない。
【００３７】一方、ライトスイッチの出力信号ＳＷがハ
イレベルの場合は、ＡＮＤゲート１７の出力信号レベル
がハイ，ＯＲゲート２５の出力信号レベルがロウとな
り、トランジスタ１９，２０はやはり第１実施例と同様
に夫々オン，オフとなる。従って、ＦＥＴ３は、ゲート
電位がハイレベルでオンとなり、ランプ２ａ，２ｂは通
電されてヘッドライトが点灯する。
イレベルの場合は、ＡＮＤゲート１７の出力信号レベル
がハイ，ＯＲゲート２５の出力信号レベルがロウとな
り、トランジスタ１９，２０はやはり第１実施例と同様
に夫々オン，オフとなる。従って、ＦＥＴ３は、ゲート
電位がハイレベルでオンとなり、ランプ２ａ，２ｂは通
電されてヘッドライトが点灯する。
【００３８】そして、第１実施例と同様に、ランプ２
ａ，２ｂを点灯させている状態で電源線Ｌにサージ電圧
が印加されたとする。その場合、異常検出回路１５のコ
ンパレータ１３が検出信号ＡＢ（ハイレベル）を出力す
ると、ＡＮＤゲート１７の出力信号レベルがロウ，ＯＲ
ゲート２５の出力信号レベルがハイとなり、ランプ２
ａ，２ｂの消灯時と同様にトランジスタ１９はオフ，ト
ランジスタ２０はオンとなり、ＦＥＴ３のゲートは抵抗
２４を介してプルダウンされる。
ａ，２ｂを点灯させている状態で電源線Ｌにサージ電圧
が印加されたとする。その場合、異常検出回路１５のコ
ンパレータ１３が検出信号ＡＢ（ハイレベル）を出力す
ると、ＡＮＤゲート１７の出力信号レベルがロウ，ＯＲ
ゲート２５の出力信号レベルがハイとなり、ランプ２
ａ，２ｂの消灯時と同様にトランジスタ１９はオフ，ト
ランジスタ２０はオンとなり、ＦＥＴ３のゲートは抵抗
２４を介してプルダウンされる。
【００３９】この時、ＦＥＴ３のドレイン→ツェナーダ
イオード２３→抵抗２４→グランドの経路で電流が流
れ、ＦＥＴ３のドレイン−ゲート間電圧はツェナーダイ
オード２３によってクランプされる。そして、ランプ２
ａ，２ｂの両端には、サージ電圧ＶS からツェナー電圧
ＶZ を差し引いた電圧を、フィラメント等の抵抗分と抵
抗２４とで分圧した電圧ＶL が印加される。
イオード２３→抵抗２４→グランドの経路で電流が流
れ、ＦＥＴ３のドレイン−ゲート間電圧はツェナーダイ
オード２３によってクランプされる。そして、ランプ２
ａ，２ｂの両端には、サージ電圧ＶS からツェナー電圧
ＶZ を差し引いた電圧を、フィラメント等の抵抗分と抵
抗２４とで分圧した電圧ＶL が印加される。
【００４０】また、抵抗２４の端子電圧によってＦＥＴ
３のゲート−ソース間電圧ＶGSがハイレベルに確定する
とＦＥＴ３は導通し、ドレイン−ソース間に電流が流れ
てサージ電圧は吸収される。
３のゲート−ソース間電圧ＶGSがハイレベルに確定する
とＦＥＴ３は導通し、ドレイン−ソース間に電流が流れ
てサージ電圧は吸収される。
【００４１】以上のように第２実施例によれば、駆動回
路２６は、過電圧検出回路１５により電源線Ｌにサージ
電圧が印加されたことが検出されると、ＦＥＴ３のゲー
トをプルダウンさせて、ドレイン−ゲート間をツェナー
電圧ＶZ によってクランプさせるようにした。
路２６は、過電圧検出回路１５により電源線Ｌにサージ
電圧が印加されたことが検出されると、ＦＥＴ３のゲー
トをプルダウンさせて、ドレイン−ゲート間をツェナー
電圧ＶZ によってクランプさせるようにした。
【００４２】従って、ツェナーダイオード２３によるツ
ェナー電圧ＶZ と抵抗２４の抵抗値とを適宜選択設定す
ることによりランプ２ａ，２ｂとＦＥＴ３との耐電圧分
配比を設定することができるので、抵抗２４にも電圧を
負担させることで、その分だけランプ２ａ，２ｂやツェ
ナーダイオード２３の電圧負担比率を低下させることが
できる。
ェナー電圧ＶZ と抵抗２４の抵抗値とを適宜選択設定す
ることによりランプ２ａ，２ｂとＦＥＴ３との耐電圧分
配比を設定することができるので、抵抗２４にも電圧を
負担させることで、その分だけランプ２ａ，２ｂやツェ
ナーダイオード２３の電圧負担比率を低下させることが
できる。
【００４３】本発明は上記し且つ図面に記載した実施例
にのみ限定されるものではなく、次のような変形または
拡張が可能である。半導体スイッチング素子はパワーＭ
ＯＳＦＥＴ３に限ることなく、電圧駆動型の素子であれ
ば良い。負荷は、ランプ２ａ，２ｂに限らず、過電圧に
対する保護対策を必要とする負荷であれば何でも良い。
にのみ限定されるものではなく、次のような変形または
拡張が可能である。半導体スイッチング素子はパワーＭ
ＯＳＦＥＴ３に限ることなく、電圧駆動型の素子であれ
ば良い。負荷は、ランプ２ａ，２ｂに限らず、過電圧に
対する保護対策を必要とする負荷であれば何でも良い。
【図１】本発明を、車両用ヘッドランプの駆動装置に適
用した場合の第１実施例であり、電気的構成を示す図
用した場合の第１実施例であり、電気的構成を示す図
【図２】サージ電圧が印加された場合における各部のタ
イミングチャート
イミングチャート
【図３】本発明の発明者らが行った実測結果の波形を示
す図
す図
【図４】本発明の第２実施例を示す図１相当図
【図５】従来技術を示す図１相当図
１はバッテリ（電源）、２ａ，２ｂはランプ（負荷）、
３はパワーＭＯＳＦＥＴ（半導体スイッチング素子）、
１５は過電圧検出回路（異常電圧検出手段）、１６は駆
動回路（駆動手段）、２３はツェナーダイオード（定電
圧発生素子）、２４は抵抗（プルダウン抵抗）、２６は
駆動回路（駆動手段）を示す。
３はパワーＭＯＳＦＥＴ（半導体スイッチング素子）、
１５は過電圧検出回路（異常電圧検出手段）、１６は駆
動回路（駆動手段）、２３はツェナーダイオード（定電
圧発生素子）、２４は抵抗（プルダウン抵抗）、２６は
駆動回路（駆動手段）を示す。
フロントページの続き Ｆターム(参考） 3K073 AA92 AB04 BA04 CJ14 CJ21 5H410 BB02 CC02 DD02 DD05 EA11 EB01 EB37 FF03 FF22 LL02 LL03 LL14 LL18 LL19 5J055 AX34 AX64 BX16 CX22 DX22 EX07 EY01 EY13 EY21 EZ10 FX05 FX08 FX12 FX20 FX32 FX38 GX01 GX05
Claims (4)
- 【請求項１】 過電圧に対する保護対策を必要とする負
荷とグランドとの間に接続され、前記負荷の駆動を制御
するための電圧駆動形の半導体スイッチング素子と、 この半導体スイッチング素子の前記負荷側端子と制御端
子との間に接続される定電圧発生素子と、 電源の異常電圧を検出する異常電圧検出手段と、 前記半導体スイッチング素子の制御端子に駆動電圧を印
加すると共に、前記異常電圧検出手段により前記電源の
異常電圧が検出されると、前記半導体スイッチング素子
の制御端子をハイインピーダンス状態とするように構成
される駆動手段とを備えてなることを特徴とする負荷駆
動装置。 - 【請求項２】 過電圧に対する保護対策を必要とする負
荷とグランドとの間に接続され、前記負荷の駆動を制御
するための電圧駆動形の半導体スイッチング素子と、 この半導体スイッチング素子の前記負荷側端子と制御端
子との間に接続される定電圧発生素子と、 電源の異常電圧を検出する異常電圧検出手段と、 前記半導体スイッチング素子の制御端子に駆動電圧を印
加すると共に、前記異常電圧検出手段により前記電源の
異常電圧が検出されると、前記半導体スイッチング素子
の制御端子をプルダウンするように構成される駆動手段
とを備えてなることを特徴とする負荷駆動装置。 - 【請求項３】 前記負荷は、車両用ランプであることを
特徴とする請求項１または２記載の負荷駆動装置。 - 【請求項４】 前記半導体スイッチング素子は、パワー
ＭＯＳＦＥＴであることを特徴とする請求項１乃至３の
何れかに記載の負荷駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000225581A JP4423765B2 (ja) | 2000-07-26 | 2000-07-26 | 負荷駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000225581A JP4423765B2 (ja) | 2000-07-26 | 2000-07-26 | 負荷駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002041155A true JP2002041155A (ja) | 2002-02-08 |
| JP4423765B2 JP4423765B2 (ja) | 2010-03-03 |
Family
ID=18719326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000225581A Expired - Fee Related JP4423765B2 (ja) | 2000-07-26 | 2000-07-26 | 負荷駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4423765B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123252A (ja) * | 2005-10-28 | 2007-05-17 | Choi Byong Heon | Ｌｅｄ照明装置 |
| JP2008067140A (ja) * | 2006-09-08 | 2008-03-21 | Toyota Central R&D Labs Inc | スイッチング回路 |
| DE102007009547B3 (de) * | 2007-02-27 | 2008-06-12 | Siemens Ag | Verfahren und Schaltungsanordnung zur Ansteuerung zumindest eines Transistors einer Treiberschaltungsanordnung |
| JP2009005405A (ja) * | 2004-02-24 | 2009-01-08 | Denso Corp | 半導体スイッチ |
| JP2009296216A (ja) * | 2008-06-04 | 2009-12-17 | Toyota Central R&D Labs Inc | スイッチング駆動回路とスイッチング回路 |
-
2000
- 2000-07-26 JP JP2000225581A patent/JP4423765B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009005405A (ja) * | 2004-02-24 | 2009-01-08 | Denso Corp | 半導体スイッチ |
| JP2007123252A (ja) * | 2005-10-28 | 2007-05-17 | Choi Byong Heon | Ｌｅｄ照明装置 |
| JP2008067140A (ja) * | 2006-09-08 | 2008-03-21 | Toyota Central R&D Labs Inc | スイッチング回路 |
| DE102007009547B3 (de) * | 2007-02-27 | 2008-06-12 | Siemens Ag | Verfahren und Schaltungsanordnung zur Ansteuerung zumindest eines Transistors einer Treiberschaltungsanordnung |
| EP1965495A3 (de) * | 2007-02-27 | 2016-08-31 | Continental Automotive GmbH | Verfahren und Schaltungsanordnung zur Ansteuerung zumindest eines Transistors einer Treiberschaltungsanordnung |
| JP2009296216A (ja) * | 2008-06-04 | 2009-12-17 | Toyota Central R&D Labs Inc | スイッチング駆動回路とスイッチング回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4423765B2 (ja) | 2010-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4504222B2 (ja) | 過電流検出装置 | |
| US7924542B2 (en) | Power supply controller and semiconductor device | |
| JP4280418B2 (ja) | ダイオードをシミュレーションする回路 | |
| US7579880B2 (en) | Circuit for driving a semiconductor element | |
| US20120126858A1 (en) | Load driving apparatus | |
| JP2007230278A (ja) | 過熱保護機能付き半導体装置の制御回路 | |
| US7327203B2 (en) | PWM signal generation circuit and PWM control circuit | |
| JP2004080346A (ja) | 電流制限回路およびそれを備えた出力回路 | |
| CN109787596B (zh) | 过流保护电路、开关管驱动电路以及电动设备 | |
| JP4423765B2 (ja) | 負荷駆動装置 | |
| JPH11146558A (ja) | バッテリー逆接続保護付きｉｐｄ及びバッテリー逆接続保護付きｉｐｄを備えた駆動装置 | |
| JP4821394B2 (ja) | 半導体素子駆動回路 | |
| US20020017873A1 (en) | Switching circuit with overload protection | |
| JP2013026769A (ja) | スイッチング素子の制御装置 | |
| JP2014151717A (ja) | 車両用灯具用の過電圧保護装置 | |
| JP4082547B2 (ja) | 発光素子の電源供給制御装置 | |
| JP3282378B2 (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| JP3676168B2 (ja) | 電源供給制御装置 | |
| JP2001160746A (ja) | 半導体スイッチング装置 | |
| KR100354726B1 (ko) | 집적형 전력 증폭단을 제어하기 위한 방법 및 장치 | |
| JP3152000B2 (ja) | パワートランジスタ保護回路 | |
| US20230014972A1 (en) | Driving apparatus | |
| JP2000236245A (ja) | 電源供給制御装置及び電源供給制御方法 | |
| JPH1022801A (ja) | 制御素子保護回路 | |
| JPH06245366A (ja) | 過電圧保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091130 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |