KR930017219A

KR930017219A - 보호회로를 구비하는 반도체 장치 및 전자시스템

Info

Publication number: KR930017219A
Application number: KR1019930000702A
Authority: KR
Inventors: 고오조오 사카모토; 이사오 요시다; 마사토시 모리카와; 시게오 오오타카; 히데키 쓰노다
Original assignee: 가나이 쓰토무; 가부시키가이샤 히타치세이사쿠쇼; 오오노 미노루; 히타치 쬬오 엘.에스.아이.엔지니아링 가부시키가이샤
Priority date: 1992-01-31
Filing date: 1993-01-20
Publication date: 1993-08-30
Also published as: KR100271690B1; US5638246A

Abstract

칩 온도의 이상 상승으로 온도검출회로의 출력에 의해, 래치회로의 셋트입력소자(M₁)가 온하면, 래치회로가 셋트되어, 제어소자(M₅)온으로 되며, 출력파워-MOSFET(M₀)가 오프되어, 파괴로부터 보호된다. 외부게이트를 0볼트로 하여도, 래치회로는 리셋되지 않는다. 외부 게이트의 전압을 통상의 입력신호의 범위외의 전압, 예를 들면 상당히 큰 마이너스의 전압이 인가되면, 제어소자(M₅)의 게이트 용량이 방전되어, 래치회로는 리셋되어, 비로서 보호동작이 해제된다, 또한, 다른 단자의 리셋단자에서도, 보호동작을 해제할 수 있다. 통상의 입력 신호에서는 보호동작이 해제되지 않는 반도체 장치를 제공할 수가 있으며, 출력파워 MOSFET(M₀)의 특성변동을 방지할 수 있다.

Description

보호회로를 구비하는 반도체 장치 및 전자시스템

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 제1의 실시예에 의한 파워 MOSFET의 내부 회로도를 나타낸 것이고, 제2도는 본 발명의 제2의 실시예에 의한 파워 MOSFET의 내부 회로도를 나타낸 것이고, 제3도는 본 발명의 제2의 실시예에 의한 파워 MOSFET의 내부 회로도를 나타낸 것이고, 제4도는 본 발면의 제4의 실시예에 의한 파워 MOSFET의 내부 회로도를 나타낸 것이다.

Claims

파워-MOSFET와, 그 파워-MOSFET의 동작상태에 관계한 전기신호를 검출하는 동작상태 검출회로와, 그 동작상태 검출회로의 검출출력에 의하여 소정의 상태로 래치되는 래치회로와, 상기 소정의 상태로 래치된 래치회로의 출력에 의하여 상기 파워 MOSFET의 게이트 소오스 간을 도통상태로 하는 제어소자, 상기 파워 MOSFET의 게이트에 구동신호를 공급하는 외부게이트 단자를 구비하고, 상기 외부게이트 단자에 공급되는 상기 구동전압은 상기 동작상태 검출회로와 상기 래치회로와의 전원전압으로서도 이용되고, 상기 구동신호의 신호레벨은 소정의 범위에 설정되며, 상기 구동신호의 상기 소정의 범위에 설정된 상기 신호레벨과 다른 레벨에 설정된 해제신호를 상기 외부게이트 단자에 인가함으로써, 상기 파워 MOSFET의 게이트 소오스 간이 비도통상태로 되는 것과 같이 상기 제어소자를 제어하는 반도체 장치.
제1항에 있어서, 상기 파워 MOSFET는 N채널 MOSFET이고, 상기 제어소자는 N채널 제어 MOSFET이며, 상기 래치회로는, 정수가 다른 제1과 제2의 부하소자와 드레인 게이트가 크로스 커플 접속된 제1과 제2의 N채널 구동 MOSFET으로 되는 비대칭 플립플롭과, 그 게이트가 상기 동작상태 검출회로의 상기 검출 출력에 의해 구동되며, 그 드레인이 상기 제1의 부하소자와 상기 제1의 N채널 구동 MOSFET의 드레인과, 상기 제2의 N채널 구동 MOSFET의 게이트가 접속된 제1노드에 접속된 셋트 입력 N채널 MOSFET를 가지고, 상기 래치회로의 상기 비대칭 플립플롭의 상기 제2의 부하소자와 상기 제2의 N채널 구동 MOSFET의 드레인과 상기 제1의 N채널 구동 MOSFET의 게이트가 접속된 제2노드는 상기 N채널 제어 MOSFET의 게이트에 접속되며, 상기 외부 게이트단자에 상기 구동전압이 인가되어, 상기 동작상태 검출회로의 상기 검출 출력이 상기 셋트 입력 N채널 MOSFET를 오프상태로 제어할때, 상기 제1의 노드의 전압보다 상기 제2의 노드의 전압은 낮게 설정되며, 그결과, 상기 N채널 제어 MOSFET가 오프상태로 제어되는 반도체 장치.
제2항에 있어서, 상기 동작상태 검출회로의 상기 검출출력이 상기 셋트입력 N채널 MOSFET를 온 상태로 제어함으로써, 상기 래치회로는 상기 소정의 상태로 래치되어, 상기 파워 MOSFET의 보호동작이 개시되며, 상기 제2의 부하소자에는 제1의 역류장지소자가 직열로 접속되고, 상기 다른 레벨로 설정된 상기 해제신호가 상기 외부게이트 단자에 인가됨으로써, 상기 제1의 역류방지 소자에 전류가 흘러, 그 결과 N채널 제어 MOSFET가 오프상태로 제어되어, 상기 파워 MOSFET의 보호동작이 해제되는 반도체 장치.
제3항에 있어서, 상기 외부게이트 단자의 상기 구동전압이 인가되는 정전압 회로를 더 구비하고, 상기 동작상태 검출회로는 상기 반도체 장치의 칩의 온도를 검출하는 온도검출회로이며, 그 온도검출회로의 온도검출용 N채널 MOSFET의 게이트는 상기 정전압 회로에서 발생되는 기준 전압을 토대로 하여 바이어스 되는 반도체 장치.
제4항에 있어서, 상기 정전압회로의 상기 기준전압을 소정의 온도의존성을 가진 온도검출 분압회로를 통하여 상기 온도 검출용 채널 MOSFET의 게이트에 공급되는 반도체 장치.
제2항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
제3항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
제4항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
제5항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
제3항에 있어서, 상기 제2의 부하소자와 상기 제1의 역류방지 소자와의 직열접속의 정류방향과 역방향으로 제1의 정류소자가 병열 접속되어, 상기 다른 레벨에 설정된 상기 해제신호가 상기 외부게이트 단자로 인가됨으로써, 상기 제1의 정류소자에 전류가 흘러, 그 결과 상기 N채널 제어 MOSFET가 오픈상태로 제어되며, 상기 파워 MOSFET의 보호동작이 해제되는 반도체 장치.
제10항에 있어서, 상기 외부게이트 단자의 상기 구동전압이 인가되는 정전압 회로를 더 구비하고, 상기 동작상태 검출회로는 상기 반도체 장치의 칩의 온도를 검출하는 온도검출회로이며, 그 온도검출회로의 온도검출용 N채널 MOSFET의 게이트는 상기 정전압 회로에서 발생되는 기준 전압을 토대로 하여 바이어스 되는 반도체 장치.
제11항에 있어서, 상기 정전압회로의 상기 기준전압을 소정의 온도의존성을 가진 온도검출 분압회로를 통하여 상기 온도 검출용 채널 MOSFET의 게이트에 공급되는 반도체 장치.
제10항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
제11항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
제2항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
제2항에 있어서, 상기 외부게이트 단자가 인가되는 고전압을 검출하는 고전압 검출회로를 더 구비하고, 상기 동작상태 검출회로의 상기 검출출력이 상기 셋트입력 N채널 MOSFET를 온 상태로 제어함으로써, 상기 래치회로는 상기 소정의 상태로 래치되어, 상기 파워 MOSFET의 보호동작이 개시되며, 상기 제2의 부하소자에는 제1의 역류장지소자가 직열로 접속되고, 상기 외부 게이트 단자가 인가되는 상기 고전압이 상기 다른 레벨로 설정된 상기 해제신호로서 작용하여, 상기 고전압이 상기 외부게이트 단자에 인가된 경우에, 상기 고전압 검출회로의 상기 고전압의 검출결과는 상기 N채널 제어 MOSFET가 오프상태로 제어시켜, 상기 파워 MOSFET의 보호동작이 해제되는 반도체 장치.
제16항에 있어서, 상기 외부게이트 단자의 상기 구동전압이 인가되는 정전압 회로를 더 구비하고, 상기 동작상태 검출회로는 상기 반도체 장치의 칩의 온도를 검출하는 온도검출회로이며, 그 온도검출회로의 온도검출용 N채널 MOSFET의 게이트는 상기 정전압 회로에서 발생되는 기준 전압에 의거하여 바이어스 되는 반도체 장치.
제17항에 있어서, 상기 정전압 회로의 상기 기준전압은 소정의 온도의존성을 가진 온도검출 분압회로를 통하여 상기 온도 검출용 채널 MOSFET의 게이트에 공급되는 반도체 장치.
제16항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
제17항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
제18항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
파워-MOSFET와, 상기 파워-MOSFET의 동작상태에 관계한 전기신호를 검출하는 동작상태 검출회로와, 그 동작상태 검출회로의 검출출력에 의하여 소정의 상태로 래치되는 래치회로와, 상기 소정의 상태로 래치된 래치회로의 출력에 의하여 상기 파워-MOSFET의 게이트 소오스 간을 도통상태로 하는 제어소자, 상기 파워 MOSFET의 게이트에 구동신호를 공급하는 외부게이트 단자와, 외부 리셋단자와, 상기 외부리셋 단자에 접속된 신호검출회로들을 구비하고, 상기 외부게이트단자에 공급되는 상기 구동전압은 상기 동작상태 검출회로와 상기 래치회로와의 전원전압으로서도 이용되며, 상기 외부리셋단자에 해제신호를 인가함에 의해, 상기 파워 MOSFET의 게이트 소오스 간이 비도통상태로 되는 것과 같이, 상기 신신호 검출회로의 검출출력이 상기제어소자를 제어하는 반도체 장치.
제22항에 있어서, 상기 파워 MOSFET는 N채널 MOSFET이고, 상기 제어소자는 N채널 제어 MOSFET이며, 상기 래치회로는, 정수가 다른 제1과 제2의 부하소자와 드레인 게이트가 크로스 커플 접속된 제1과 제2의 N채널 구동 MOSFET으로 되는 비대칭 플립플롭과, 그 게이트가 상기 동작상태 검출회로의 상기 검출 출력에 의해 구동되며, 그 드레인이 상기 제1의 부하소자와 상기 제1의 N채널 구동 MOSFET의 드레인과 상기 제2의 N채널 구동 MOSFET의 게이트가 접속된 제1노드에 접속된 셋트 입력 N채널 MOSFET를 가지고, 상기 래치회로의 상기 비대칭 플립플롭의 상기 제2의 부하소자와 상기 제2의 N채널 구동 MOSFET의 드레인과 상기 제1의 N채널 구동 MOSFET의 게이트가 접속된 제2노드는 상기 N채널 제어 MOSFET의 게이트에 접속되며, 상기 외부 게이트단자에 상기 구동전압이 인가되어, 상기 동작상태 검출회로의 상기 검출 출력이 상기 셋트 입력 N채널 MOSFET를 오프상태로 제어할때, 상기 제1노드의 전압보다 상기 제2의 노드의 전압은 낮게 설정되며, 그결과, 상기 N채널 제어 MOSFET가 오프상태로 제어되는 반도체 장치.
제23항에 있어서, 상기 동작상태 검출회로의 상기 검출출력이 상기 셋트입력 N채널 MOSFET를 온 상태로 제어함으로써, 상기 래치회로는 상기 소정의 상태로 래치되어, 상기 파워 MOSFET의 보호동작이 개시되고, 상기 제2의 부하소자에는 제1의 역류장지소자가 직열로 접속되며, 상기 외부 리셋단자로 인가된 상기 해제신호에 응답하여 상기 신호검출회로의 상기 검출출력은 상기 N채널 제어 MOSFET를 오프상태로 제어시켜, 상기 파워-MOSFET의 보호동작이 해제되는 반도체 장치.
제24항에 있어서, 상기 외부게이트 단자의 상기 구동전압이 인가되는 정전압 회로를 더 구비하고, 상기 동작상태 검출회로는 상기 반도체 장치의 칩의 온도를 검출하는 온도검출회로이며, 그 온도검출회로의 온도검출용 N채널 MOSFET의 게이트는 상기 정전압 회로에서 발생되는 기준 전압에 의거하여 바이어스 되는 반도체 장치.
제25항에 있어서, 상기 정전압회로의 상기 기준전압을 소정의 온도의존성을 가진 온도검출 분압회로를 통하여 상기 온도 검출용 채널 MOSFET의 게이트에 공급되는 반도체 장치.
제23항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
제24항에 있어서, 상기 N채널 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
제25항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
제26항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
파워-MOSFET와, 상기 파워-MOSFET의 동작상태에 관계한 전기신호를 검출하는 동작상태 검출회로와, 그 동작상태 검출회로의 검출출력에 의하여 소정의 상태로 래치되는 래치회로와, 상기 소정의 상태로 래치된 래치회로의 출력에 의하여 상기 파워-MOSFET의 게이트 소오스 간을 도통상태로 하는 제어소자와, 상기 파워 MOSFET의 게이트에 구동신호를 공급하는 외부게이트 단자와, 외부 리셋단자와 상기 외부리셋단자에 접속된 리셋용 정류소자를 구비하고, 상기 외부게이트단자에 공급되는 상기 구동전압은 상기 동작상태 검출회로와 상기 래치회로와의 전원전압으로서도 이용되며, 상기 외부리셋단자에 해제신호를 인가함으로써, 상기 리셋용 정류소자에 역방향으로 항복시켜, 상기 파워 MOSFET의 게이트 소오스 간이 비도통상태로 되는 것과 같이, 상기 반대방향 항복에 의한 전류가 상기 제어소자를 제어하는 반도체 장치.
제31항에 있어서, 상기 파워 MOSFET는 N채널 MOSFET이고, 상기 제어소자는 N채널 제어 MOSFET이고, 상기 래치회로는, 정수가 다른 제1과 제2의 부하소자와 드레인 게이트가 크로스커플 접속된 제1과 제2의 N채널 구동 MOSFET으로 되는 비대칭 플립플롭과, 그 게이트가 상기 동작상태 검출회로의 상기 검출 출력에 의해 구동되며, 그 드레인이 상기 제1의 부하소자와 상기 제1의 N채널 구동 MOSFET의 드레인과 상기 제2의 N채널 구동 MOSFET의 게이트가 접속된 제1노드에 접속된 셋트 입력 N채널 MOSFET를 가지고, 상기 래치회로의 상기 비대칭 플립플롭의 상기 제2의 부하소자와 상기 제2의 N채널 구동 MOSFET의 드레인과 상기 제1의 N채널 구동 MOSFET의 게이트가 접속된 제2노드는 상기 N채널 제어 MOSFET의 게이트에 접속되어 상기 외부 게이트단자에 상기 구동전압이 인가되어, 상기 동작상태 검출회로의 상기 검출 출력이 상기 셋트 입력 N채널 MOSFET를 오프상태로 제어할때, 상기 제1의 노드의 전압보다 상기 제2의 노드의 전압은 낮게 설정되며, 그 결과, 상기 N채널 제어 MOSFET가 오프상태로 제어되는 반도체 장치.
제32항에 있어서, 상기 동작상태 검출회로의 상기 검출출력이 상기 셋트입력 N채널 MOSFET를 온 상태로 제어함으로써, 상기 래치회로는 상기 소정의 상태로 래치되어, 상기 파워 MOSFET의 보호동작이 개시되며, 상기 제2의 부하소자에는 제1의 역류장지소자가 직열로 접속되며, 상기 외부 리셋단자로 인가된 상기 해제신호에 응답하여 상기 역방향 항복에 의한 상기 전류는 상기 N채널 제어 MOSFET를 오프상태로 제어시켜, 상기 파워-MOSFET의 보호동작이 해제되는 반도체 장치.
제33항에 있어서, 상기 외부게이트 단자와 상기 구동전압이 인가되는 정전압 회로를 더 구비하고, 상기 동작상태 검출회로는 상기 반도체 장치의 칩의 온도를 검출하는 온도검출회로이며, 그 온도검출회로의 온도검출용 N채널 MOSFET의 게이트는 상기 정전압 회로에서 발생되는 기준 전압에 의거하여 바이어스 되는 반도체 장치.
제34항에 있어서, 상기 정전압회로의 상기 기준전압은 소정의 온도의존성을 가진 온도검출 분압회로를 통하여 상기 온도 검출용 채널 MOSFET의 게이트에 공급되는 반도체 장치.
제32항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
제33항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
제34항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
제35항에 있어서, 상기 N채널 제어 MOSFET의 드레인은 스태더스 단자로서 칩 외부로 도출되어 있는 반도체 장치.
청구범위 1에서 청구범위 39까지의 어느 항 기재의 반도체 장치와, 상기 반도체 장치의 상기 파워 MOSFET의 드레임과 소오스의 한쪽에 접속된 부하와, 상기 외부게이트에 구동출력신호를 공급하는 것과 같이 상기 외부게이트에 접속된 컨트롤러를 구비하고, 상기 컨트롤러에는, 상기 파워 MOSFET의 보호동작에 관계하는 신호가 공급되며, 상기 보호동작의 개시후, 상기 컨트롤러는 상기 해제신호를 상기 반도체 장치에 공급하는 전자 시스템.
제40항에 있어서, 상기 보호동작의 개시후부터, 상기 해제신호의 공급전에, 상기 컨트롤러는 상기 구동출력 신호의 공급을 중단하는 전자시스템.
제41항에 있어서, 상기 보호동작의 개시후, 상기 컨트롤러는 상기 구동출력신호의 공급을 계속하여, 상기 보호동작이 규정의 회수 반복됨 경우에, 상기 컨트롤러는 상기 구동출력신호의 공급을 중간하는 전자시스템.
제41항에 있어서, 상기 보호동작의 개시 후, 유저의 명령에 응답하여 상기 컨트롤러는 상기 해제신호를 상기 반도체 장치에 공급하는 전자시스템.
제42항에 있어서, 상기 보호동작의 개시 후, 유저의 명령에 응답하여 상기 컨트롤러는 상기 해제신호를 상기 반도체 장치에 공급하는 전자시스템.
제40항에 있어서, 상기 보호동작의 개시 후 부터, 상기 해제신호의 공급전에, 상기 컨트롤러는 상기 구동출력신호의 공급에 의한 상기 파워 MOSFET의 온 기간의 듀티를 낮게 하여, 그후 상기 구동출력신호의 공급을 중단하는 전자시스템.
제41항에 있어서, 상기 보호동작의 개시후 부터, 상기 해제신호의 공급전에, 상기 컨트롤러는 상기 구동출력신호의 공급에 의한 상기 파워 MOSFET의 온 기간의 듀티를 낮게하여, 그후 상기 구동출력신호의 공급을 중단하는 전자 시스템.
제42항에 있어서, 상기 보호동작의 개시 후 부터, 상기 해제신호의 공급전에, 상기 컨트롤러는 상기 구동출력신호의 공급에 의한 상기 파워 MOSFET의 온 기간의 듀티를 낮게하여, 그후 상기 구동출력신호의 공급을 중단하는 전자시스템.
제43항에 있어서, 상기 보호동작의 개시 후 부터, 상기 해제신호의 공급전에, 상기 컨트롤러는 상기 구동출력신호의 공급에 의한 상기 파워 MOSFET의 온 기간의 듀티를 낮게하여, 그후 상기 구동출력신호의 공급을 중단하는 전자시스템.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.