CN114967808B

CN114967808B - 一种用于dcdc自举驱动电路的压差限制电路

Info

Publication number: CN114967808B
Application number: CN202210566956.2A
Authority: CN
Inventors: 雷旭; 唐旭; 廖鹏飞; 彭克武; 张世莉
Original assignee: CETC 24 Research Institute
Current assignee: CETC 24 Research Institute
Priority date: 2022-05-24
Filing date: 2022-05-24
Publication date: 2024-03-26
Anticipated expiration: 2042-05-24
Also published as: CN114967808A

Abstract

本发明属于模拟集成电路中的开关电源芯片领域，具体涉及一种用于DCDC自举驱动电路的压差限制电路，该电路结构由一个电流源、8个N型MOS功率管、6个P型MOS功率管、6个电阻以及一个二极管D1组成，各个器件按照电路图的结构进行连接，构成了压差限制电路；本发明设计的压差限制电路中，当自举端电压和开关端电压压差较低时，所有MOS管工作在截止区，电路不工作，当压差上升到电路开启阈值时，电路开始工作，使自举端电压和开关端电压压差稳定在固定值，从而保证开关电源芯片的高边功率管有足够的过驱动电压，进而保证开关电源芯片的大功率输出应用。

Description

一种用于DCDC自举驱动电路的压差限制电路

技术领域

本发明属于模拟集成电路中的开关电源芯片领域，具体涉及一种用于DCDC自举驱动电路的压差限制电路。

背景技术

开关电源是利用现代电力电子技术，控制开关管开通和关断的时间比率，维持稳定输出电压的一种电源，开关电源一般由脉冲宽度调制(PWM)控制IC和MOSFET构成。随着电力电子技术的发展和创新，使得开关电源技术也在不断地创新。开关电源以小型、轻量和高效率的特点被广泛应用于电子设备中，是当今电子信息产业飞速发展不可缺少的一种电源方式。

而在开关电源领域，特别是大电流输出的开关电源芯片，相较于传统的P型MOS功率管，由于N型MOS功率管因为其拥有更小的面积，所以在工程应用中越来越多采用N型MOS功率管作为输出功率管；而采用N型MOS功率管需要引入自举驱动电路来为N型MOS功率管提供栅压驱动；传统的自举驱动电路的压差限制电路常用二极管来实现，但是使用二极管会引入额外的功耗，不符合低功耗设计的要求。

发明内容

为解决以上现有技术存在的问题，本发明提出了一种用于DCDC自举驱动电路的压差限制电路，该电路结构包括一个电流源、8个N型MOS功率管、6个P型MOS功率管、6个电阻R1～R6以及一个二极管D1；

MN1的源极与MN2的漏极连接，栅极分别与电流源IB1的输出端、MN1的漏极以及MN3的栅极连接，漏极与电流源IB1的输出端连接；IB1的输入端连接BOOST端；MN2的漏极分别与MN1的源极、MN2栅极以及MN4的栅极连接，源极连接功率管输出端；MN3的漏极分别与MP1的漏极、MP1的栅极、MP2的栅极、MP5的栅极以及MP6的栅极连接，源极连接MN4的漏极；MN4的源极连接功率管输出端；MP1的源极与电阻R1连接，栅极分别与MP2的栅极、MP1的漏极、MP5的栅极以及MP6的栅极连接，漏极还连接MN3的漏极；MP2的源极连接连接电阻R2，栅极分别与MP1的栅极、MP5的栅极、MP6的栅极、MP1的漏极以及MN3漏极连接，漏极与MP3的源极连接；MP3的栅极与MP4的栅极连接，漏极分别于MN5的漏极、MN5的栅极以及MN6的栅极连接；MP4的源极与MP5的漏极连接，漏极与MN6的漏极、MN7的漏极、MN7的栅极以及MN8的栅极连接；MP5的源极连接电阻R3，栅极分别与MN3的漏极、MP1的漏极、MP1的栅极、MP2的栅极以及MP6的栅极连接；MP6的源极连接电阻R4，栅极分别与MN3的漏极、MP1的漏极、MP1的栅极、MP2的栅极以及MP5的栅极连接，漏极分别与MN7的源极、MN8的漏极连接；MN5的漏极分别与MP3的漏极、MN5的栅极和MN6的栅极连接，源极与R5连接，栅极与MN6的栅极连接；MN6的源极分别连接电阻R6和二极管D1的正极，漏极连接MP4的漏极、MN7的漏极、MN7的栅极以及MN8的栅极；二极管D1的负极连接BOOST端；MN7漏极分别连接MN7的栅极、MN8的栅极，栅极与MN8的栅极连接，源极与MN8的漏极连接；MN8的源极连接功率管输出端；MN8的源极、电阻R5以及电阻R6的另一端均连接功率管输出端；电阻R1、电阻R2、电阻R3以及电阻R4的另一端与BOOST端连接，构成压差限制电路。

优选的，MP3的栅极作为使能信号的输入端，通过使能信号输入端为电路输入EN信号。

优选的，MP6的漏极作为压差限制电路的信号输出端。

优选的，压差限制电路的电阻R5的阻值是电阻R6的阻值的2倍。

优选的，压差限制电路的二极管D1为齐纳二极管。

本发明的有益效果：

本发明设计了一种自举驱动电路的压差限制电路，该电路的无运放式结构可以进一步提升压差限制电路的响应速度，低压差时关断可以减小开关电源芯片的静态电流，可以适用于各类带自举驱动电路的开关电源芯片中，具有很强的通用性。

附图说明

图1为本发明的整体电路结构图；

图2为本发明的BOOST端和SW端压差的电路输出电压结果图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

一种应用于开关电源的自举驱动电路的压差限制电路，其通过采用新型架构，当MOS管栅源电压较低时，压差限制电路不工作，降低功耗，当MOS管栅源电压逐步升高，压差限制电路会将栅源电压限制在合适的电压值，一方面可以保证MOS管有足够的电流驱动能力，另一方面可以防止栅源电压过大烧毁MOS功率管。本发明结构简单，可以广泛应用于开关电源自举驱动电路中。

一种用于DCDC自举驱动电路的压差限制电路的具体实施方式，如图1所示，该电路包括：一个电流源IB1、8个N型MOS功率管、6个P型MOS功率管、6个电阻R1～R6以及一个二极管D1；MN1源极与MN2漏极连接、栅极与MN1漏极和MN3栅极和电流源IB1连接、漏极与MN1栅极和电流源IB1和MN3栅极连接；MN2源极与SW端连接、栅极与MN1源极和MN2漏极和MN4栅极连接、漏极与MN1源极和MN2栅极和MN4栅极连接；MN3源极与MN4漏极连接、栅极与MN1栅极连接、漏极与MP1、MP2、MP5、MP6栅极和MP1漏极连接；MN4源极与SW端连接、栅极与MN2栅极连接、漏极与MN3源极连接；MP1源极与R1负端连接、栅极与MP2、MP5、MP6栅极和MP1漏极和MN3漏极连接、漏极与MP2、MP5、MP6栅极和MP1栅极和MN3漏极连接；R1正端与BOOST端连接、负端与MP1源极连接；MP2源极和R2负端连接、栅极与MP1、MP5、MP6栅极和MP1漏极和MN3漏极连接、漏极与MP3源极连接；R2正端与BOOST端连接、负端与MP2源极连接；MP3源极与MP2漏极连接、栅极与EN输入端和MP4栅极连接、漏极与MN5、MN6栅极和MN5漏极连接；MN5源极与R5正端连接、栅极与MN5漏极和MN6栅极和MP3漏极连接、漏极与MP3漏极和MN5、MN6栅极连接；R5正端与MN5源极连接、负端与SW端连接；MN6源极与R6正端连接和D1正极连接，栅极与MN5栅极和MN5、MP3漏极连接，漏极与MP4、MN7漏极和MN7、MN8栅极连接；R6正端与MN6源极和D1正极连接、负端与SW端连接；D1正极与R6正端和MN6源极连接、负端与BOOST端连接；R3正端与BOOST端连接、负端与MP5源极连接；MP5源极与R3负端连接、栅极与MP1、MP2、MP6栅极和MP1、MN3漏极连接、漏极与MP4源极连接；MP4源极与MP5漏极连接、栅极与EN端和MP3栅极连接、漏极与MN7、MN8栅极和MN6、MN7漏极连接；MN7源极与OUT端和MN8、MP6漏极连接、栅极与MN7、MP4、MN6漏极和MN8栅极连接、漏极与MP4、MN6漏极和MN7、MN8栅极连接；MN8源极与SW端连接、栅极与MN7栅极和MN6、MN7、MP4漏极连接、漏极与MN7源极和OUT端和MP6漏极连接；R4正端与BOOST端连接、负端与MP6源极连接；MP6源极与R4负端连接、栅极与MP1、MP2、MP5栅极和MN3、MP1漏极连接、漏极与OUT端和MN7源极和MN8漏极连接，构成压差限制电路。其中，BOOST端为自举端电压值，SW端为功率管输出端。

可选的，MP2、MP5镜像IB1的电流，完成启动电流的输入；MN5、R5与MN6、R6组成电压比较电路，决定MP4漏极的电压为高还是低。

本发明的压差限制电路在进行工作时，其电路的工作原理为：

当BOOST与SW端压差低时，所有的MOS管均工作在截止区，此时整个电路无电流，不增加整体芯片功耗。

当BOOST端与SW端逐渐上升到最小工作电压后，电流镜MN1、MN2、MN3、MN4开始导通，偏置电流IB1通过电流镜MP1镜像到MP2、MP5，此时MN5、MN6的源极电阻分别为R5、R6，在设计中R5的阻值为R6的两倍，由于此时BOOST端与SW端压差较低，MN5、MN6工作在线性区，因此此时MN5、MN6的栅源电压为：

其中，R_S表示MN5、MN6的源极阻抗，μ_n表示电子迁移率，C_OX表示单位面积的栅氧化层电容，W表示器件的栅宽，L表示器件的栅长，V_TH表示阈值电压。

R_S为MN5、MN6的源极阻抗，由于R5＝2R6，因此MN5的栅源电压小于MN6的栅源电压，此时MN6漏端电位被拉低，MN7、MN8截止，OUT端被MP6管拉高，OUT端输出高电平。

BOOST端与SW端压差继续增加，当其压差超过齐纳二极管D1的击穿电压时，齐纳二极管D1被击穿，MN6源极电压被拉高，MN6漏极电压随之升高，当MN6漏极电压升高使MN7、MN8导通时，OUT端输出为低。

BOOST端与SW端的压差被限制在固定值，电路输出端输出的电压结果如图2所示，从图2中可知当BOOT-SW压差低于阈值时，OUT端为高，当BOOT-SW压差超过阈值时，压差限制电路输出为低，关闭MOS功率管，限制压差继续增加。

以上所举实施例，对本发明的目的、技术方案和优点进行了进一步的详细说明，所应理解的是，以上所举实施例仅为本发明的优选实施方式而已，并不用以限制本发明，凡在本发明的精神和原则之内对本发明所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种用于DCDC自举驱动电路的压差限制电路，其特征在于，包括：一个电流源IB1、8个N型MOS功率管MN1-MN8、6个P型MOS功率管MP1-MP6、6个电阻R1～R6以及一个二极管D1；

MN1的源极与MN2的漏极连接，MN1的栅极分别与电流源IB1的输出端、MN1的漏极以及MN3的栅极连接；IB1的输入端连接BOOST端；MN2的漏极分别与MN1的源极、MN2栅极以及MN4的栅极连接，MN2的源极连接功率管输出端；MN3的漏极分别与MP1的漏极、MP1的栅极、MP2的栅极、MP5的栅极以及MP6的栅极连接，MN3的源极连接MN4的漏极；MN4的源极连接功率管输出端；MP1的源极与电阻R1的一端连接；MP2的源极连接电阻R2的一端，MP2的漏极与MP3的源极连接；MP3的栅极与MP4的栅极连接，MP3的漏极分别与MN5的漏极、MN5的栅极以及MN6的栅极连接，其中将MP3的栅极作为使能信号的输入端，通过使能信号输入端为电路输入EN信号；MP4的源极与MP5的漏极连接，MP4的漏极与MN6的漏极、MN7的漏极、MN7的栅极以及MN8的栅极连接；MP5的源极连接电阻R3的一端；MP6的源极连接电阻R4的一端，MP6的漏极分别与MN7的源极、MN8的漏极连接，且MP6的漏极作为压差限制电路的信号输出端；MN5的源极与电阻R5的一端连接；MN6的源极分别连接电阻R6的一端和二极管D1的正极；二极管D1的负极连接BOOST端；MN8的源极、电阻R5以及电阻R6的另一端均连接功率管输出端；电阻R1、电阻R2、电阻R3以及电阻R4的另一端与BOOST端连接，构成压差限制电路。

2.根据权利要求1所述的一种用于DCDC自举驱动电路的压差限制电路，其特征在于，压差限制电路的电阻R5的阻值是电阻R6的阻值的2倍。

3.根据权利要求1所述的一种用于DCDC自举驱动电路的压差限制电路，其特征在于，压差限制电路的二极管D1为齐纳二极管。