CN108549448B - 一种带瞬态增强的带隙基准电路 - Google Patents
一种带瞬态增强的带隙基准电路 Download PDFInfo
- Publication number
- CN108549448B CN108549448B CN201810359693.1A CN201810359693A CN108549448B CN 108549448 B CN108549448 B CN 108549448B CN 201810359693 A CN201810359693 A CN 201810359693A CN 108549448 B CN108549448 B CN 108549448B
- Authority
- CN
- China
- Prior art keywords
- resistor
- electrode
- tube
- pmos
- triode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
一种带瞬态增强的带隙基准电路，属于电子电路技术领域。包括带隙基准模块，瞬态增强模块和缓启动模块，带隙基准模块为Brokaw型基准，可以通过第三电阻来抵消第二三极管和第三三极管基极电流带来的基准电压的误差；瞬态增强模块通过第二PMOS管和第三PMOS管与带隙基准模块中第二NMOS管形成动态电流偏置，优化了电路的瞬态响应；同时通过第二电容、第二PMOS管和第三PMOS管形成的电流镜提供的动态电流，增加第一NMOS管栅极的瞬态充电电流；第二电容、第二PMOS管和第三PMOS管也组成反馈环路，防止电源电压的大幅度跌落；缓启动模块通过第一开关、第二开关、第三开关和第一电容使第一PMOS管栅极电压缓慢上升，避免环路建立过程中电压和电流的过冲。
Description
技术领域
本发明涉及电子电路技术，具体的说是涉及一种带瞬态增强的带隙基准电路。
背景技术
基准源是DC/DC转换器、AC/DC转换器、充电保护芯片、LED驱动、线性稳压器、PWM调制器等常见的电源管理芯片中不可缺少的模块，它为电源管理芯片中的其他模块提供参考电压，基准源的精度、稳定性等性能将会直接影响到芯片的性能，因此设计高性能的基准源显得尤为重要。然而传统的基准源中，当基准电路启动时，由于基准环路还未建立，基准电压和电流有很大过冲，这会造成电路中某些管子有击穿风险，当电路涉及到负载突变时，由于功率MOS尺寸一般较大，造成栅极电容大，所以电路的瞬态响应时间较长，严重影响了电路性能。
发明内容
针对上述传统基准源中瞬态响应时间长的不足之处，本发明提供一种带隙基准电路，具有动态电流补偿技术和瞬态增强技术，改善了基准源的瞬态响应能力；同时增加缓启动功能，让基准源在启动过程中没有过冲现象。
本发明所采用的技术方案为：
一种带瞬态增强的带隙基准电路，包括带隙基准模块，瞬态增强模块和缓启动模块，所述带隙基准模块包括第一NMOS管MN1、第二NMOS管MN2、第四PMOS管MP4、第五PMOS管MP5、第二三极管Q2、第三三极管Q3、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第七电阻R7，
第一NMOS管MN1的栅极连接第二NMOS管MN2的栅极，其漏极作为所述带隙基准电路的输入端，其源极连接第二NMOS管MN2、第四PMOS管MP4和第五PMOS管MP5的源极并连接电源电压；
第二三极管Q2的基极连接第三电阻R3的一端，其集电极连接第四PMOS管MP4的栅极和漏极以及第五PMOS管MP5的栅极，其发射极通过第四电阻R4和第五电阻R5的串联结构后接地；
第三三极管Q3的基极连接第三电阻R3的另一端并作为所述带隙基准电路的输出端，其集电极连接第五PMOS管MP5的漏极，其发射极连接第四电阻R4和第五电阻R5的串联点；
第六电阻R6和第七电阻R7串联，其串联点连接所述带隙基准电路的输出端，第七电阻R7的另一端接地；
所述瞬态增强模块包括第二PMOS管MP2、第三PMOS管MP3和第二电容C2，
第二PMOS管MP2的栅极连接第三PMOS管MP3的栅极和漏极以及所述带隙基准模块中第二NMOS管MN2的漏极并通过第二电容C2后连接电源电压，其漏极连接所述带隙基准模块中第二NMOS管MN2的栅极，其源极连接第三PMOS管MP3的源极并连接所述带隙基准电路的输入端；
所述缓启动模块包括第一PMOS管MP1、第一三极管Q1、第一电阻R1、第二电阻R2、第一电容C1、第一开关S1、第二开关S2和第三开关S3，
第一三极管Q1的基极电源电压，其集电极连接所述带隙基准模块中第二NMOS管MN2的栅极并通过第一电阻R1后连接所述带隙基准电路的输入端，其发射极连接第一PMOS管MP1的源极；
第一PMOS管MP1的栅极连接所述带隙基准模块中第三三极管Q3的集电极，其漏极接地；
第二电阻R2的一端连接第一电容C1的下极板，其另一端接地；
第一开关S1接在电源电压和所述带隙基准模块中第六电阻R6的另一端之间；
第二开关S2接在第一PMOS管MP1的栅极和第一电容C1的上极板之间；
第三开关S3接在第一PMOS管MP1的漏极和第一电容C1的上极板之间。
具体的，所述第一NMOS管MN1、第二NMOS管MN2、第二PMOS管MP2和第三PMOS管MP3为DMOS管。
具体的，所述第三电阻R3的阻值由以下公式
确定，其中R3、R4、R5、R6、R7分别是第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)和第七电阻(R7)的阻值。
本发明的有益效果为：通过动态电流补偿技术和瞬态增强技术有效改善了瞬态时电源电压的抖动问题，并通过缓启动技术改善了电路启动过程中电流和电压的过冲问题。
附图说明
图1所示是本发明提供的一种带瞬态增强的带隙基准电路的原理图。
具体实施方式
下面结合附图和具体实施例，详细描述本发明的技术方案。
如图1所示是本发明提供的一种带瞬态增强的带隙基准电路的结构示意图，包括带隙基准模块，瞬态增强模块和缓启动模块，带隙基准模块为Brokaw型基准，包括第一NMOS管MN1、第二NMOS管MN2、第四PMOS管MP4、第五PMOS管MP5、第二三极管Q2、第三三极管Q3、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第七电阻R7，第一NMOS管MN1的栅极连接第二NMOS管MN2的栅极，其漏极作为带隙基准电路的输入端，其源极连接第二NMOS管MN2、第四PMOS管MP4和第五PMOS管MP5的源极并连接电源电压；第二三极管Q2的基极连接第三电阻R3的一端，其集电极连接第四PMOS管MP4的栅极和漏极以及第五PMOS管MP5的栅极，其发射极通过第四电阻R4和第五电阻R5的串联结构后接地；第三三极管Q3的基极连接第三电阻R3的另一端并作为带隙基准电路的输出端，其集电极连接第五PMOS管MP5的漏极，其发射极连接第四电阻R4和第五电阻R5的串联点；第六电阻R6和第七电阻R7串联，其串联点连接带隙基准电路的输出端，第七电阻R7的另一端接地。
第三电阻R3可以用来抵消基极电流带来的基准电压的误差，在不考虑第二三极管Q2和第三三极管Q3基极电流的情况下，通过第六电阻R6和第七电阻R7的分压作用有：
但是考虑到第二三极管Q2和第三三极管Q3基极电流的情况下，流过第六电阻R6和第七电阻R7的电流不相等，差值为第二三极管Q2和第三三极管Q3基极电流的两倍，所以在两个三极管的基极之间增加了一个第三电阻R3来抵消这个误差，此时第三电阻R3的电阻值为需要满足
只要
即可抵消基极电流带来的误差。
瞬态增强模块包括第二PMOS管MP2、第三PMOS管MP3和第二电容C2，第二PMOS管MP2的栅极连接第三PMOS管MP3的栅极和漏极以及带隙基准模块中第二NMOS管MN2的漏极并通过第二电容C2后连接电源电压，其漏极连接带隙基准模块中第二NMOS管MN2的栅极，其源极连接第三PMOS管MP3的源极并连接带隙基准电路的输入端。瞬态增强模块通过第二PMOS管MP2和第三PMOS管MP3与带隙基准模块中第二NMOS管MN2形成动态电流偏置，优化了电路的瞬态响应；同时通过第二电容C2、第二PMOS管MP2和第三PMOS管MP3形成的电流镜提供的动态电流，增加第一NMOS管MN1栅极的瞬态充电电流；第二电容C2、第二PMOS管MP2和第三PMOS管MP3也组成反馈环路，防止电源电压的大幅度跌落。
缓启动模块包括第一PMOS管MP1、第一三极管Q1、第一电阻R1、第二电阻R2、第一电容C1、第一开关S1、第二开关S2和第三开关S3，第一三极管Q1的基极电源电压，其集电极连接带隙基准模块中第二NMOS管MN2的栅极并通过第一电阻R1后连接带隙基准电路的输入端，其发射极连接第一PMOS管MP1的源极；第一PMOS管MP1的栅极连接带隙基准模块中第三三极管Q3的集电极，其漏极接地；第二电阻R2的一端连接第一电容C1的下极板，其另一端接地；第一开关S1接在电源电压和带隙基准模块中第六电阻R6的另一端之间；第二开关S2接在第一PMOS管MP1的栅极和第一电容C1的上极板之间；第三开关S3接在第一PMOS管MP1的漏极和第一电容C1的上极板之间。缓启动模块通过第一开关S1、第二开关S2、第三开关S3和第一电容C1使第一PMOS管MP1栅极电压缓慢上升，避免环路建立过程中电压和电流的过冲。
在电路未上电时，第一开关S1和第二开关S2断开，第三开关S3闭合，第一PMOS管MP1的栅极上拉，第一电容C1两端放电；当电路开始上电时，第三开关S3断开，第一开关S1和第二开关S2闭合，给第一电容C1充电实现电路缓启动。
本发明提供的带隙基准电路中，第一NMOS管MN1、第二NMOS管MN2、第二PMOS管MP2和第三PMOS管MP3可以使用DMOS管，具有耐压高的作用。
本发明中实现瞬态增强和缓启动的具体工作原理为：
在上电过程中，由于第一NMOS管MN1的尺寸较大，所以其栅极的寄生电容比较大，但是第一PMOS管MP1的偏置电流较小，瞬态时第一NMOS管MN1的栅极响应速度较慢，所以增加了瞬态增强模块，即第二PMOS管MP2和第三PMOS管MP3构成的电流镜，瞬态时电源电压AVDD跌落，第二电容C2将输出的跌落耦合到第三PMOS管MP3的栅极，可以通过第二PMOS管MP2和第三PMOS管MP3构成的电流镜将电流放大加到第一NMOS管MN1的栅极，增大其栅极电容的充电电流，使得第一NMOS管MN1的栅极电压升高，减小了电源电压AVDD的跌落。
在未上电时，第一开关S1和第二开关S2断开，第三开关S3闭合，第一PMOS管MP1栅极电压上拉到电源电压AVDD，第一电容C1两端放电；当电路开始上电时，第三开关S3断开，第一开关S1和第二开关S2闭合，这样第三PMOS管MP3的栅极电压在上电开始时为低，使该支路的电流较大，通过第一电阻R1的分压，保证第一NMOS管MN1的栅极电压不会过冲，保证了电源电压AVDD没有过冲，在第一电容C1充电的过程中，第一PMOS管MP1的栅极电压缓慢上升，实现电路的缓启动。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
Claims (3)
1.一种带瞬态增强的带隙基准电路，包括带隙基准模块，瞬态增强模块和缓启动模块，所述带隙基准模块包括第一NMOS管(MN1)、第二NMOS管(MN2)、第四PMOS管(MP4)、第五PMOS管(MP5)、第二三极管(Q2)、第三三极管(Q3)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)和第七电阻(R7)，
第一NMOS管(MN1)的栅极连接第二NMOS管(MN2)的栅极，其漏极作为所述带隙基准电路的输入端，其源极连接第二NMOS管(MN2)、第四PMOS管(MP4)和第五PMOS管(MP5)的源极并连接电源电压；
第二三极管(Q2)的基极连接第三电阻(R3)的一端，其集电极连接第四PMOS管(MP4)的栅极和漏极以及第五PMOS管(MP5)的栅极，其发射极通过第四电阻(R4)和第五电阻(R5)的串联结构后接地；
第三三极管(Q3)的基极连接第三电阻(R3)的另一端并作为所述带隙基准电路的输出端，其集电极连接第五PMOS管(MP5)的漏极，其发射极连接第四电阻(R4)和第五电阻(R5)的串联点；
第六电阻(R6)和第七电阻(R7)串联，其串联点连接所述带隙基准电路的输出端，第七电阻(R7)的另一端接地；
其特征在于，所述瞬态增强模块包括第二PMOS管(MP2)、第三PMOS管(MP3)和第二电容(C2)，
第二PMOS管(MP2)的栅极连接第三PMOS管(MP3)的栅极和漏极以及所述带隙基准模块中第二NMOS管(MN2)的漏极并通过第二电容(C2)后连接电源电压，其漏极连接所述带隙基准模块中第二NMOS管(MN2)的栅极，其源极连接第三PMOS管(MP3)的源极并连接所述带隙基准电路的输入端；
所述缓启动模块包括第一PMOS管(MP1)、第一三极管(Q1)、第一电阻(R1)、第二电阻(R2)、第一电容(C1)、第一开关(S1)、第二开关(S2)和第三开关(S3)，
第一三极管(Q1)的基极电源电压，其集电极连接所述带隙基准模块中第二NMOS管(MN2)的栅极并通过第一电阻(R1)后连接所述带隙基准电路的输入端，其发射极连接第一PMOS管(MP1)的源极；
第一PMOS管(MP1)的栅极连接所述带隙基准模块中第三三极管(Q3)的集电极，其漏极接地；
第二电阻(R2)的一端连接第一电容(C1)的下极板，其另一端接地；
第一开关(S1)接在电源电压和所述带隙基准模块中第六电阻(R6)的另一端之间；
第二开关(S2)接在第一PMOS管(MP1)的栅极和第一电容(C1)的上极板之间；
第三开关(S3)接在第一PMOS管(MP1)的漏极和第一电容(C1)的上极板之间。
2.根据权利要求1所述的带瞬态增强的带隙基准电路，其特征在于，所述第一NMOS管(MN1)、第二NMOS管(MN2)、第二PMOS管(MP2)和第三PMOS管(MP3)为DMOS管。
3.根据权利要求1所述的带瞬态增强的带隙基准电路，其特征在于，所述第三电阻(R3)的阻值由公式
确定，其中R3、R4、R5、R6、R7分别是第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)和第七电阻(R7)的阻值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810359693.1A CN108549448B (zh) | 2018-04-20 | 2018-04-20 | 一种带瞬态增强的带隙基准电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810359693.1A CN108549448B (zh) | 2018-04-20 | 2018-04-20 | 一种带瞬态增强的带隙基准电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108549448A CN108549448A (zh) | 2018-09-18 |
| CN108549448B true CN108549448B (zh) | 2020-05-26 |
Family
ID=63511896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810359693.1A Expired - Fee Related CN108549448B (zh) | 2018-04-20 | 2018-04-20 | 一种带瞬态增强的带隙基准电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108549448B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115016581B (zh) * | 2022-05-31 | 2024-02-02 | 电子科技大学长三角研究院(湖州) | 一种自带启动电路的带隙基准电路结构 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1987710B (zh) * | 2005-12-23 | 2010-05-05 | 深圳市芯海科技有限公司 | 一种电压调整装置 |
| CN102422537B (zh) * | 2009-05-11 | 2014-11-26 | Pi公司 | 用于增强模式和耗尽模式宽带隙半导体jfet的栅驱动器 |
| US8253479B2 (en) * | 2009-11-19 | 2012-08-28 | Freescale Semiconductor, Inc. | Output driver circuits for voltage regulators |
| CN102778911A (zh) * | 2012-07-19 | 2012-11-14 | 电子科技大学 | 一种电压缓冲器电路以及集成该电路的ldo |
| CN103744462B (zh) * | 2013-10-22 | 2015-11-18 | 中山大学 | 一种低压差线性稳压器瞬态响应增强电路及其调节方法 |
| CN104156023B (zh) * | 2014-08-01 | 2016-02-03 | 电子科技大学 | 一种高精度带隙基准电路 |
| CN104199504B (zh) * | 2014-09-28 | 2017-03-29 | 苏州晶为微电子有限公司 | 一种快速瞬态响应低压差线性稳压器 |
| CN106249796A (zh) * | 2016-09-07 | 2016-12-21 | 电子科技大学 | 一种双环路控制高电源抑制比的带隙基准电路 |
-
2018
- 2018-04-20 CN CN201810359693.1A patent/CN108549448B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN108549448A (zh) | 2018-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109088532B (zh) | 一种带有源钳位的电流型分段栅极驱动电路 | |
| CN110320954B (zh) | 一种基于凹凸曲率补偿的低温漂带隙基准电路 | |
| CN202083976U (zh) | 一种高精度cmos带隙基准电路 | |
| TWI724312B (zh) | 能隙電壓參考電路 | |
| CN111478581B (zh) | 一种具有宽输入电压范围的上功率管导通时间计时电路 | |
| CN105242734A (zh) | 一种无外置电容的大功率ldo电路 | |
| CN103901935A (zh) | 自偏置带隙基准源 | |
| CN102609023B (zh) | 一种内建模拟电源电路 | |
| TW201443602A (zh) | 驅動電路 | |
| Shirmohammadli et al. | Low power output-capacitorless class-AB CMOS LDO regulator | |
| US20090261891A1 (en) | Charge Pump | |
| CN115903985A (zh) | 适用于宽输入电压范围ldo电路的限流电路 | |
| JP2012004627A (ja) | カレントミラー回路 | |
| CN108549448B (zh) | 一种带瞬态增强的带隙基准电路 | |
| CN212586761U (zh) | 一种基于低压放大器的易集成稳压电路 | |
| CN105867499A (zh) | 一种实现基准电压源低压高精度的电路及方法 | |
| CN203933395U (zh) | 低功耗直流-直流转换器 | |
| CN114326890B (zh) | 电压调节电路 | |
| CN203933396U (zh) | 直流-直流转换器 | |
| CN111414033B (zh) | 一种低压降稳压器和相关方法 | |
| CN111614347B (zh) | 一种低温漂延时电路 | |
| CN103135642B (zh) | 一种环路补偿电路 | |
| TW201338419A (zh) | 輸出級電路 | |
| CN112667019A (zh) | 一种运用于ldo的省电省面积的软启动电路 | |
| CN218733904U (zh) | 一种电荷泵电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200526 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |