CN1747295A - 带有动态背栅极偏置和短路保护的自举二极管仿真器 - Google Patents

Abstract

一种半桥开关电路中使用的自举二极管仿真器电路，开关电路采用了在半桥的输出节点处以图腾柱的配置方式相互连接的低端和高端晶体管、用于驱动晶体管的驱动电路、为高端驱动电路供电的自举电容器。自举二极管仿真器电路包括：具有栅极、背栅极、源极和漏极的LDMOS晶体管，其漏极耦合至高端电源节点，其源极耦合至低端电源节点；电耦合至LDMOS晶体管栅极的门控电路；及电耦合至LDMOS晶体管的背栅极的动态背栅极偏置电路。保护电路检测负载节点处的电压、防止LDMOS晶体管在负载电压不低时导通、并在若负载电压升高且控制输入也同时为高时使LDMOS晶体管截止。

Description

带有动态背栅极偏置和短路保护的自举二极管仿真器

相关申请的交叉引用

本申请基于2004年8月24日提交的第60/604,177号美国临时申请并要求其优先权，上述申请的公开内容通过引用被并入本文。

技术领域

本发明涉及一种高电压半桥驱动器电路，尤其涉及用于仿真自举电容器充电电路中的自举二极管(bootstrap diode)的电路。

背景技术

通过引用而并入本文的2003年11月12日提交的第10/712,893号美国申请涉及一种高电压半桥驱动器电路，尤其披露了一种用于自举电容器充电电路的带有动态背栅极(back-gate)偏置的自举二极管仿真器。

高电压半桥开关电路在多种应用中使用，例如电机驱动器、用于日光灯的电子镇流器以及电源。半桥电路采用一对跨接直流高电压电源放置的以图腾柱(totem pole)的配置方式连接的开关元件(例如晶体管、绝缘栅双极晶体管(IGBT)和/或场效应晶体管(FET)器件)。例如，参照图1，其中可以看到现有技术中公知的传统的半桥开关电路100。半桥开关电路100包括以图腾柱的配置方式在负载节点“A”处相互连接的晶体管105a和105b、电连接到晶体管105a的漏极和晶体管105b的源极的直流电压源110、分别电连接到晶体管105a和105b的栅极用来提供适当的控制信号以使晶体管105a和105b导通和截止的门驱动缓冲器DRV1和DRV2、以及用于分别向晶体管105a和105b提供电能的直流电压源DC1和DC2。直流电压源DC1和DC2的电压通常比直流电压源110低，因为正确驱动晶体管105a和105b所需的门驱动电压水平通常比由直流电压源110供应的电压电平低得多。如图1所示，下面的晶体管105b、直流电压源DC2、直流电压源110和DRV2都共用公共节点“B”，而上面的晶体管105a、直流电压源DC1和DRV1则共用公共的负载节点“A”。

在操作中，晶体管105a、105b是相反地受到控制的，从而使得晶体管105a、105b不会同时导通。也就是说，当晶体管105a导通时晶体管105b保持截止，反之亦然。按照这种方式，负载节点“A”(即连接到负载的输出节点)的电压不固定，根据在给的时刻晶体管105a、105b中的哪一个被导通，该电压呈现出直流电压源110的电压电平或者零伏特。

因为电压源DC2和直流电压源110共用一个公共节点，所以直流电压源DC2可通过例如从直流电压源110抽取适当的电压电平(例如，通过使用分压器)而相对容易地得到。但是，因为电压源DC1需要相对于直流电压源110浮动，所以要得到直流电压源DC1就需要“自举”技术。为此，如图2所示，例如通过将高压二极管DBS连接在直流电压源DC2和充当为驱动器DRV1提供电能的电压源DC1的电容器CBS之间，就可从直流电压源DC2获得电压源DC1。

当晶体管105b导通时，负载节点“A”有效地连接到零伏特，而二极管DBS允许电流从电源DC2流向电容器CBS，从而将电容器CBS充电到近似直流电源DC2的电压电平。当晶体管FET 105b截止而晶体管105a导通时，负载节点“A”处的电压近似地呈现出直流电压源110的电压电平，这使得二极管DBS变为反向偏置，没有从DC2流向电容器CBS的电流。当二极管DBS保持反向偏置时，存储在电容器CBS中的电荷向缓冲器DRV1供应电压。但是电容器CBS只在有限时间内向DRV1供应电压，从而需要使晶体管105a截止而使晶体管105b导通以补充存储在电容器CBS中的电荷。

在现今的许多半桥驱动器电路中，自举电容器CBS和自举二极管DBS是由以外建芯片(off-chip)方式提供的分立元件形成的，这是因为自举电容器所需的电容和自举二极管所需的击穿电压和峰值电流容量太大以至于不能在芯片上产生。

通过引用而并入本文的沃尔莫丹姆(Warmerdam)的第5,502,632号美国专利(下文中称为“’632专利”)涉及一种采用自举二极管仿真器的高压集成电路。该仿真器包括LDMOS(横向扩散金属氧化物)晶体管T3，该晶体管被控制成只在低端驱动器电路被驱动时对自举电容器C1充电。LDMOS晶体管以源跟随器的结构运行，它的源极连接到低端电源节点而其漏极连接到自举电容器。当LDMOS晶体管被驱动时，通过寄生晶体管T5传导的电流受限，这是因为这种传导对可用于对自举电容器C1充电的电流进行了分流。另外，在正常运行期间，’632号专利的LDMOS晶体管的背栅极(back-gate)被箝位至一个偏置电压以确保使LDMOS晶体管导通所必需的恒定的4伏特栅-源电压。

虽然诸如’632号专利中描述的仿真器的传统自举二极管仿真器限制了通过寄生晶体管的电流，但是可以确信这些仿真器不利地允许至少一些电流被寄生晶体管分流到地，从而消耗了自举电容器的至少一些充电所需的电流。这样，自举电容器充电更慢，从而使得这些传统的自举二极管仿真器对于某些应用(例如高频半桥驱动器应用)是无效的。

因为上面所述的传统自举二极管仿真器的缺陷，第’893号申请描述了一种自举二极管仿真器，该自举二极管仿真器具有LDMOS晶体管以及这样一种电路，在LDMOS导通时，该电路通过向LDMOS晶体管的背栅极施加接近但比LDMOS晶体管的漏极电压稍低的电压从而使LDMOS晶体管的背栅极实现动态偏置。这样，寄生晶体管的基极-发射器结保持反向偏置，并且同样地，不会接通以对自举晶体管充电的电流进行分流。另外，这种动态偏置使得LDMOS晶体管的导通门限接近于它的零电压偏置幅度，从而对于给定的栅-漏电压而言，使它的Rdson达到最小。

现在参照图3，其中可看到根据第’893号申请所述的半桥开关电路300。除了取代二极管DBS而设置的自举二极管仿真器302之外，半桥开关电路300与图2的传统开关电路相似。在低端驱动器DRV2工作以使FET器件105b导通时，自举二极管仿真器302工作以为高端电源节点305提供近似地等于低端电压源DC2的电压。具体而言，当晶体管105b接通时，自举二极管仿真器302允许电流从电源DC2流向电容器CBS，从而将电容器CBS充电到接近于直流电源DC2的电压电平。当晶体管105b截止而晶体管105a导通时，自举二极管仿真器302阻止电流从DC2流向晶体管CBS，存储在自举电容器CBS中的电荷向缓冲器DRV1供应电压。应该理解，FET器件105a、105b可利用其它的开关器件(例如IGBT)实现。同样可以理解，高端和低端控制输入H_IN和L_IN对于第’893号申请并不是必要的，而是可以用任何数目的控制输入(例如单个控制输入)来取替。单个控制输入可直接供给缓冲器DRV1、DRV2的其中之一，而缓冲器DRV1、DRV2中的另一个则接收单个控制输入的反转(inversion)。这里的“反转”可通过使用例如现有技术中公知的传统的反相器门电路(inverter gate)来实现。

现在参照图4，其中可看到根据第’893号申请所述的示例性的自举二极管仿真器302。自举二极管仿真器302包括LDMOS晶体管405、电连接到LDMOS晶体管405的栅极的门控电路410以及电连接到LDMOS晶体管405的背栅极的动态背栅极偏置电路415。门控电路410和动态背栅极偏置电路415还连接到低端电源节点和低端返回节点以及低端控制输入L_IN。LDMOS晶体管405的源极连接到低端电源节点(Vcc)，而LDMOS晶体管405的漏极端则连接到自举电容器CBS。

LDMOS晶体管405形成在高端势阱(well)周边附近，具有取决于高端势阱的整个周长的LDMOS晶体管405的导通电阻。LDMOS晶体管405的导通电阻可被做得足够小，以支持在LDMOS晶体管405短暂的接通时间内对自举电容器CBS充电所需的电流。

门控电路410包括可工作以在当低端驱动器DRV2工作以使FET器件105b导通时使LDMOS晶体管405导通的电路。为此，门控电路410接收低端驱动器控制输入L_IN，它表示低端驱动器DRV2是否运行。现在参照图5，其中可看到根据第’893号申请所述的示例性门控电路410。门控电路410包括：在LDMOS晶体管405的栅极和低端返回节点(Gnd)之间的节点“D”处以图腾柱的配置方式连接的晶体管530和535；电连接到节点“D”和低端电源节点(Vcc)的晶体管525、电连接在LDMOS晶体管405的背栅极和低端返回节点(Gnd)之间的晶体管545、电连接到晶体管525、530、535和545的栅极的反相器505、电连接到晶体管530的漏极的电容器540、电连接到电容器540的反相器515、连接在反相器515和低端返回节点(Gnd)之间的电流源510以及连接在反相器515和低端电源节点(Vcc)之间的晶体管，晶体管520的栅极连接到节点“D”。

在操作中，门控电路410根据低端驱动器控制输入L_IN使LDMOS晶体管405导通。为此，门控电路410向LDMOS晶体管405的栅极供应相对于其源极的正电压。因为LDMOS晶体管405的源极连接到低端电源节点(Vcc)，所以提供电荷泵以驱动低端电源节点(Vcc)上方的LDMOS晶体管405的栅极。此举是通过使电容器540自举充电并且将这一电压提供给LDMOS晶体管405的栅极来实现的。

当低端控制输入L_IN为低电平(例如为零伏特)时，电压在电容器540的每个节点处保持为零伏特。LDMOS晶体管405的栅极被晶体管530、535保持为零伏特，而LDMOS晶体管405的背栅极被晶体管545保持为零伏特。这样，施加给LDMOS晶体管405的栅极和本体(body)的电压相对于LDMOS晶体管405的源节点是负的。因此，LDMOS晶体管405保持截止，而“体效应”将LDMOS晶体管405的导通门限增加为高于零伏特的本体/源偏压电平。因为LDMOS晶体管405不应该在错误的时间尤其是在负载节点“A”的电压转换期间导通，所以这一点很重要。在负载节点“A”处具有较高的dV/dt速率的应用中，LDMOS晶体管405的密勒效应电流可能会非常大，从而使得LDMOS晶体管405的栅极电压增加。通过利用“体效应”将LDMOS晶体管405的导通门限最大化，就可使LDMOS晶体管405的无意导通达到最小化。

当低端控制输入L_IN为高电平时，晶体管530、535截止而晶体管525导通。节点“D”处的电压在有限延迟后被晶体管525拉到Vcc。这一有限延迟是因节点“D”的电容性负载造成的，该电容性负载是由LDMOS晶体管405和电容540通过晶体管530的体二极管(body diode)引致的。在这一有限时间内，晶体管520保持导通，节点“E”被保持为高电平，而节点“F”被驱动为低电平。这使得跨过电容器540的电压相对于节点“F”而增加。一旦节点“D”处的电压增加到接近于低端电源节点(Vcc)电压，则晶体管520截止而节点“E”处的电压被电流源510拉低。这使得节点“F”处的电压被反相器515拉到低端电源节点(Vcc)电压，而节点“G”处的电压被与保留在电容器540中的电荷电压量相等的电压拉到超过低端电源节点(Vcc)。理想地，这时的节点“G”处的有效电压幅度等于低端电源节点(Vcc)的两倍。但是，节点“G”处的电压通常要低近似地等于晶体管530的体二极管电压降与晶体管520的门限电压之和的量。尽管如此，因为节点“G”处的电压(即，近似地为低端电源节点(Vcc)的两倍)基本比LDMOS晶体管405的门限电压高，因此LDMOS晶体管405导通。这使得LDMOS晶体管405的漏极节点充电到接近于低端电源节点(Vcc)，以用于对自举电容器CBS进行充电。

现在参照图6，其中可以看出根据第’893号申请所述的示例性动态背栅极偏置电路415。动态背栅极偏置电路415包括晶体管635、电耦合至晶体管635的栅极的反相器605、电耦合至低端返回节点(Gnd)的电流源610、电耦合至低端电源节点(Vcc)和电流源610之间的晶体管620、电耦合至低端返回节点(Gnd)的电流源615、电耦合至低端电流源615和LDMOS晶体管405的漏极之间的晶体管625以及电耦合至LDMOS晶体管405的背栅极和低端返回节点(Gnd)之间的寄生晶体管630。

在LDMOS晶体管405导通时，自举电容器CBS开始充电到约等于低端电压节点(Vcc)的电压。自举电容器充电需要的时间依赖于自举电容器CBS的电容以及LDMOS晶体管405的Rdson。Rdson的值依赖于LDMOS晶体管405的大小和相对于LDMOS晶体管405的导通门限而施加到其栅极的电压。如上所述，施加到LDMOS晶体管405的背栅极的电压相对于源电压保持为负，用以帮助确保LDMOS晶体管405不会在不恰当的时期导通。然而，这会使得如果LDMOS晶体管405的背栅极保持与其源极相同的电压时，LDMOS晶体管405的Rdson对于给定的栅-源电压较大。LDMOS晶体管405的这个较大的Rdson不利地增加了使自举电容CBS充电到其最大电平所需的时间。

因此，为了校正该较大的Rdson，期望在自举电容器充电的同时使背栅极的电压升高，利用这种方式，就可减少对自举电容CBS充电所需的时间。然而，由于晶体管405、625的LDMOS构造，如果LDMOS晶体管405、625的背栅极电压升高到或接近于LDMOS晶体管405、625的漏极电压，则会发生电流的寄生分流。电流的寄生分流由寄生PNP晶体管630来模拟(modeled)，在导通时，该寄生PNP晶体管630将来自LDMOS晶体管405、625的漏极的电流分流到低端返回节点(Gnd)，因此转移了对自举电容CBS充电所需的电流。

为了校正这种不足，晶体管620、625、630、635以及电流源610、615构成了动态背栅极偏置电路415。电路415运行以将一电压施加LDMOS晶体管405、625的背栅极，该电压接近于但总低于LDMOS晶体管405、625的漏极电压。利用这种方式，寄生晶体管630的基极-发射极结保持为反向偏置，因此，它不会导通。

动态栅极偏置电路415通过在LDMOS晶体管405的导通期间检测LDMOS晶体管405漏极的电压来运行。在该导通期间，晶体管635导通，晶体管635和545分别将节点“H”和“I”保持在零伏特。晶体管620是截止的，这是由于其栅极和源极保持相同的电势。晶体管625的栅极保持为零附图并在这段时间内也是截止的。LDMOS晶体管405、625的背栅极连接在低端控制输入L_IN被拉高时由晶体管545保持在零电压。

现在参照图7，其中可以看出根据第’893号申请所述的示例性半桥集成电路700的示意图。按照展平的非体系化的表述方式，集成电路700包括：门控电路410、LDMOS晶体管405、动态栅极偏置电路415、高端驱动器DRV1和低端驱动器DRV2。在图7中，反相器605(在图6中显示)的功能由反相器505(见图5)替代实现。半桥集成电路700可在传统的半桥驱动电路中使用以驱动晶体管105a、105b实现各种应用，例如，电机驱动器、荧光灯的电子镇流器以及电源。

发明内容

在第’893号申请中描述的电路构成了对现有技术的重大改进。然而，它仍然存在这样一个问题，即，在某些情况下，在电极驱动应用中，短路可能会发生在相位输出VS(在图3和7中的节点A)和DC+(高电压DC电源)之间或相位输出VS和其它相位输出之间。

这种短路对于自举仿真器电路是非常危险的，因为如果在LDMOS晶体管405导通并且对电容器CBS充电时发生短路，则用低端电源电压偏置的电路部分可能会完全损坏。

为了避免上述问题的发生，本发明提供了一种相位检测比较器，该比较器检测VS；在若VS升高并且低端输出仍然打开时关闭自举二极管仿真器电路；并且在VS不处于DC-(GND)时禁止二极管仿真器导通。

本发明的其它特征和有益效果根据本发明下面参照相应附图对实施方案进行描述后将变得显而易见。

附图说明

图1描述了传统的高压半桥驱动电路；

图2描述了采用自举二极管和自举电容器的传统高压半桥驱动电路；

图3描述了采用根据第’893号申请所述的自举二极管仿真器的半桥驱动电路；

图4是显示图3中的自举二极管仿真器的进一步细节的方框图；

图5描述了根据第’893号申请所述的门控电路；

图6描述了根据第’893号申请所述的示例性动态背栅极偏置电路；

图7描述了根据第’893号申请所述的半桥门驱动集成电路；

图8是根据本发明实施方案的自举二极管仿真器和相位检测比较器的方框图；

图9的功能图示出了图8中的电路的信号时序；

图10图8中的相位检测比较器的方框图；

图11的功能图示出了图10中的电路的信号时序。

具体实施方式

图8显示了本发明的实施方案。自举二极管仿真器驱动器200包括两个门控电路和一动态背栅极偏置电路。这些电路的结构和功能可与第’893号申请中的相应电路410、415(如图7所示)相似。

第一个门控电路驱动二极管仿真器LDMOS 405的栅极(与图7中的门控制电路410和其在节点G处的输出比较)。

第二个门控制电路的构造与第一个门控制电路相似，它驱动相位检测比较器220中的VS检测LDMOS 210的栅极(参见图10)。

图8到11中的参考文字的定义如下：

VCC＝低端电源电压

VSS＝逻辑地

VS＝高端偏置电压(相位)

VBS＝高端浮动电源电压

LOPD＝低端输出，预驱动

Vγ＝Vgs+LDMOS 210的Vdson

相位检测比较器220在图8中以方框图示出，在图10中被更为详细的示出。

在本发明的该实施方案中，相位检测比较器工作以在当VS达到高电压DC+并且低端控制信号LO_PD仍然有效时关闭二极管仿真器。相位检测比较器还防止二极管仿真器在VS不处于DC-(GND)时导通，参见图8和图9。

比较器电路220(图10)使用LDMOS器件210和低电压NMOS 225来比较VBS(它等于VS+VCC)和VCC。分别通过LDMOS 210和NMOS225的电流I_A和I_B经由电阻R加载到具有滞后特性的电流比较器230。

在Lopd信号有效时，图10中的电流比较器被开启，并且第一门控电路给出用来使VS检测LDMOS 210导通的信号。接着，如果VB≤VCC+Vhysteresis，则电流比较器230使第二门控电路开启以使二极管仿真器LD MOS 405导通。

二极管仿真器405维持导通，直到Lopd信号无效或直到VB变为≥VCC+Vhysteresis为止。

尽管本发明关于其特殊的实施方案进行了描述，但是许多其它变化和修改对于本领域的普通技术人员来说是显而易见的。因此，本发明不应由本文中的具体公开所限制。

Claims (10)

1.一种与半桥开关电路一起使用的自举二极管仿真器电路，所述开关电路包括：低端晶体管和高端晶体管，所述低端晶体管和高端晶体管以图腾柱的配置方式在负载节点处相互连接，所述低端晶体管和高端晶体管具有各自的栅极节点；驱动电路，其电耦合至所述低端晶体管和高端晶体管的栅极节点，所述驱动电路可由至少一个控制输入来控制；低端电压电源，用于在低端电源节点处产生低端电压；以及自举电容器，其耦合于高端电源节点和所述负载节点之间，所述自举二极管仿真器电路包括：

LDMOS晶体管，其具有栅极、背栅极、源极和漏极，所述LDMOS晶体管的漏极耦合至所述高端电源节点，所述LDMOS晶体管的源极耦合至所述低端电源节点；

门控电路，其电耦合至所述LDMOS晶体管的栅极，其中，所述门控电路可操作以根据所述至少一个控制输入而使所述LDMOS晶体管导通；以及

保护电路，其检测所述负载节点处的电压、防止所述LDMOS晶体管在负载电压不低时导通、并在若负载电压升高并且所述控制输入也同时为高时使所述LDMOS晶体管截止。

2.如权利要求1所述的自举二极管仿真器电路，其中，所述低端晶体管和高端晶体管包括FET器件和IGBT器件之一。

3.如权利要求1所述的自举二极管仿真器电路，还包括：

动态背栅极偏置电路，其电耦合至所述LDMOS晶体管的背栅极；

其中，所述动态背栅极偏置电路可操作以在当所述LDMOS导通时，通过向所述LDMOS晶体管的背栅极施加接近于但比所述LDMOS晶体管的漏极电压稍低的电压，从而使所述LDMOS晶体管的背栅极动态偏置。

4.一种控制低端晶体管和高端晶体管的半桥开关电路，所述低端晶体管和高端晶体管以图腾柱的配置方式在负载节点处相互连接，所述低端晶体管和高端晶体管具有各自的栅极节点，自举电容器电耦合于高端电源节点和所述负载节点之间，所述半桥开关电路包括：

驱动电路，其电耦合至所述低端晶体管和高端晶体管的所述栅极节点，所述驱动电路可由至少一个控制输入来控制；

低端电压电源，用于在低端电源节点处产生低端电压；

自举二极管仿真器电路，其耦合至所述低端电源节点，并包括具有源极、栅极、漏极和背栅极节点的LDMOS晶体管，所述LDMOS晶体管可被控制以在所述低端驱动器操作时对所述高端电源节点施加近似等于所述低端电压的电压；以及

保护电路，其检测所述负载节点处的电压、防止所述LDMOS晶体管在负载电压不低时导通、并在若负载电压升高并且所述控制输入也同时为高时使所述LDMOS晶体管截止。

5.如权利要求4所述的半桥开关电路，其中，所述低端晶体管和高端晶体管包括FET器件和IGBT器件之一。

6.如权利要求4所述的半桥开关电路，所述自举二极管仿真器可操作以通过向所述LDMOS晶体管的背栅极施加接近于但比所述LDMOS晶体管的漏极节点的电压稍低的电压，从而使所述LDMOS晶体管的背栅极节点动态偏置。

7.一种用于操作与半桥开关电路一起使用的自举二极管仿真器电路的方法，所述开关电路包括：在负载节点处以图腾柱的配置方式相互连接的低端晶体管和高端晶体管，所述低端晶体管和高端晶体管具有各自的栅极节点；驱动电路，其电耦合至所述低端晶体管和高端晶体管的栅极节点，所述驱动电路可由至少一个控制输入来控制；低端电压电源，用于在低端电源节点处产生低端电压；以及自举电容器，其耦合于高端电源节点和所述负载节点之间，

所述自举二极管仿真器电路包括：

LDMOS晶体管，其具有栅极、背栅极、源极和漏极，所述LDMOS晶体管的漏极耦合至所述高端电源节点，所述LDMOS晶体管的源极耦合至所述低端电源节点；以及门控电路，其电耦合至所述LDMOS晶体管的栅极，

所述方法包括如下步骤：

操作所述门控电路以根据所述至少一个控制输入使所述LDMOS晶体管导通；

检测所述负载节点处的电压；以及

响应所述检测到的电压以控制所述LDMOS晶体管。

8.如权利要求7所述的方法，其中，所述控制步骤包括：防止所述LDMOS晶体管在所述负载电压不低时导通。

9.如权利要求7所述的方法，其中，所述控制步骤包括：如果负载电压升高并且所述控制输入也同时为高，则使所述LDMOS晶体管截止。

10.如权利要求7所述的方法，还包括如下步骤：操作电耦合至所述LDMOS晶体管的背栅极的动态背栅极偏置电路，以在当所述LDMOS导通时，通过向所述LDMOS晶体管的背栅极施加接近于但比所述LDMOS晶体管的漏极电压稍低的电压，从而使所述LDMOS晶体管的背栅极动态偏置。

Images