JP2007505544A

JP2007505544A - 半導体スイッチの高周波制御

Info

Publication number: JP2007505544A
Application number: JP2006525940A
Authority: JP
Inventors: トビアス、ゲオルク、トレ; トーマス、デュルバウム; ゲオルク、ザウエルレンダー; トニ、ロペス
Original assignee: コニンクリユケフィリップスエレクトロニクスエヌ．ブイ．
Priority date: 2003-09-08
Filing date: 2004-08-25
Publication date: 2007-03-08
Anticipated expiration: 2024-08-25
Also published as: EP1665534A1; CN1849748A; JP4763606B2; CN1849748B; US20060290388A1; US7602229B2; WO2005025065A1

Abstract

共振ゲート・ドライバ回路は、例えばＭＯＳＦＥＴの効率的なスイッチングを実現する。しかし、共振ゲート・ドライバ回路の動作は、しばしば、高いスイッチング周波数が必要とされる応用分野を可能としない。本発明によれば、共振ゲート・ドライバ回路のインダクタのプリチャージが実行される。これは、ＭＯＳＦＥＴの非常に効率的かつ高速な動作を可能にする。

Description

本発明は、半導体スイッチの制御に関し、より詳細には、半導体スイッチ用の共振ドライバ回路の動作に関する。具体的には、本発明は、半導体スイッチを駆動するための共振ドライバ回路を動作させる方法に、また、半導体スイッチを駆動するための共振ゲート・ドライバ回路を制御するための制御回路に、また、半導体スイッチ用の電子ドライバ回路に関する。

電力変換器の技術分野では、電力ＭＯＳＦＥＴスイッチに結合されたその種のゲート・ドライバ回路が、特に高い周波数で、電力変換器の効率に対して重大な影響を及ぼすことが知られている。したがって、様々なドライバ方式が開発されている。ゲート・ドライブ電力損失は、スイッチング周波数に比例し、ＭＨｚ領域での高効率電力変換器を設計する上で大きな制限となる。ゲート・ドライブ電力損失を改善するための１つの手法は、D.Maksimovicによる「A MOS gate drive with resonant transitions」という名称の論文22^nd Annual IEEE Power Electronics Specialists’ Conference(PESC)、１９９１年６月２３日から２７日の５２３頁から５２７頁に述べられているように、共振ゲート・ドライバ回路を使用することである。この論文は、オン状態とオフ状態において共に、ゲート端子とソース端子の間で、低インピーダンスで準方形波ゲート−ソース間電圧を供給するゲート・ドライブについて述べている。電力ＭＯＳトランジスタの等価ゲート・キャパシタンスが共振回路内で充放電され、その結果、等価ゲート・キャパシタンス内に蓄積されたエネルギーが、ドライバの電力回路に返される。

そのような共振ゲート・ドライバ回路は、例えば、高いスイッチング周波数で動作するＭＯＳＦＥＴを有する電力電子回路内で使用することができる。したがって、これらは、例えばスイッチ・モード電源（ＳＭＰＳ）内で使用することができる。また、これらは、データ・プロセッサ用の電圧レギュレータ・モジュール（ＶＲＭ）、フラット・ディスプレイ用のＳＭＰＳ、ＡＭ／ＦＭチューナ付きオーディオ・セット用のＳＭＰＳなど、サイズ、平面度、ＥＭＩ、または動力学に関して特別な要件を有する応用分野に適合させることができる。

ＭＨｚ領域以上の高いスイッチング周波数では、ＭＯＳＦＥＴの効率的な駆動と高速駆動が共に、より重要になる。効率的な駆動は、ゲート・ドライバ損失を低減するために必要である。高速駆動は、電力トランジスタのスイッチング損失を、許容される制限内で保つために必要である。

効率的な駆動を達成するために、例えばハード・スイッチング・ドライバより効率的である共振ドライバの応用がますます望ましいものになりつつある。しかし、既知の共振ドライバは、通常、ハード・スイッチング・ドライバと同じスイッチング速度を達成せず、したがって、より高いスイッチング周波数を有する応用分野にしばしば適さない。

本発明の目的は、半導体スイッチを駆動するための共振ドライバ回路の高速かつ効率的な動作を可能にすることである。

本発明の例示的な一実施形態によれば、上記の目的は、請求項１に述べられている、半導体スイッチを駆動するための共振ドライバ回路を動作させる方法によって解決することができる。このドライバ回路は、電源を半導体スイッチの制御端子に接続する第１のスイッチと、グランドと半導体スイッチの制御端子との間で接続された第２のスイッチと、半導体スイッチの制御端子を、インダクタを介して電位に接続するための第３のスイッチとを含む。本発明のこの例示的な実施形態によれば、インダクタは、半導体スイッチのスイッチングを開始する前に第３のスイッチをスイッチングすることによってプリチャージされる。

有利には、インダクタのプリチャージにより、より高い初期電流を半導体スイッチの制御端子に印加することができ、したがって、半導体スイッチの高速かつ効率的なスイッチングを実現することができることが有利である。この改善された動作により、より高いスイッチング周波数、例えばＭＨｚ領域以上のスイッチング周波数を有する応用分野に必要である効率と高速駆動が共に組み合わせられる。

請求項２に述べられている、本発明の他の例示的な実施形態によれば、インダクタのプリチャージは、半導体スイッチのスイッチングの開始前にインダクタ電流を生成することによって実行され、請求項３に述べられている、本発明の他の例示的な実施形態によれば、インダクタ電流を生成することは、第１の期間を提供することによって行われ、第１の期間中に第２および第３のスイッチがオンに切り替えられる。本発明のこの例示的な実施形態によれば、半導体スイッチの共振ドライバ回路を動作させるために、簡単かつ効率的な方法が提供される。

請求項４から請求項７は、本発明の他の例示的な実施形態を提供する。

請求項８に述べられている、本発明の他の例示的な実施形態によれば、半導体スイッチを駆動するための共振ゲート・ドライバ回路を制御するために、制御回路が提供される。この制御回路は、共振ゲート・ドライバ回路の第１、第２、第３のスイッチのスイッチングを制御するためのスイッチ・コントローラを備え、その結果、インダクタは、半導体スイッチのスイッチングを開始する前にプリチャージされる。

請求項９は、本発明による、制御回路の例示的な実施形態を提供する。

請求項１０に述べられている、本発明の他の例示的な実施形態によれば、半導体スイッチを駆動するための電子ドライバ回路が提供される。

本発明の例示的な一実施形態の要点として、半導体スイッチのスイッチングが開始される前に共振ドライバ回路のインダクタがプリチャージされることがわかる。これは、グランドと半導体スイッチの制御端子との間で接続されたスイッチと、半導体スイッチの制御端子を、インダクタを介してコンデンサに接続する別のスイッチとを、ある期間、すなわちその期間中に両スイッチがオンに切り替えられる期間が提供されるように切り替えることによって実行することができる。さらに、第２の期間、すなわちその期間中に、電源と半導体スイッチの制御端子との間で接続されたスイッチと、インダクタを介して制御端子をグランドに接続するスイッチとがオンに切り替えられる期間を提供することによって、非常に効率的なオフ切替えを実現することができる。好ましくは、本発明の例示的な一実施形態の以下の説明においてさらに詳しく述べるように、半導体スイッチのハード・スイッチングを実行する共振ゲート・ドライバのスイッチング速度を高めることができる。さらに、これらの重なり合う時間により、インダクタ内で余分な電流が得られ、その電流により、あらゆる遷移を純粋に共振するものとすることができ、これにより、高損失、およびＥＭＩにとって不利なゼロへのプルダウンを回避することができることが有利である。

これにより、例えばＭＯＳＦＥＴなど半導体スイッチの高速かつ効率的な、すなわち電力効率的な動作が実現され、そのような回路を、データ・プロセッサ用のＶＲＭ、フラット・ディスプレイ用のＳＭＰＳ、またはオーディオ・セット用のＳＭＰＳに適用することができることが有利である。

本発明のこれらの態様および他の態様は、以下で述べられる諸実施形態から明らかになり、それらを参照して明らかにされることになる。

本発明の例示的な実施形態について、以下の図面を参照して以下で述べる。

図１は、電力ＭＯＳＦＥＴなどＭＯＳＦＥＴ１０を駆動するための共振ゲート・ドライバの簡易回路図を示す。本発明のこの例示的な実施形態はＭＯＳＦＥＴ１０の駆動に関して述べられているが、本発明は、例えばＩＧＢＴなど、大抵の種類の電圧制御型半導体スイッチにも適用可能であることを理解されたい。さらに、本発明は、バイポーラ・トランジスタ、サイリスタ、トライアックなど、電流制御型半導体にも適用することができる。符号２２は、本発明による方法に従って共振ゲート・ドライバ回路の動作を制御するための制御回路の例示的な一実施形態を示す。

図１の符号２は、電源電圧Ｖ_ｃｃを生成する電源を示す。符号４で示されている第１のスイッチＴ_１は、電源電圧Ｖ_ｃｃと、ＭＯＳＦＥＴ１０の制御端子２６、すなわちＭＯＳＦＥＴ１０のゲートとの間に設けられる。ゲート２６と、グランド、すなわち電源２の「−」側との間には、符号８で示されている第２のスイッチＴ_２が設けられる。さらに、ゲート２６は、インダクタ１２、符号６で示されている第３のスイッチＴ_３、および符号１８で示されているキャパシタンスＣ_ＤＣを介して、グランド、すなわち電源２の「−」側に接続される。ゲート２６とＭＯＳＦＥＴ１０のソース端子２８との間に設けられ、やはりグランドに接続されるキャパシタンスＣｇｓは、ＭＯＳＦＥＴ１０のゲート−ソース・キャパシタンスを表すことができる。Ｔ_１、Ｔ_２は、バイポーラ・トランジスタまたはＭＯＳＦＥＴなど、トランジスタであることが好ましい。Ｔ_３は、両方向で接続および遮断することが可能な双方向スイッチであることが好ましい。Ｔ_３は、例えば、２つのＭＯＳＦＥＴの非直列接続（ａｎｔｉ−ｓｅｒｉｅｓｃｏｎｎｅｃｔｉｏｎ）によって実現することができる。

キャパシタンスＣ_ＤＣの両端間で発生する電圧はＶ_ＤＣと呼ばれ、キャパシタンスＣ_ＧＳの両端間の電圧はＶ_ＧＳと呼ばれ、符号１２で示されているインダクタＬ_１を介して流れる電流は、Ｉ_Ｌと呼ばれる。

さらに、符号１４で示されている第１のダイオードＤ_１が設けられ、これはスイッチＴ_１に並列である。また、符号１６で示されている第２のダイオードＤ_２があり、これはスイッチＴ_２に並列で設けられる。第１のダイオードＤ_１および第２のダイオードＤ_２は、Ｔ_１およびＴ_２がＭＯＳＦＥＴスイッチであるとき、Ｔ_１およびＴ_２の真性体ダイオード（ｉｎｔｒｉｎｓｉｃｂｏｄｙｄｉｏｄｅｓ）とすることができる。

ＭＯＳＦＥＴ１０を駆動するための共振ゲート・ドライバ回路の動作を制御するための制御回路２２は、スイッチ・コントローラ２４を含む。本発明のこの例示的な実施形態の一態様によれば、スイッチ・コントローラは、ＭＯＳＦＥＴ１０のオン切替えを開始する前にインダクタＬ１がプリチャージされるように、第１のスイッチＴ_１、第_２のスイッチＴ_２、第３のスイッチＴ_３のスイッチングを制御する。このために、制御回路は、第１のスイッチＴ_１、第２のスイッチＴ_２、第３のスイッチＴ_３に接続される。具体的には、ＭＯＳＦＥＴ１０のオン切替えを開始するために、スイッチ・コントローラ２４は、第２のスイッチＴ_２と第３のスイッチＴ_３を、第１の期間、すなわちその期間中に第２のスイッチＴ_２と第３のスイッチＴ_３がオンに切り替えられる期間が提供されるように切り替えることによって、インダクタＬ_１のプリチャージを実行するようになされる。さらに、ＭＯＳＦＥＴ１０のオフ切替えを開始する前に、スイッチ・コントローラ２４は、第２の期間、すなわちその期間中に第１のスイッチＴ_１と第３のスイッチＴ_３がオンに切り替えられる期間が提供されるように、第１のスイッチＴ_１と第２のスイッチＴ_３のスイッチングを制御するようになされる。

図２の左側は、線形Ｃ_ＧＳを有し、逆移送キャパシタンスＣ_ＤＧ内への電流がない、理想化された電力ＭＯＳＦＥＴについて、第１のスイッチＴ_１、第２のスイッチＴ_２、第３のスイッチＴ_３を切り替えるための可能なスイッチング方式のタイミング・チャートを示す。図２の右側は、ＭＯＳＦＥＴ１０がＺＶＳなしで、すなわちデューティ・サイクル５０％でのハード・スイッチング条件下で切り替えられたとき、図１で発生する可能性がある問題を示すタイミング・チャートを示す。

符号３０は、第３のスイッチＴ_３のスイッチング動作を示すタイミング・チャートを示す。タイミング・チャート３２は、第１のスイッチＴ_１、第２のスイッチＴ_２のスイッチング動作を示す。タイミング・チャート３４は、インダクタＬ_１を介する電流Ｉ_Ｌを示し、タイミング・チャート３６は、ゲート２６部での電圧を示す。

タイミング・チャート３０から３６にかけてわかるように、第３のスイッチＴ_３をオンに切り替えると共に同じ点で第２のスイッチＴ_２をオフに切り替えると、電流Ｉ_Ｌが上昇する。同時に、ゲート電圧Ｖ_ＧＳが上昇し、最終的にＶ_ＣＣに達する。次いで、ＭＯＳＦＥＴ１０が完全にオンに切り替えられる。同時に、第３のスイッチＴ_３がオフに切り替えられ、第１のスイッチＴ_１がオンに切り替えられる。

ＭＯＳＦＥＴ１０をオフに切り替えるために、第１のスイッチＴ_１がオフに切り替えられ、同時に第３のスイッチＴ_３がオンに切り替えられ、それにより電流Ｉ_Ｌが反対方向で流れるようになる。したがって、ゲート電圧Ｖ_ＧＳは減少し、最終的にＭＯＳＦＥＴ１０をオフに切り替えさせる。

図２の右側のタイミング・チャート３８から４４は、タイミング・チャート３０から３６に示されているスイッチング方式が図１の共振ドライバ回路に適用されたとき、すなわち、ＭＯＳＦＥＴ１０がこの方式に従ってハード・スイッチングされたとき発生する可能性がある問題を示す。

タイミング・チャート３８は、第３のスイッチＴ_３のスイッチングを示し、タイミング・チャート４０は、スイッチＴ_１およびスイッチＴ_２のスイッチングを示す。タイミング・チャート４２は、ゲート２６内への電流Ｉ_Ｇを示し、タイミング・チャート４４はゲート電圧Ｖ_ＧＳを示す。

タイミング・チャート４０からわかるように、ｔ_ｘで第３のスイッチＴ_３をオフに切り替える前に、またｔ_ｘで第１のスイッチＴ_１を実際にオンに切り替える前に、Ｔ_１は（オンに切り替えられていないが）オンであるように見える。というのは、この時点で、第１のスイッチＴ_１に並列であるダイオードＤ_１を介して電流が流れることができるからである。

タイミング・チャート３８から４４に示されているハード・スイッチング型ＭＯＳＦＥＴでは、タイミング・チャート４４に示されているミラー・プラトー（Ｍｉｌｌｅｒｐｌａｔｅａｕ）が、ゲート−ソース・キャパシタンスＣ_ｇｓを非常に非線形の要素に変えることによってスイッチング対称性を損なう。

ミラー・プラトーは、ゲートを介して流れなければならない、ゲート−ドレイン・キャパシタンスＣ_ｇｄについてのリローディング電流によって引き起こされる。具体的には、ゲート−ドレイン・キャパシタンスＣ_ｇｄとゲート−ソース・キャパシタンスＣ_ｇｓは電圧依存性キャパシタンスであり、したがって、キャパシタンス値は、ＭＯＳＦＥＴなど半導体デバイスのドレイン・ソースの両端間で、またゲート・ソースの両端間で現れる電圧に応じて変化する。Ｃ_ｇｄにおける変化の方がＣ_ｇｓより著しい。というのは、単にＣ_ｇｄの両端間で現れる電圧がＣ_ｇｓの両端間のものよりはるかに高いからである。キャパシタンスにおけるこれらの変化は、デバイスのゲート部で現れる電圧、すなわちゲート電圧に対して影響を及ぼす。この影響は、ミラー・プラトーと呼ばれる。Ｍｏｈａｎらの「Power Electronics,Converters,Applications and Design」ISBN0-471-58404-8によれば、このミラー・プラトーは、スイッチング・トランジェント上のターンオフおよびターンオン立上りおよび立下り時間を引き起こし、タイミング・チャート４４に示されているように、ゲート電圧を平らにする。

これは、ターンオン時に、タイミング・チャート４２に示されているＬ_１内のエネルギーの余剰と、ターンオフ中にエネルギーの欠乏とを引き起こす。このコイル電流の欠乏が、高損失と遅いターンオフとを引き起こす。

タイミング・チャート４２に示されているように、ほとんどエネルギーのないパルスのために、放散性のハード・チャージング（ｄｉｓｓｉｐａｔｉｖｅａｎｄｈａｒｄｃｈａｒｇｉｎｇ）が引き起こされ、それにより周囲の電子回路内でＥＭＩ問題が引き起こされるおそれがある。さらに、図２に示されている駆動トポロジにおいて発生する可能性がある問題は、インダクタ１がゲート内への電荷の流れを遅くし、したがってゲート電圧が上昇することである。

図３は、図１に示されている制御回路２２を動作させる方法、すなわち、本発明による、第１のスイッチＴ_１、第２のスイッチＴ_２、第３のスイッチＴ_３のスイッチングを実行する方法の例示的な一実施形態のタイミング・チャート５０、５２、５４、５６を示す。

タイミング・チャート５０は、第３のスイッチＴ_３部で実行されるスイッチング動作を示し、したがって、スイッチ・コントローラ２４によって制御される第３のトランジスタＴ_３のスイッチング動作を示す。タイミング・チャート５２は、第１のスイッチＴ_１および第２のスイッチＴ_２のスイッチング動作、したがって、スイッチ・コントローラ２４によって実行されるＴ_１およびＴ_２のスイッチング動作の制御を示す。タイミング・チャート５４は、スイッチＴ_１、Ｔ_２、Ｔ_３のスイッチング動作により発生する電流Ｉ_Ｌを示し、タイミング・チャート５４は、ゲート２６部で発生する電圧Ｖ_ＧＳを示す、または描写する。

図３からわかるように、本発明のこの例示的な実施形態によれば、インダクタＬ_１のプリチャージが、第２のスイッチＴ_２および第３のスイッチＴ_３を切り替えることによって、ＭＯＳＦＥＴ１０のオン切替えを開始する前に実行される。具体的には、インダクタＬ_１は、半導体スイッチのオン切替えを開始する前に、すなわち、ｔ_２でＴ_２をオフに切り替える前に、インダクタ電流Ｉ_Ｌ（タイミング・チャート５４）を生成することによってプリチャージされる。換言すれば、第２のスイッチＴ_２と第３のスイッチＴ_３がオンに切り替えられる期間［ｔ_１：ｔ_２］が提供される。したがって、ＭＯＳＦＥＴ１０の実際のオン切替えがｔ_２で始まる前に、電流Ｉ_ＬがインダクタＬ_１内に生成される。

さらに、ｔ_５でのＭＯＳＦＥＴ１０の実際のオフ切替えが、第１のスイッチＴ_１のオフ切替えによって開始される前に、別の期間［ｔ_４：ｔ_５］、すなわちその期間中に第１のスイッチＴ_１と第３のスイッチＴ_３がオンに切り替えられる期間が提供される。

換言すれば、本発明のこの例示的な実施形態による駆動方式によれば、Ｔ_２とＴ_３および／またはＴ_１とＴ_３の間で、それぞれ重なり合う時間が提供される。これにより、インダクタ電流Ｉ_Ｌは、ＭＯＳＦＥＴ１０の実際のスイッチング動作の前に生成される。

これにより、はるかに高い初期電流がＭＯＳＦＥＴ１０のゲートを充電し、したがって、ＭＯＳＦＥＴ１０のゲート・キャパシタンスのより速い充電を可能にすることが有利である。さらに、Ｃ_ＤＣ内に、またＣ_ＤＣから流れる電荷の量を、Ｔ_２とＴ_３および／またはＴ_１とＴ_３の間の重なり合う時間の長さを制御することによってスイッチング・コントローラ２４で制御することができることが有利である。これにより、キャパシタンスＣ_ＤＣの両端間の電圧Ｖ_ＤＣを制御または調節することができることが有利である。これらの重なり合う時間を提供することによってＬ_１内で引き起こされる余分な電流（タイミング・チャート５４）は、あらゆる遷移、すなわちＭＯＳＦＥＴ１０のあらゆるスイッチングを純粋に共振するものとすることができ、これにより、どの高損失、およびＥＭＩにとって不利なゼロへのプルダウンをも回避することを引き起こすことができることが有利である。したがって、タイミング・チャート４２に示されているように、パルスにほとんどエネルギーがなく、放散性のハード・チャージングがＥＭＩ問題を引き起こす状況が回避される。さらに、本発明のこの例示的な実施形態の一態様によれば、タイミング・チャート５４に示されているインダクタＬ_１内の余分なエネルギーが、遷移後にＶ_ＣＣ内に回復される。さらに、タイミング・チャート４４とタイミング・チャート５６の比較からわかるように、ミラー・プラトーの長さを、図３に示されているスイッチング方式によって縮小することができることが有利である。

本発明のこの例示的な実施形態の他の態様によれば、スイッチング・コントローラ２４は、さらに、Ｔ_２とＴ_３および／またはＴ_１とＴ_３の間の重なり合う時間を制御することによって、ミラー・プラトーに対応する閾値電圧Ｖ_ＴＨより少しだけ高くなるようにＶ_ＤＣを調節するようになされる。これによって、オンおよびオフに切り替える対称性を少なくとも部分的に改善することができる。

さらに、本発明によれば、（電力ＭＯＳＦＥＴの）ゲートの放散性のハード・チャージングを回避し、同時にインダクタ内の余分な貯蔵電荷を低減する助けとなる任意のレベルにＶ_ＤＣを制御することができることが有利である。本発明によれば、この点に関する最適電圧は、Ｖ_ｔｈと０．５Ｖ_ｃｃの間の範囲内である。これらを展開するための既知の回路および方法では、Ｖ_ＤＣは、電力ＭＯＳＦＥＴのデューティ・サイクルによって決まり、これは欠点となる可能性がある。本発明の例示的な一実施形態によれば、変換器が５０％の一定デューティ・サイクルを有していない場合ですら、図１に示されているような共振ゲート・ドライバを使用することが可能であることが有利である。換言すれば、本発明によれば、変換器は、５０％以外のデューティ・サイクルで動作させることができる。

共振ゲート・ドライバ回路を制御するための制御回路の例示的な一実施形態を含む、共振ゲート・ドライバ回路の簡易回路図である。図２の左側のタイミング・チャートは、ゼロ電圧スイッチング（ＺＶＳ）ＭＯＳＦＥＴおよび５０％のデューティ・サイクルを駆動するための、理想化されたスイッチング方式と重要な状態変数を示し、図２の右側のタイミング・チャートは、ハード・スイッチング型ＭＯＳＦＥＴが５０％のデューティ・サイクルで駆動されたとき発生する可能性がある問題を示すタイミング・チャートである。本発明による、図１に示されている制御回路を動作させる方法の例示的な一実施形態を示すタイミング・チャートである。

Claims

半導体スイッチを駆動するための共振ドライバ回路を動作させる方法であって、前記ドライバ回路が、電源を前記半導体スイッチの制御端子に接続するための第１のスイッチと、グランドと前記半導体スイッチの前記制御端子との間で接続された第２のスイッチと、前記半導体スイッチの前記制御端子を、インダクタを介して電位に接続するための第３のスイッチとを含み、前記半導体スイッチのスイッチングを開始する前に前記第３のスイッチをスイッチングすることによって、前記インダクタをプリチャージするステップを含む方法。
前記インダクタが、前記半導体スイッチの前記スイッチングの前記開始前にインダクタ電流を生成することによってプリチャージされる、請求項１に記載の方法。
前記インダクタ電流が、第１の期間を提供することによって生成され、前記期間中に前記第２および第３のスイッチがオンに切り替えられる、請求項２に記載の方法。
前記インダクタ電流が、第２の期間を提供することによって生成され、前記期間中に前記第１および第３のスイッチがオンに切り替えられる、請求項２に記載の方法。
前記半導体スイッチのオン切替えが、前記第２のスイッチをオフに切り替え、前記第３のスイッチをオンに切り替えることによって実行され、前記半導体スイッチのオフ切替えが、前記第１のスイッチをオフに切り替え、前記第３のスイッチをオンに切り替えることによって実行される、請求項４に記載の方法。
前記インダクタとキャパシタンスの間の接続部での電圧が、前記第１、第２、第３のスイッチの前記スイッチングによって制御され、その結果、ミラー・プラトー電圧より高い最適電圧に達する、請求項１に記載の方法。
前記半導体スイッチがＭＯＳＦＥＴまたはＩＧＢＴである、請求項１に記載の方法。
半導体スイッチを駆動するための共振ゲート・ドライバ回路を制御するための制御回路において、前記ドライバ回路が、電源を前記半導体スイッチの制御端子に接続するための第１のスイッチと、グランドと前記半導体スイッチの前記制御端子との間で接続された第２のスイッチと、前記半導体スイッチの前記制御端子を、インダクタを介して電位に接続するための第３のスイッチとを含む制御回路であって、前記第１、第２、第３のスイッチの第１のスイッチングを制御するためのスイッチ・コントローラを備え、その結果、前記インダクタが、前記半導体スイッチのスイッチングを開始する前にプリチャージされる制御回路。
前記半導体スイッチの第２のスイッチングを開始するために、前記インダクタの前記プリチャージが第１の期間を提供することによって実行され、前記期間中に前記第２および第３のスイッチがオンに切り替えられ、前記半導体スイッチの第３のスイッチングを開始するために、第２の期間が提供され、前記期間中に前記第１および第３のスイッチがオンに切り替えられる、請求項８に記載の制御回路。
半導体スイッチを駆動するための電子ドライバ回路であって、電源を前記半導体スイッチの制御端子に接続するための第１のスイッチと、グランドと前記半導体スイッチの前記制御端子との間で接続された第２のスイッチと、前記半導体スイッチの前記制御端子を、インダクタを介して電位に接続するための第３のスイッチとを備え、前記インダクタが、前記半導体スイッチのスイッチングを開始する前に前記第３のスイッチをスイッチングすることによってプリチャージ可能である電子ドライバ回路。