WO2016006176A1 - 駆動装置 - Google Patents

駆動装置 Download PDF

Info

Publication number
WO2016006176A1
WO2016006176A1 PCT/JP2015/003134 JP2015003134W WO2016006176A1 WO 2016006176 A1 WO2016006176 A1 WO 2016006176A1 JP 2015003134 W JP2015003134 W JP 2015003134W WO 2016006176 A1 WO2016006176 A1 WO 2016006176A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
driver circuit
power supply
main power
switching element
Prior art date
Application number
PCT/JP2015/003134
Other languages
English (en)
French (fr)
Inventor
健治 小宮
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to US15/318,390 priority Critical patent/US20170126210A1/en
Priority to CN201580036708.5A priority patent/CN106664005A/zh
Publication of WO2016006176A1 publication Critical patent/WO2016006176A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit

Definitions

  • the present disclosure relates to a drive device that supplies a voltage to a driver circuit that drives a switching element.
  • Patent Document 1 proposes a gate drive circuit provided with a current source circuit for discharging a gate charge when the current flowing through the main terminal of the switching element is turned off.
  • a current adjusting circuit is provided for gradually discharging the gate charge by controlling the current source circuit in accordance with an increase in the voltage across the main terminal of the switching element.
  • Patent Document 2 proposes a drive circuit in which the gate charge discharge path immediately after the switching element is turned off is set to two paths, and then the path is automatically reduced to one as the drain voltage decreases. .
  • this drive circuit in order to construct the above mechanism, two MOSFETs and one monostable multivibrator circuit are added to the drive circuit having no discharge mechanism.
  • JP 2008-67593 A Japanese Patent Laid-Open No. 2001-45740
  • This disclosure aims to provide a drive device that achieves both high-speed switching and ringing suppression of output current with a simpler configuration.
  • a driving device supplies a voltage to a driver circuit that controls on / off of a switching element
  • the main power source connected to the driver circuit and the driver circuit with respect to the main power source Are connected in parallel to the driver circuit without any elements other than wiring, and are connected in series to the main power supply with the first capacitor and the driver circuit.
  • an impedance element arranged without any element other than wiring between the driver circuit and the driver circuit. The capacitance C 1 of the first capacitor, the gate capacitance Cgs of the switching elements, and, with respect to the intermediate potential Vdr between the driver circuit and the impedance element in a state in which the first capacitor is sufficiently charged, the relationship of Equation 1 Meet.
  • the electric charge accumulated in the first capacitor in the state where the switching element is off starts to be injected into the gate of the switching element at the same time as the driver circuit starts the operation for turning on the switching element.
  • the charge of the first capacitor which decreases with charge injection into the gate, is compensated by the main power supply.
  • an impedance element having a predetermined impedance is disposed between the first capacitor and the main power source. For this reason, a delay occurs in the movement of charges from the main power supply to the first capacitor. Therefore, the intermediate potential between the driver circuit and the impedance element starts decreasing at the same time when the driver circuit starts an operation for turning on the switching element. In other words, the voltage applied to the gate of the switching element starts to decrease.
  • the driver circuit starts an operation for turning on the switching element and, at the same time, acts to reduce the drive capability of the driver circuit. Therefore, in the drive circuit of the switching element that requires high-speed switching, the ringing of the output current is suppressed without providing a relatively large circuit for charge discharge as in Patent Document 1 and Patent Document 2. can do.
  • the voltage applied to the gate of the switching element can be kept larger than the threshold voltage.
  • the switching element is driven in a state where the gate potential is lowered by at least 10% with respect to the intermediate potential Vdr between the driver circuit and the impedance element. Can do. Therefore, it is possible to apply a minimum gate potential that can drive the switching element, and it is possible to reduce the drive capability of the driver circuit when the switching element is on.
  • FIG. 1 is a circuit diagram showing a drive device and its peripheral circuits according to a first embodiment. It is a figure which shows the time change of a drain current and a drive voltage.
  • the driving device 100 is a power supply device for supplying a voltage to the driver circuit 200 and thus applying a voltage to the gate of the switching element 300.
  • the driver circuit 200 controls on / off of the switching element 300 based on a control signal input from the control unit (CNT) 500, and the amount of current flowing through the load 400 is controlled.
  • the switching element 300 in the present embodiment is assumed to be a power MOS transistor.
  • the driving device 100 includes a main power supply 10, a first capacitor 11, a second capacitor 12, and an impedance element (IMP) 13.
  • IMP impedance element
  • the main power supply 10 supplies a voltage to the driver circuit 200 and is a DC power supply for generating a voltage to be applied to the gate of the switching element 300.
  • the first capacitor 11 is connected to the main power supply 10 in parallel with the driver circuit 200.
  • the first capacitor 11 is disposed immediately before the terminal A and the terminal B that are output terminals of the driving device 100, and both ends of the first capacitor 11 and both ends of the driver circuit 200 are connected without any elements other than wiring. ing.
  • the second capacitor 12 is connected to the main power supply 10 in parallel with the first capacitor 11.
  • the second capacitor 12 acts as a smoothing capacitor for smoothing voltage fluctuation caused by an element (not shown) or the like interposed between the second capacitor 12 and the main power supply 10.
  • the impedance element 13 is, for example, a resistor, and is connected between the main power supply 10 and the first capacitor 11 and in series with the first capacitor 11 with respect to the main power supply 10. In other words, the first capacitor 11 and the driver circuit 200 are in parallel with the impedance element 13.
  • the impedance element 13 is connected to the positive electrode side of the main power supply 10.
  • the second capacitor 12 described above is in parallel connection with the impedance element 13 with respect to the main power supply 10, and no element other than wiring is interposed between the second capacitor 12 and the impedance element 13.
  • the terminal B on the low potential side is assumed to be ground (GND). Further, the potential of the terminal A on the high potential side in a state where the first capacitor 11 is sufficiently charged is denoted as Vdr.
  • Vdr is a potential obtained by subtracting the voltage drop due to the impedance element 13 from the voltage across the main power supply 10.
  • the driver circuit 200 has a configuration in which an on-side switch 210 and an off-side switch 220 are connected in series. One end of the on-side switch 210 is connected to the terminal A of the driving device 100, and one end of the off-side switch 220. Is connected to terminal B. A gate of the switching element 300 is connected to an intermediate point between the on-side switch 210 and the off-side switch 220.
  • the on-side switch 210 and the off-side switch 220 are configured by MOS transistors.
  • the control unit 500 When the switching element 300 is turned on, the control unit 500 outputs a control signal indicating that the on-side switch 210 is turned on and the off-side switch 220 is turned off. As a result, the same voltage as the terminal A of the driving device 100 is applied to the gate of the switching element 300, and the switching element 300 is turned on. On the other hand, when the switching element 300 is turned off, the control unit 500 outputs a control signal to turn off the on-side switch 210 and turn on the off-side switch 220. As a result, the gate of the switching element 300 has the same GND potential as that of the terminal B of the driving device 100, and the charge present in the gate is pulled away, so that the switching element 300 is turned off.
  • the capacitance C 1 of the first capacitor 11 is the gate capacitance Cgs of the switching element 300, the threshold voltage Vth of the switching element 300, and, with respect to Vdr as described above, satisfy the relationship of Equation 7.
  • FIG. 2 is a schematic diagram of a result of the inventor performing a circuit simulation.
  • the on-side switch 210 is turned off and the off-side switch 220 is turned on by the control unit 500.
  • the control unit 500 outputs a control signal for turning on the switching element 300 to the driver circuit 200.
  • the on-side switch 210 is turned on and the off-side switch 220 is turned off.
  • the drive voltage is a constant voltage defined by the main power supply 10 as shown by the dotted line in FIG. In such a configuration, since the voltage defined for the main power supply is always applied to the gate of the switching element 300, the drain current increases sharply and ringing occurs.
  • the driving device 100 includes the first capacitor 11 and the impedance element 13.
  • Vdr is applied as a drive voltage to the gate.
  • the charge accumulated in the first capacitor 11 is injected into the gate of the switching element 300 and decreases.
  • the decrease in the electric charge of the first capacitor 11 is filled by the main power supply 10 or the second capacitor 12, but since the impedance element 13 is provided in the current path to the first capacitor 11, the discharge speed of the first capacitor 11 is increased. Exceeds the filling speed. For this reason, the drive voltage decreases after time t1.
  • time t2 when the discharge rate of the first capacitor 11 falls below the filling rate, charge starts to be accumulated in the first capacitor 11, so that the drive voltage increases.
  • the maximum value of the drive voltage defined by the main power supply 10 and the impedance element 13 can be applied to the gate of the switching element 300 at the time t1, the rise of the drain current, that is, di / Dt can be made substantially equal to the conventional configuration. In other words, high-speed switching can be realized.
  • the drive voltage can be lowered immediately after time t1
  • the drive capability of the driver circuit 200 can be temporarily reduced, and di / dt can be suppressed. Therefore, as shown by the solid line in FIG. 2, ringing of the drain current can be suppressed.
  • the gate capacitance of the switching element 300 is denoted as Cgs, and the drive voltage after time t1 is denoted as V (t).
  • Equation 4 Since the total amount of charge does not change before and after time t1, Equation 4 is established.
  • Equation 5 is established when Equation 4 is solved for V (t) and V (t)> Vth is applied.
  • Equation 4 is changed to V (t ) And V (t) ⁇ 0.9 Vdr is applied, and Equation 6 is established.
  • the capacitance C 1 of the first capacitor 11 is equal to the gate potential Cgs of the switching element 300 and the intermediate potential between the driver circuit 200 and the impedance element when the first capacitor 11 is sufficiently charged. If the relationship of Formula 7 is satisfied with respect to Vdr, the above-described effects can be obtained.
  • the impedance element 13 is a resistor having a resistance value R
  • the unit of capacitance is F
  • the unit of resistance is ⁇
  • the unit of frequency is Hz.
  • the lower limit of the resistance value R will be examined.
  • Decrease in driving capability can be realized by not reached on the amount of charge the charge of the first capacitor 11 is defined in the capacitance C 1.
  • the charging time of the first capacitor 11 must be longer than the switching time, which is the time from the start of drain current rise to completion.
  • e is the number of Napiers. Therefore, assuming that the minimum value of the switching time is 10 ns, eC 1 R> 10 ⁇ 10 ⁇ 9 is satisfied.
  • the switching element 300 is periodically turned on / off at a predetermined frequency, which is synchronized with the on / off of the on-side switch 210 in the driver circuit 200.
  • the drive voltage starts to decrease with respect to Vdr after the on-side switch 210 transitions from on to off, but must return to Vdr before the on-side switch 210 transitions on again.
  • the resistance value R [ ⁇ ] of the impedance element 13 is related to the capacitance C 1 [F], the carrier frequency f [Hz], and the duty ratio D of the first capacitor 11 by the formula 10. It is preferable to set so as to satisfy.
  • the impedance element 13 may employ, for example, a coil having a self inductance L.
  • the unit of capacitance is F
  • the unit of self-inductance is H
  • the unit of frequency is Hz.
  • e is the number of Napiers
  • ⁇ is the circumference ratio.
  • the lower limit of the self-inductance L is examined.
  • the charging time constant C 1 R of the first capacitor 11 may be replaced with 2 ⁇ (C 1 L) 1/2 . That is, the self-inductance L preferably satisfies Formula 11.
  • the upper limit of the self-inductance L is examined.
  • the charging time constant C 1 R of the first capacitor 11 may be replaced with 2 ⁇ (C 1 L) 1/2 as compared with the first embodiment. That is, the self-inductance L preferably satisfies Formula 11.
  • the self-inductance [H] of the impedance element 13 has the relationship of Equation 13 with respect to the capacitance C 1 [F], the carrier frequency f [Hz], and the duty ratio D of the first capacitor 11. It is preferable to set so as to satisfy.
  • the capacitance C 1 of the first capacitor 11 satisfies Expression 7.
  • V (t) drive voltage
  • V (t) takes a value in the vicinity of Vth
  • the rise of the drain current, that is, di / dt becomes too small, resulting in a significant switching loss. It may get worse.
  • the rate of decrease of V (t) with respect to Vdr is about 50% which is smaller than 90%, a further ringing suppression effect can be expected. That is, it is preferable that the capacitance C 1 satisfies the formula 14.
  • V 0 is a constant that satisfies 1 ⁇ V 0 ⁇ 20. If the capacitance C 1 satisfies C 1 ⁇ 3 Cgs, a further ringing suppression effect can be expected.
  • the voltage across the first capacitor 11 after charging may not be stable. Therefore, for example, in order to be effective for the switching element 300 having a switching time longer than 10 ⁇ s and to sufficiently stabilize the voltage across the first capacitor 11, it is preferable to satisfy Formula 15.
  • the configuration in which the driving device 100 includes the second capacitor 12 has been described.
  • the above-described effects can be achieved even in a configuration in which the second capacitor 12 is not disposed. it can.
  • the second capacitor 12 has the second capacitor 12 because it smooths the fluctuation of the voltage generated in an arbitrary circuit configured between the main power supply 10 and the second capacitor 12. It is preferable.
  • the driver circuit 200 includes two MOS transistors.
  • the driving device 100 can be applied to driver circuits other than this example.
  • an example of a power MOS transistor is shown as an example of the switching element 300.
  • the present invention is not limited to this example, and the driving device 100 can be applied to, for example, an insulated gate bipolar transistor (IGBT).
  • IGBT insulated gate bipolar transistor
  • the present invention can be applied to a GaN-based high electron mobility transistor (HEMT) or a SiC-based MOSFET.
  • HEMT high electron mobility transistor
  • SiC-based MOSFET SiC-based MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Dc-Dc Converters (AREA)

Abstract

　より簡素な構成で、スイッチングの高速化と出力電流のリンギング抑制を両立する駆動装置を提供する。スイッチング素子（３００）のオンオフを制御するドライバ回路（２００）に電圧を供給する駆動装置は、ドライバ回路に接続される主電源（１０）と、主電源に対して、ドライバ回路に並列に接続され、ドライバ回路との間に配線以外の素子を介することなく配置された第１キャパシタ（１１）と、主電源に対して、第１キャパシタおよびドライバ回路と直列に接続され、第１キャパシタおよびドライバ回路との間に配線以外の素子を介することなく配置されたインピーダンス素子（１３）と、を備えている。第１キャパシタの静電容量Ｃ１は、スイッチング素子のゲート容量Ｃｇｓ、および、第１キャパシタが十分充電された状態におけるドライバ回路とインピーダンス素子との間の中間電位Ｖｄｒに対して、以下の関係を満たす。

Description

駆動装置 関連出願の相互参照
　本出願は、２０１４年７月１０日に出願された日本出願番号２０１４－１４２４３８号に基づくもので、ここにその記載内容を援用する。
　本開示は、スイッチング素子を駆動するドライバ回路に電圧を供給する駆動装置に関する。
　スイッチング素子を駆動するドライバ回路では、スイッチング損失の低減を目的として、より高速のスイッチングが要求されている。しかしながら、スイッチングを高速化すると、ＥＭＩ（電磁妨害）ノイズやサージなどの問題が生じる。具体的には、スイッチング素子の出力電流にリンギングが発生してしまう。
　これを解消するため、特許文献１では、スイッチング素子の主端子に流れる電流をターンオフする際にゲート電荷を放電するための電流源回路が設けられたゲート駆動回路が提案されている。また、スイッチング素子の主端子の両端電圧の上昇に応じて電流源回路を制御して、ゲート電荷を徐々に放電する電流調整回路が設けられている。これにより、スイッチング素子の製造ばらつきや動作条件などに関わらず、効果的にサージとターンオフ損失の両方を低減できる。
　一方、特許文献２では、スイッチング素子のオフ直後のゲート電荷の放電経路を２経路にし、その後、ドレイン電圧の低下に伴って自動的に経路を１つに減ずるような駆動回路が提案されている。この駆動回路では、上記機構を構築するために、放電機構を有さない駆動回路に対して２つのＭＯＳＦＥＴとひとつのモノステーブルマルチバイブレータ回路を付加している。
特開２００８－６７５９３号公報 特開２００１－４５７４０号公報
　しかしながら、上記２つの特許文献における駆動回路は、放電機構を有さない駆動回路に対して、いずれも比較的大規模な回路を追加している。このため、スイッチング素子の駆動装置全体として回路規模が大きくなるという問題がある。加えて、特別な回路の付加はコストアップにつながってしまう。
　本開示は、スイッチングの高速化と出力電流のリンギング抑制を両立する駆動装置を、より簡素な構成で提供することを目的とする。
　本開示の一態様によれば、駆動装置は、スイッチング素子のオンオフを制御するドライバ回路に電圧を供給するものであって、ドライバ回路に接続される主電源と、主電源に対して、ドライバ回路に並列に接続され、ドライバ回路との間に配線以外の素子を介することなく配置された第１キャパシタと、主電源に対して、第１キャパシタおよびドライバ回路と直列に接続され、第１キャパシタおよびドライバ回路との間に配線以外の素子を介することなく配置されたインピーダンス素子と、を備える。第１キャパシタの静電容量Ｃ１は、スイッチング素子のゲート容量Ｃｇｓ、および、第１キャパシタが十分充電された状態におけるドライバ回路とインピーダンス素子との間の中間電位Ｖｄｒに対して、数式１の関係を満たす。
Figure JPOXMLDOC01-appb-M000001
 　スイッチング素子がオフの状態において第１キャパシタに蓄積された電荷は、ドライバ回路がスイッチング素子をオンするための動作を開始すると同時に、スイッチング素子のゲートに注入され始める。一方、ゲートへの電荷注入に伴って減少する第１キャパシタの電荷は、主電源により補填される。ここで、第１キャパシタと主電源との間には、所定のインピーダンスを有するインピーダンス素子が配置されている。このため、主電源から第１キャパシタへの電荷の移動に遅延が生じる。よって、ドライバ回路とインピーダンス素子との間の中間電位は、ドライバ回路がスイッチング素子をオンするための動作を開始すると同時に減少を開始する。換言すれば、スイッチング素子のゲートに印加される電圧が減少を開始する。
　以上のように、第１キャパシタおよびインピーダンス素子を有することによって、ドライバ回路がスイッチング素子をオンするための動作を開始すると同時に、ドライバ回路のドライブ能力を低下させるように作用する。したがって、高速スイッチングを必要とするスイッチング素子の駆動回路において、特許文献１および特許文献２のように、電荷の放電に供される比較的大規模な回路を設けることなく、出力電流のリンギングを抑制することができる。
　なお、数式１の関係を満たすことにより、スイッチング素子のゲートに印加される電圧について閾値電圧より大きい状態を保つことができる。また、ドライバ回路がスイッチング素子をオンするための動作を開始した直後、ゲート電位がドライバ回路とインピーダンス素子との間の中間電位Ｖｄｒに対して、少なくとも１０％低下した状態でスイッチング素子を駆動させることができる。したがって、スイッチング素子を駆動できる最低限のゲート電位の印加が可能であって、スイッチング素子のオン時においてドライバ回路におけるドライブ能力の低下させることができる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。
第１実施形態に係る駆動装置およびその周辺回路を示す回路図である。 ドレイン電流およびドライブ電圧の時間変化を示す図である。
　以下、本開示の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
　（第１実施形態）
　最初に、図１を参照して、本実施形態に係る駆動装置の概略構成について説明する。
　図１に示すように、この駆動装置１００は、ドライバ回路２００に電圧を供給し、ひいてはスイッチング素子３００のゲートに電圧を印加するための電源装置である。ドライバ回路２００は、制御部（ＣＮＴ）５００から入力される制御信号に基づいてスイッチング素子３００のオンオフを制御し、負荷４００に流れる電流量が制御される。なお、本実施形態におけるスイッチング素子３００は、パワーＭＯＳトランジスタを想定している。
　この駆動装置１００は、主電源１０と、第１キャパシタ１１と、第２キャパシタ１２と、インピーダンス素子（ＩＭＰ）１３と、を備えている。
　主電源１０は、ドライバ回路２００に電圧を供給するものであり、スイッチング素子３００のゲートに印加すべき電圧を発生させるための直流電源である。
　第１キャパシタ１１は、主電源１０に対してドライバ回路２００と並列に接続されている。第１キャパシタ１１は、駆動装置１００の出力端子である端子Ａおよび端子Ｂの直前に配置されており、第１キャパシタ１１の両端とドライバ回路２００の両端は配線を除く素子を介することなく接続されている。
　第２キャパシタ１２は、主電源１０に対して第１キャパシタ１１と並列に接続されている。第２キャパシタ１２は、第２キャパシタ１２と主電源１０との間に介される図示しない素子等に起因する電圧のゆらぎを平滑化するための平滑コンデンサとして作用する。
　インピーダンス素子１３は、例えば抵抗器であり、主電源１０と第１キャパシタ１１との間であって主電源１０に対して第１キャパシタ１１と直列に接続されている。言い換えれば、インピーダンス素子１３に対して、第１キャパシタ１１とドライバ回路２００は並列の関係にある。インピーダンス素子１３は、主電源１０における正極側に接続されている。なお、上記した第２キャパシタ１２は、主電源１０に対してインピーダンス素子１３と並列接続の関係にあり、第２キャパシタ１２とインピーダンス素子１３との間は配線を除く素子を介していない。
　本実施形態では、この駆動装置１００の出力端子のうち、低電位側の端子Ｂはグランド（ＧＮＤ）とする。また、第１キャパシタ１１が十分に充電された状態における高電位側の端子Ａの電位をＶｄｒと示す。Ｖｄｒは、主電源１０の両端の電圧に対して、インピーダンス素子１３による電圧降下分を差し引いた電位となる。
　ドライバ回路２００は、オン側スイッチ２１０とオフ側スイッチ２２０とが直列に接続された構成となっており、オン側スイッチ２１０の一端が駆動装置１００の端子Ａに接続され、オフ側スイッチ２２０の一端が端子Ｂに接続されている。スイッチング素子３００のゲートは、オン側スイッチ２１０と、オフ側スイッチ２２０の中間点に接続されている。なお、本実施形態におけるオン側スイッチ２１０およびオフ側スイッチ２２０はＭＯＳトランジスタにより構成されている。
　スイッチング素子３００をオンする場合、制御部５００がオン側スイッチ２１０をオンし、オフ側スイッチ２２０をオフする旨の制御信号を出力する。これにより、スイッチング素子３００のゲートには、駆動装置１００の端子Ａと同一の電圧が印加され、スイッチング素子３００がオンする。一方、スイッチング素子３００をオフする場合、制御部５００がオン側スイッチ２１０をオフし、オフ側スイッチ２２０をオンする旨の制御信号を出力する。これにより、スイッチング素子３００のゲートは、駆動装置１００の端子Ｂと同一のＧＮＤ電位となり、ゲートに存在する電荷が引きぬかれてスイッチング素子３００がオフする。
　なお、第１キャパシタ１１の静電容量Ｃ１は、スイッチング素子３００のゲート容量Ｃｇｓ、スイッチング素子３００の閾値電圧Ｖｔｈ、および、上記したＶｄｒに対して、数式７の関係を満たしている。
　次に、図１および図２を参照して、本実施形態に係る駆動装置１００の作用効果について説明する。なお、図２は、発明者が回路シミュレーションを実行した結果の概略図である。
　スイッチング素子３００が、オフの状態が十分長い時間経過した状態から、オンの状態に遷移する場合について説明する。
　スイッチング素子３００がオフの状態（図２における時刻ｔ１以前）は、上記したように、制御部５００によって、オン側スイッチ２１０がオフの状態とされ、オフ側スイッチ２２０がオンの状態とされている。この状態では、端子Ａの電位（＝ドライブ電圧）はＶｄｒである。すなわち、ドライブ電圧は主電源１０の両端の電圧に対して、インピーダンス素子１３による電圧降下分を差し引いた電位である。
　時刻ｔ１において、制御部５００はドライバ回路２００に対して、スイッチング素子３００をオンする旨の制御信号を出力する。これにより、オン側スイッチ２１０がオンし、オフ側スイッチ２２０がオフする。従来構成のように、第１キャパシタ１１およびインピーダンス素子１３が配置されていない構成においては、ドライブ電圧は、図２の点線に示すように、主電源１０により規定される一定の電圧となる。このような構成では、スイッチング素子３００のゲートに、主電源に規定される電圧が常に印加されるため、ドレイン電流の増加が急峻であり、リンギングが発生してしまう。
　一方、本実施形態では、駆動装置１００が第１キャパシタ１１およびインピーダンス素子１３を有している。時刻ｔ１において、オン側スイッチ２１０がオンされ、オフ側スイッチ２２０がオフされると、ゲートにはドライブ電圧としてＶｄｒが印加される。その後、第１キャパシタ１１に蓄積されていた電荷は、スイッチング素子３００のゲートに注入されて減少する。第１キャパシタ１１の電荷の減少分は、主電源１０あるいは第２キャパシタ１２により充填されるが、第１キャパシタ１１への電流経路にインピーダンス素子１３を介しているため、第１キャパシタ１１の放電速度に対して充填速度を上回る。このため、ドライブ電圧は、時刻ｔ１以降減少していく。そして、時刻ｔ２において、第１キャパシタ１１の放電速度が充填速度を下回ると、第１キャパシタ１１に電荷が蓄積され始めるため、ドライブ電圧が上昇していく。
　これによれば、時刻ｔ１の時点において、スイッチング素子３００のゲートには、主電源１０とインピーダンス素子１３により規定されるドライブ電圧の最大値を印加することができるので、ドレイン電流の立ち上がり、すなわちｄｉ／ｄｔを、従来の構成とほぼ同等にすることができる。換言すれば、高速スイッチングを実現することができる。
　加えて、上記したように、時刻ｔ１直後からドライブ電圧を低下させることができるので、ドライバ回路２００のドライブ能力を一時的に低減させることができ、ｄｉ／ｄｔを抑制することができる。したがって、図２の実線に示すように、ドレイン電流のリンギングを抑制することができる。
　次に、第１キャパシタ１１の静電容量Ｃ１について定量的に説明する。
　ここで、スイッチング素子３００のゲート容量をＣｇｓと示し、時刻ｔ１以降のドライブ電圧をＶ（ｔ）と示す。
　時刻ｔ１の前後で、電荷の総量は変化しないから、数式４が成り立つ。
Figure JPOXMLDOC01-appb-M000002
 　そして、Ｖ（ｔ）はスイッチング素子３００の閾値電圧Ｖｔｈよりも常に大きくなくてはならないから、数式４をＶ（ｔ）について解いてＶ（ｔ）＞Ｖｔｈを適用すると、数式５が成り立つ。
Figure JPOXMLDOC01-appb-M000003
 　一方、Ｖ（ｔ）がＶｄｒに対して僅かでも低下すればドライブ能力の低減が見込めるが、例えば、Ｖ（ｔ）がＶｄｒの９０％より小さくなるようにするには、数式４をＶ（ｔ）について解いてＶ（ｔ）＜０．９Ｖｄｒを適用すればよく、数式６が成り立つ。
Figure JPOXMLDOC01-appb-M000004
 　以上のことから、第１キャパシタ１１の静電容量Ｃ１は、スイッチング素子３００のゲート容量Ｃｇｓ、および、第１キャパシタ１１が十分充電された状態におけるドライバ回路２００とインピーダンス素子との間の中間電位Ｖｄｒに対して、数式７の関係を満たすようにすれば、上記した作用効果を奏することができる。
Figure JPOXMLDOC01-appb-M000005
 　次に、インピーダンス素子１３のインピーダンスについて定量的に説明する。
　なお、本実施形態では、インピーダンス素子１３が抵抗値Ｒの抵抗器である場合について説明する。なお、以下の説明では、静電容量の単位はＦ、抵抗値の単位はΩ、周波数の単位はＨｚである。
　まず、抵抗値Ｒの下限について検討する。上記した作用効果を発揮するためには、ドレイン電流の立ち上がりの過渡期において、ドライバ回路２００のドライブ能力を抑制する必要がある。ドライブ能力の低下は第１キャパシタ１１の電荷が静電容量Ｃ１に規定される電荷量に達していないことによって実現できる。換言すれば、ドレイン電流の立ち上がり開始から完了までの時間であるスイッチング時間に対して、第１キャパシタ１１の充電時間が長くなければならない。
　第１キャパシタ１１の充電時間は、充電時定数（＝Ｃ１Ｒ）のｅ倍程度である。ここで、ｅはネイピア数である。よって、スイッチング時間の最小値が１０ｎｓであると仮定すれば、ｅＣ１Ｒ＞１０×１０－９であり、これを整理すると数式８が成り立つ。
Figure JPOXMLDOC01-appb-M000006
 　次いで、抵抗値Ｒの上限について検討する。スイッチング素子３００は所定の周波数で周期的にオンオフするが、これはドライバ回路２００におけるオン側スイッチ２１０のオンオフと同期している。ドライブ電圧は、オン側スイッチ２１０がオンからオフに遷移した後Ｖｄｒに対して低下を開始するが、オン側スイッチ２１０が再びオンに遷移するまでにＶｄｒまで復帰していなければならない。
　オン側スイッチ２１０がオンからオフに遷移した後、再びオンに遷移するまでの時間は、スイッチング素子３００の駆動周波数であるキャリア周波数ｆとデューティ比Ｄとを用いて（１－Ｄ）／ｆと表すことができるから、第１キャパシタ１１の充電時間（＝ｅＣ１Ｒ）との関係は数式９のようになる。
Figure JPOXMLDOC01-appb-M000007
 　以上のことから、インピーダンス素子１３の抵抗値Ｒ［Ω］は、第１キャパシタ１１の静電容量Ｃ１［Ｆ］、キャリア周波数ｆ［Ｈｚ］、およびデューティ比Ｄに対して、数式１０の関係を満たすように設定することが好ましい。
Figure JPOXMLDOC01-appb-M000008
 　（変形例）
　なお、インピーダンス素子１３は、抵抗器のほか、例えば自己インダクタンスＬのコイルなどを採用してもよい。以下の説明では、静電容量の単位はＦ、自己インダクタンスの単位はＨ、周波数の単位はＨｚである。また、ｅはネイピア数であり、πは円周率である。
　まず、自己インダクタンスＬの下限について検討する。上記した第１実施形態に対して、第１キャパシタ１１の充電時定数Ｃ１Ｒを、２π（Ｃ１Ｌ）１／２に置換すればよい。すなわち、自己インダクタンスＬは、数式１１を満たすことが好ましい。
Figure JPOXMLDOC01-appb-M000009
 　次いで、自己インダクタンスＬの上限について検討する。上限についても、上記した第１実施形態に対して、第１キャパシタ１１の充電時定数Ｃ１Ｒを、２π（Ｃ１Ｌ）１／２に置換すればよい。すなわち、自己インダクタンスＬは、数式１１を満たすことが好ましい。
Figure JPOXMLDOC01-appb-M000010
 　以上のことから、インピーダンス素子１３の自己インダクタンス［Ｈ］は、第１キャパシタ１１の静電容量Ｃ１［Ｆ］、キャリア周波数ｆ［Ｈｚ］、およびデューティ比Ｄに対して、数式１３の関係を満たすように設定することが好ましい。
Figure JPOXMLDOC01-appb-M000011
 　（その他の実施形態）
　以上、本開示の一実施形態について説明したが、本開示は上記した実施形態になんら制限されることなく、本開示の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
　上記した実施形態では、第１キャパシタ１１の静電容量Ｃ１が数式７を満たすことが好適であることを示した。ここで、ドライブ電圧Ｖ（ｔ）＞Ｖｔｈを満たしても、Ｖ（ｔ）がＶｔｈ近傍の値をとる場合には、ドレイン電流の立ち上がり、すなわちｄｉ／ｄｔが小さくなりすぎてスイッチング損失が大幅に悪化する場合がある。また、Ｖ（ｔ）のＶｄｒに対する低下率も、９０％よりもさらに小さい５０％程度とすると、さらなるリンギング抑制効果が期待できる。すなわち、静電容量Ｃ１は数式１４を満たすことが好ましい。
Figure JPOXMLDOC01-appb-M000012
 　ここで、Ｖ０は１＜Ｖ０＜２０を満たす定数である。なお、静電容量Ｃ１がＣ１＜３Ｃｇｓを満たすようにすれば、さらなるリンギング抑制効果を期待できる。
　また、上記した実施形態では、抵抗値Ｒの下限について、抵抗値Ｒが数式８を満たすことが好適であることを示した。これは、スイッチング時間の最小値を１０ｎｓと仮定した場合であり、スイッチング時間が１０ｎｓよりも長いスイッチング素子３００に対しては、十分な充電時間を確保できない場合がある。また、抵抗値Ｒの上限について、抵抗値Ｒが数式９を満たすことが好適であることを示した。これは、オン側スイッチ２１０がオンからオフに遷移した後、再びオンに遷移するまでの時間（１－Ｄ）／ｆに対して、第１キャパシタ１１の充電時間（＝ｅＣ１Ｒ）が小さいことを示すものである。しかしながら、（１－Ｄ）／ｆ≒ｅＣ１Ｒの条件では、充電後の第１キャパシタ１１の両端電圧が安定しない場合がある。よって、例えば、スイッチング時間が１０μｓよりも長いスイッチング素子３００に対しても有効であり、且つ、第１キャパシタ１１の両端電圧の十分に安定させるために、数式１５を満たすことが好ましい。
Figure JPOXMLDOC01-appb-M000013
 　また、上記した実施形態およびその変形例において、駆動装置１００が第２キャパシタ１２を有する構成について示したが、第２キャパシタ１２が配置されていない構成であっても上記の作用効果を奏することができる。ただし、第２キャパシタ１２は、主電源１０と第２キャパシタ１２との間に構成される任意の回路において発生する電圧のゆらぎを平滑化するものであるから、第２キャパシタ１２を有していることが好ましい。
　また、上記した実施形態およびその変形例において、ドライバ回路２００を、ＭＯＳトランジスタ２つで構成する例について示したが、駆動装置１００はこの例以外のドライバ回路にも適用することができる。
　また、上記した実施形態およびその変形例において、スイッチング素子３００の一例としてパワーＭＯＳトランジスタの例について示した。しかしながら、この例に限定されるものではなく、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）に対しても、駆動装置１００を適用することができる。また、例えば、ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ）や、ＳｉＣ系のＭＯＳＦＥＴにも適用することができる。
　　本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims (6)

  1. 　スイッチング素子（３００）のオンオフを制御するドライバ回路（２００）に電圧を供給する駆動装置であって、
    　前記ドライバ回路に接続される主電源（１０）と、
    　前記主電源に対して、前記ドライバ回路に並列に接続され、前記ドライバ回路との間に配線以外の素子を介することなく配置された第１キャパシタ（１１）と、
    　前記主電源に対して、前記第１キャパシタおよび前記ドライバ回路と直列に接続され、前記第１キャパシタおよび前記ドライバ回路との間に配線以外の素子を介することなく配置されたインピーダンス素子（１３）と、を備え、
    　前記第１キャパシタの静電容量Ｃ１は、前記スイッチング素子のゲート容量Ｃｇｓ、および、前記第１キャパシタが十分充電された状態における前記ドライバ回路と前記インピーダンス素子との間の中間電位Ｖｄｒ、および、前記スイッチング素子の閾値電圧Ｖｔｈに対して、数式１の関係を満たす駆動装置。
    Figure JPOXMLDOC01-appb-M000014
  2. 　前記インピーダンス素子は、抵抗器である請求項１に記載の駆動装置。
  3. 　前記抵抗器の抵抗値Ｒ［Ω］は、前記第１キャパシタの静電容量Ｃ１［Ｆ］、キャリア周波数ｆ［Ｈｚ］、デューティ比Ｄ、およびネイピア数ｅに対して、数式２の関係を満たす請求項２に記載の駆動装置。
    Figure JPOXMLDOC01-appb-M000015
  4. 　前記インピーダンス素子は、コイルである請求項１に記載の駆動装置。
  5. 　前記コイルの自己インダクタンスＬ［Ｈ］は、前記第１キャパシタの静電容量Ｃ１［Ｆ］、キャリア周波数ｆ［Ｈｚ］、およびデューティ比Ｄに対して、数式３の関係を満たす請求項４に記載の駆動装置。
    Figure JPOXMLDOC01-appb-M000016
  6. 　前記主電源に対して、前記インピーダンス素子と並列に接続され、前記インピーダンス素子との間に配線以外の素子を介することなく配置された第２キャパシタ（１２）を有する請求項１～５のいずれか１項に記載の駆動装置。
PCT/JP2015/003134 2014-07-10 2015-06-23 駆動装置 WO2016006176A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/318,390 US20170126210A1 (en) 2014-07-10 2015-06-23 Drive device
CN201580036708.5A CN106664005A (zh) 2014-07-10 2015-06-23 驱动装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014142438A JP6256230B2 (ja) 2014-07-10 2014-07-10 駆動装置
JP2014-142438 2014-07-10

Publications (1)

Publication Number Publication Date
WO2016006176A1 true WO2016006176A1 (ja) 2016-01-14

Family

ID=55063834

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/003134 WO2016006176A1 (ja) 2014-07-10 2015-06-23 駆動装置

Country Status (4)

Country Link
US (1) US20170126210A1 (ja)
JP (1) JP6256230B2 (ja)
CN (1) CN106664005A (ja)
WO (1) WO2016006176A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006333643A (ja) * 2005-05-27 2006-12-07 Toyota Motor Corp 電圧駆動型トランジスタのゲート回路
JP2007505544A (ja) * 2003-09-08 2007-03-08 コニンクリユケ フィリップス エレクトロニクス エヌ．ブイ． 半導体スイッチの高周波制御
JP2007174134A (ja) * 2005-12-21 2007-07-05 Toyo Electric Mfg Co Ltd 高速ゲート駆動回路
JP2013062965A (ja) * 2011-09-14 2013-04-04 Sanken Electric Co Ltd 半導体モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000324801A (ja) * 1999-05-11 2000-11-24 Fuji Electric Co Ltd 電圧制御形半導体素子の駆動回路
CN102315757B (zh) * 2010-07-07 2014-07-09 台达能源技术（上海）有限公司 驱动功率开关元件的驱动器
JP2012222853A (ja) * 2011-04-04 2012-11-12 Mitsubishi Electric Corp 太陽光発電用電力変換装置
JP4942861B1 (ja) * 2011-06-09 2012-05-30 三菱電機株式会社 ゲート駆動回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007505544A (ja) * 2003-09-08 2007-03-08 コニンクリユケ フィリップス エレクトロニクス エヌ．ブイ． 半導体スイッチの高周波制御
JP2006333643A (ja) * 2005-05-27 2006-12-07 Toyota Motor Corp 電圧駆動型トランジスタのゲート回路
JP2007174134A (ja) * 2005-12-21 2007-07-05 Toyo Electric Mfg Co Ltd 高速ゲート駆動回路
JP2013062965A (ja) * 2011-09-14 2013-04-04 Sanken Electric Co Ltd 半導体モジュール

Also Published As

Publication number Publication date
JP2016019418A (ja) 2016-02-01
JP6256230B2 (ja) 2018-01-10
CN106664005A (zh) 2017-05-10
US20170126210A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
US10897254B2 (en) Power semiconductor drive circuit, power semiconductor circuit, and power module circuit device
JP5012930B2 (ja) ハイブリッドパワーデバイス
US8513937B2 (en) Switching regulator with optimized switch node rise time
WO2017038390A1 (ja) スイッチング素子駆動装置
EP2599205B1 (en) Regulated bootstrap power supply
JP6328056B2 (ja) 半導体集積回路装置および電源システム
US20150381159A1 (en) Load Drive Control Device
JP6350479B2 (ja) ゲート電圧制御装置
CN110958003A (zh) 自适应栅极驱动器
CN110943722A (zh) 驱动电路
JP2009213313A (ja) スイッチング素子の制御方法、スイッチング素子制御装置、モータ駆動装置
JP6946772B2 (ja) 電力変換装置
JP4830142B2 (ja) スイッチング回路
US9602096B2 (en) Power electronic device with improved efficiency and electromagnetic radiation characteristics
JP2017028406A (ja) 電圧駆動型スイッチング素子のゲート駆動回路
US10707857B2 (en) Methods and apparatus to improve switching conditions in a closed loop system
WO2016006176A1 (ja) 駆動装置
JP2020096444A (ja) スイッチング回路
US10536145B2 (en) High-speed MOSFET and IGBT gate driver
US9531378B1 (en) Method and apparatus for driving a power device
Wittig et al. Current injection gate drive circuit for controlling the turn-off characteristic of low voltage power MOSFETs with high current ratings
US20160104699A1 (en) Semiconductor apparatus
JP2014175886A (ja) ゲート駆動回路およびゲート駆動方法
JP2017112465A (ja) ゲート駆動回路
JPWO2020261353A1 (ja) スイッチングデバイスの駆動装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15818666

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15318390

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15818666

Country of ref document: EP

Kind code of ref document: A1