JP2002315360A - インバーター回路およびｅｌ表示装置 - Google Patents
インバーター回路およびｅｌ表示装置Info
- Publication number
- JP2002315360A JP2002315360A JP2001114469A JP2001114469A JP2002315360A JP 2002315360 A JP2002315360 A JP 2002315360A JP 2001114469 A JP2001114469 A JP 2001114469A JP 2001114469 A JP2001114469 A JP 2001114469A JP 2002315360 A JP2002315360 A JP 2002315360A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- channel mosfet
- medium
- circuit
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000007599 discharging Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Electroluminescent Light Sources (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 インバーター回路において、高電位側と低電
位側スイッチを構成する一方のＭＯＳＦＥＴの耐圧が低
くても、高耐圧を実現する。 【解決手段】 高電位側スイッチ１０６が、第１の中耐
圧ＰチャネルＭＯＳＦＥＴ２１を含むスイッチング回路
１００と、第１の中耐圧ＰチャネルＭＯＳＦＥＴに直列
接続された少なくとも１つの第２の中耐圧ＰチャネルＭ
ＯＳＦＥＴ２２、２３、２４を含む耐圧保護回路１０１
とを備え、低電位側スイッチ１０７が、第２の中耐圧Ｐ
チャネルＭＯＳＦＥＴに直列接続された第１の高耐圧Ｎ
チャネルＭＯＳＦＥＴ３１を備えた。
位側スイッチを構成する一方のＭＯＳＦＥＴの耐圧が低
くても、高耐圧を実現する。 【解決手段】 高電位側スイッチ１０６が、第１の中耐
圧ＰチャネルＭＯＳＦＥＴ２１を含むスイッチング回路
１００と、第１の中耐圧ＰチャネルＭＯＳＦＥＴに直列
接続された少なくとも１つの第２の中耐圧ＰチャネルＭ
ＯＳＦＥＴ２２、２３、２４を含む耐圧保護回路１０１
とを備え、低電位側スイッチ１０７が、第２の中耐圧Ｐ
チャネルＭＯＳＦＥＴに直列接続された第１の高耐圧Ｎ
チャネルＭＯＳＦＥＴ３１を備えた。
Description
【０００１】
【発明の属する技術分野】本発明は、高耐圧のインバー
ター回路、およびそれを用いたＥＬ表示装置に関する。
ター回路、およびそれを用いたＥＬ表示装置に関する。
【０００２】
【従来の技術】図５は、従来のＥＬ駆動回路を用いたＥ
Ｌ表示装置の構成を示す回路図である。図５において、
９１は表示板を発光させるＥＬ素子、１１は昇圧コイ
ル、１２は逆流防止用のダイオード、１３はＥＬ素子昇
圧用の高耐圧ＮチャネルＭＯＳＦＥＴ（以下、昇圧用ト
ランジスタと称する）、１４は電源である。１０４、１
０５はＥＬ素子９１への印加電圧の極性を反転するスイ
ッチとしてのインバーター回路で、それぞれ逆相で動作
する。５７、５８はＥＬ素子放電用の高耐圧Ｎチャネル
ＭＯＳＦＥＴ（以下、放電用トランジスタと称する）、
５９、６０はＥＬ素子充電用の中耐圧ＰチャネルＭＯＳ
ＦＥＴ（以下、充電用トランジスタと称する）、２０は
インバーター回路１０４、１０５のスイッチング周波数
を決める発振回路、６１は反転器である。なお、１００
は半導体集積回路で構成される領域を示す。
Ｌ表示装置の構成を示す回路図である。図５において、
９１は表示板を発光させるＥＬ素子、１１は昇圧コイ
ル、１２は逆流防止用のダイオード、１３はＥＬ素子昇
圧用の高耐圧ＮチャネルＭＯＳＦＥＴ（以下、昇圧用ト
ランジスタと称する）、１４は電源である。１０４、１
０５はＥＬ素子９１への印加電圧の極性を反転するスイ
ッチとしてのインバーター回路で、それぞれ逆相で動作
する。５７、５８はＥＬ素子放電用の高耐圧Ｎチャネル
ＭＯＳＦＥＴ（以下、放電用トランジスタと称する）、
５９、６０はＥＬ素子充電用の中耐圧ＰチャネルＭＯＳ
ＦＥＴ（以下、充電用トランジスタと称する）、２０は
インバーター回路１０４、１０５のスイッチング周波数
を決める発振回路、６１は反転器である。なお、１００
は半導体集積回路で構成される領域を示す。
【０００３】まず、ＥＬ素子９１のｘ電極が昇圧される
期間は、充電用トランジスタ６０と放電用トランジスタ
５７がオンし、充電用トランジスタ５９と放電用トラン
ジスタ５８がオフしている期間であり、図６の波形図に
おいて期間Ａで示される。図６において、Ｖ３はダイオ
ード１２からの昇圧電圧波形、Ｖ１はＥＬ素子９１のｘ
電極側の昇圧電圧波形、Ｖ２はＥＬ素子９１のｘ電極側
の昇圧電圧波形、Ｖ１−Ｖ２はＥＬ素子９１の両端に加
わる昇圧電圧波形を示す。
期間は、充電用トランジスタ６０と放電用トランジスタ
５７がオンし、充電用トランジスタ５９と放電用トラン
ジスタ５８がオフしている期間であり、図６の波形図に
おいて期間Ａで示される。図６において、Ｖ３はダイオ
ード１２からの昇圧電圧波形、Ｖ１はＥＬ素子９１のｘ
電極側の昇圧電圧波形、Ｖ２はＥＬ素子９１のｘ電極側
の昇圧電圧波形、Ｖ１−Ｖ２はＥＬ素子９１の両端に加
わる昇圧電圧波形を示す。
【０００４】
【発明が解決しようとする課題】従来の技術では、ＥＬ
素子放電用の高耐圧ＮチャネルＭＯＳＦＥＴに対し、Ｅ
Ｌ素子充電用のＰチャネルＭＯＳＦＥＴの耐圧が低いた
めに、高耐圧のインバーター回路を構成することができ
なかった。
素子放電用の高耐圧ＮチャネルＭＯＳＦＥＴに対し、Ｅ
Ｌ素子充電用のＰチャネルＭＯＳＦＥＴの耐圧が低いた
めに、高耐圧のインバーター回路を構成することができ
なかった。
【０００５】高耐圧のインバーター回路を実現するため
には、ＥＬ素子充電用のＰチャネルＭＯＳＦＥＴをＥＬ
素子放電用のＮチャネルＭＯＳＦＥＴと同等まで高耐圧
化する必要があり、これにはプロセスコストが高くなる
というデメリットがあった。
には、ＥＬ素子充電用のＰチャネルＭＯＳＦＥＴをＥＬ
素子放電用のＮチャネルＭＯＳＦＥＴと同等まで高耐圧
化する必要があり、これにはプロセスコストが高くなる
というデメリットがあった。
【０００６】本発明は、かかる問題点に鑑みてなされた
ものであり、その目的は、高電位側と低電位側スイッチ
を構成する一方のＭＯＳＦＥＴの耐圧が低くても、高耐
圧化を図ったインバーター回路、およびそれを用いたＥ
Ｌ表示装置を提供することにある。
ものであり、その目的は、高電位側と低電位側スイッチ
を構成する一方のＭＯＳＦＥＴの耐圧が低くても、高耐
圧化を図ったインバーター回路、およびそれを用いたＥ
Ｌ表示装置を提供することにある。
【０００７】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第１のインバーター回路は、入力され
たパルス信号に応じて交互にオン／オフし、外部負荷に
対して電力をスイッチングする高電位側スイッチと低電
位側スイッチを有するインバーター回路であって、高電
位側スイッチは、第１の中耐圧ＰチャネルＭＯＳＦＥＴ
を含むスイッチング回路と、第１の中耐圧ＰチャネルＭ
ＯＳＦＥＴに直列接続された少なくとも１つの第２の中
耐圧ＰチャネルＭＯＳＦＥＴを含む耐圧保護回路とを備
え、低電位側スイッチは、低電位側の第２の中耐圧Ｐチ
ャネルＭＯＳＦＥＴに直列接続された第１の高耐圧Ｎチ
ャネルＭＯＳＦＥＴを備えたことを特徴とする。
め、本発明に係る第１のインバーター回路は、入力され
たパルス信号に応じて交互にオン／オフし、外部負荷に
対して電力をスイッチングする高電位側スイッチと低電
位側スイッチを有するインバーター回路であって、高電
位側スイッチは、第１の中耐圧ＰチャネルＭＯＳＦＥＴ
を含むスイッチング回路と、第１の中耐圧ＰチャネルＭ
ＯＳＦＥＴに直列接続された少なくとも１つの第２の中
耐圧ＰチャネルＭＯＳＦＥＴを含む耐圧保護回路とを備
え、低電位側スイッチは、低電位側の第２の中耐圧Ｐチ
ャネルＭＯＳＦＥＴに直列接続された第１の高耐圧Ｎチ
ャネルＭＯＳＦＥＴを備えたことを特徴とする。
【０００８】この構成によれば、高電位側スイッチの中
耐圧ＰチャネルＭＯＳＦＥＴと低電位側スイッチの高耐
圧ＮチャネルＭＯＳＦＥＴとの間に直列接続された、１
つまたは複数の中耐圧ＰチャネルＭＯＳＦＥＴからなる
耐圧保護回路を設けることで、中耐圧ＰチャネルＭＯＳ
ＦＥＴを用いたとしても、高耐圧のインバーター回路を
実現することができる。
耐圧ＰチャネルＭＯＳＦＥＴと低電位側スイッチの高耐
圧ＮチャネルＭＯＳＦＥＴとの間に直列接続された、１
つまたは複数の中耐圧ＰチャネルＭＯＳＦＥＴからなる
耐圧保護回路を設けることで、中耐圧ＰチャネルＭＯＳ
ＦＥＴを用いたとしても、高耐圧のインバーター回路を
実現することができる。
【０００９】第１のインバーター回路において、スイッ
チング回路は、第１の中耐圧ＰチャネルＭＯＳＦＥＴを
駆動制御する第２の高耐圧ＮチャネルＭＯＳＦＥＴと、
第１の中耐圧ＰチャネルＭＯＳＦＥＴのゲート−ソース
間に接続された第１の電圧固定回路とを備えることが好
ましい。この場合、第１の電圧固定回路は、抵抗、定電
圧ダイオード、および抵抗と定電圧ダイオードを並列接
続した回路のいずれかから成ることが好ましい。また、
スイッチング回路は、第２の高耐圧ＮチャネルＭＯＳＦ
ＥＴのソース電極と基準電位間に接続され、高抵抗値を
有する抵抗を備えることが好ましい。
チング回路は、第１の中耐圧ＰチャネルＭＯＳＦＥＴを
駆動制御する第２の高耐圧ＮチャネルＭＯＳＦＥＴと、
第１の中耐圧ＰチャネルＭＯＳＦＥＴのゲート−ソース
間に接続された第１の電圧固定回路とを備えることが好
ましい。この場合、第１の電圧固定回路は、抵抗、定電
圧ダイオード、および抵抗と定電圧ダイオードを並列接
続した回路のいずれかから成ることが好ましい。また、
スイッチング回路は、第２の高耐圧ＮチャネルＭＯＳＦ
ＥＴのソース電極と基準電位間に接続され、高抵抗値を
有する抵抗を備えることが好ましい。
【００１０】上記の構成によれば、スイッチング回路の
高耐圧ＮチャネルＭＯＳＦＥＴがオン時には、第１の電
圧固定回路により、第１の中耐圧ＰチャネルＭＯＳＦＥ
Ｔのゲート−ソース間に電位差が生じ、第２の高耐圧Ｎ
チャネルＭＯＳＦＥＴがオフ時には、第１の中耐圧Ｐチ
ャネルＭＯＳＦＥＴのゲート−ソース間を当該電位差と
することができる。また、この結果、第１の中耐圧Ｐチ
ャネルＭＯＳＦＥＴのオン・オフの切り替えが可能とな
る。また、高耐圧で高抵抗の抵抗を備えることにより、
スイッチング回路内の第２の高耐圧ＮチャネルＭＯＳＦ
ＥＴがオン時にそのドレイン−ソース間に流れる電流を
低減することができる。
高耐圧ＮチャネルＭＯＳＦＥＴがオン時には、第１の電
圧固定回路により、第１の中耐圧ＰチャネルＭＯＳＦＥ
Ｔのゲート−ソース間に電位差が生じ、第２の高耐圧Ｎ
チャネルＭＯＳＦＥＴがオフ時には、第１の中耐圧Ｐチ
ャネルＭＯＳＦＥＴのゲート−ソース間を当該電位差と
することができる。また、この結果、第１の中耐圧Ｐチ
ャネルＭＯＳＦＥＴのオン・オフの切り替えが可能とな
る。また、高耐圧で高抵抗の抵抗を備えることにより、
スイッチング回路内の第２の高耐圧ＮチャネルＭＯＳＦ
ＥＴがオン時にそのドレイン−ソース間に流れる電流を
低減することができる。
【００１１】また、第１のインバーター回路において、
耐圧保護回路は、第２の中耐圧ＰチャネルＭＯＳＦＥＴ
のゲート−ソース間に接続された第２の電圧固定回路
と、第２の中耐圧ＰチャネルＭＯＳＦＥＴのゲート電位
を固定するために、定電圧ダイオードと高抵抗値を有す
る抵抗とが直列接続された第３の電圧固定回路とを備え
ることが好ましい。
耐圧保護回路は、第２の中耐圧ＰチャネルＭＯＳＦＥＴ
のゲート−ソース間に接続された第２の電圧固定回路
と、第２の中耐圧ＰチャネルＭＯＳＦＥＴのゲート電位
を固定するために、定電圧ダイオードと高抵抗値を有す
る抵抗とが直列接続された第３の電圧固定回路とを備え
ることが好ましい。
【００１２】この場合、第３の電圧固定回路の定電圧ダ
イオードは、第１の中耐圧ＰチャネルＭＯＳＦＥＴのソ
ース電極と第２の中耐圧ＰチャネルＭＯＳＦＥＴのゲー
ト電極との間に接続され、第３の電圧固定回路の抵抗
は、第２の中耐圧ＰチャネルＭＯＳＦＥＴのゲート電極
と基準電位との間に接続されることが好ましい。
イオードは、第１の中耐圧ＰチャネルＭＯＳＦＥＴのソ
ース電極と第２の中耐圧ＰチャネルＭＯＳＦＥＴのゲー
ト電極との間に接続され、第３の電圧固定回路の抵抗
は、第２の中耐圧ＰチャネルＭＯＳＦＥＴのゲート電極
と基準電位との間に接続されることが好ましい。
【００１３】また、第２の電圧固定回路は、定電圧ダイ
オードまたは抵抗から成ることが好ましい。
オードまたは抵抗から成ることが好ましい。
【００１４】上記の構成によれば、定電圧ダイオードと
抵抗を用いて第２の中耐圧ＰチャネルＭＯＳＦＥＴのゲ
ート電位を決め、更に、第２の電圧固定回路により、第
２の中耐圧ＰチャネルＭＯＳＦＥＴのソース電位を決め
ることにより、第２の中耐圧ＰチャネルＭＯＳＦＥＴを
複数個直列に接続した場合でも、各ＰチャネルＭＯＳＦ
ＥＴのドレイン−ソース間電圧を制御することができ
る。また、第３の電圧固定回路を構成する定電圧ダイオ
ードの低電位側に、高耐圧で高抵抗値の抵抗を接続する
ことにより、定電圧ダイオードがブレークダウンした場
合に流れる電流を低減することができる。
抵抗を用いて第２の中耐圧ＰチャネルＭＯＳＦＥＴのゲ
ート電位を決め、更に、第２の電圧固定回路により、第
２の中耐圧ＰチャネルＭＯＳＦＥＴのソース電位を決め
ることにより、第２の中耐圧ＰチャネルＭＯＳＦＥＴを
複数個直列に接続した場合でも、各ＰチャネルＭＯＳＦ
ＥＴのドレイン−ソース間電圧を制御することができ
る。また、第３の電圧固定回路を構成する定電圧ダイオ
ードの低電位側に、高耐圧で高抵抗値の抵抗を接続する
ことにより、定電圧ダイオードがブレークダウンした場
合に流れる電流を低減することができる。
【００１５】また、第１のインバーター回路において、
高電位側スイッチは、直列に多段接続された耐圧保護回
路を備えることが好ましい。
高電位側スイッチは、直列に多段接続された耐圧保護回
路を備えることが好ましい。
【００１６】この構成によれば、必要に応じて任意の耐
圧を有するインバーター回路を容易に実現することがで
きる。
圧を有するインバーター回路を容易に実現することがで
きる。
【００１７】前記の目的を達成するため、本発明に係る
第２のインバーター回路は、入力されたパルス信号に応
じて交互にオン／オフし、外部負荷に対して電力をスイ
ッチングする高電位側スイッチと低電位側スイッチを有
するインバーター回路であって、高電位側スイッチは、
第１の高耐圧ＰチャネルＭＯＳＦＥＴを備え、低電位側
スイッチは、第１の高耐圧ＰチャネルＭＯＳＦＥＴに直
列接続された少なくとも１つの第１の中耐圧Ｎチャネル
ＭＯＳＦＥＴを含む耐圧保護回路と、低電位側の第１の
中耐圧ＮチャネルＭＯＳＦＥＴに直列接続された第２の
中耐圧ＮチャネルＭＯＳＦＥＴを含むスイッチング回路
とを備えたことを特徴とする。
第２のインバーター回路は、入力されたパルス信号に応
じて交互にオン／オフし、外部負荷に対して電力をスイ
ッチングする高電位側スイッチと低電位側スイッチを有
するインバーター回路であって、高電位側スイッチは、
第１の高耐圧ＰチャネルＭＯＳＦＥＴを備え、低電位側
スイッチは、第１の高耐圧ＰチャネルＭＯＳＦＥＴに直
列接続された少なくとも１つの第１の中耐圧Ｎチャネル
ＭＯＳＦＥＴを含む耐圧保護回路と、低電位側の第１の
中耐圧ＮチャネルＭＯＳＦＥＴに直列接続された第２の
中耐圧ＮチャネルＭＯＳＦＥＴを含むスイッチング回路
とを備えたことを特徴とする。
【００１８】この構成によれば、耐圧保護回路を構成す
るＭＯＳＦＥＴの極性を変更したとしても、第１のイン
バーター回路と同様の利点を有するインバーター回路を
構成することができる。
るＭＯＳＦＥＴの極性を変更したとしても、第１のイン
バーター回路と同様の利点を有するインバーター回路を
構成することができる。
【００１９】前記の目的を達成するため、本発明に係る
ＥＬ表示装置は、第１のインバーター回路または第２の
インバータ回路を２つ有するＥＬ表示装置であって、直
流電源と、直流電源からの直流電圧を昇圧する昇圧コイ
ルと、アノードが昇圧コイルの一端に接続されカソード
から昇圧電圧を前記２つのインバーター回路に供給する
ダイオードと、昇圧コイルとダイオードの共通接続部と
基準電位との間に接続され、パルス信号を受けて昇圧コ
イルのエネルギーをスイッチングする昇圧用トランジス
タと、昇圧用トランジスタおよび２つのインバーター回
路にパルス信号を供給する発振回路と、２つのインバー
ター回路のそれぞれの出力端子に負荷として両端が接続
されたＥＬ素子とを備え、２つのインバーター回路は、
ＥＬ素子に印加される昇圧電圧の極性を反転するスイッ
チとして機能することを特徴とする。
ＥＬ表示装置は、第１のインバーター回路または第２の
インバータ回路を２つ有するＥＬ表示装置であって、直
流電源と、直流電源からの直流電圧を昇圧する昇圧コイ
ルと、アノードが昇圧コイルの一端に接続されカソード
から昇圧電圧を前記２つのインバーター回路に供給する
ダイオードと、昇圧コイルとダイオードの共通接続部と
基準電位との間に接続され、パルス信号を受けて昇圧コ
イルのエネルギーをスイッチングする昇圧用トランジス
タと、昇圧用トランジスタおよび２つのインバーター回
路にパルス信号を供給する発振回路と、２つのインバー
ター回路のそれぞれの出力端子に負荷として両端が接続
されたＥＬ素子とを備え、２つのインバーター回路は、
ＥＬ素子に印加される昇圧電圧の極性を反転するスイッ
チとして機能することを特徴とする。
【００２０】この構成によれば、高耐圧のインバーター
回路をＥＬ素子の駆動回路に用いることで、高輝度のＥ
Ｌ表示装置を実現することができる。
回路をＥＬ素子の駆動回路に用いることで、高輝度のＥ
Ｌ表示装置を実現することができる。
【００２１】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて、図面を参照して説明する。
ついて、図面を参照して説明する。
【００２２】（第１の実施形態）図１は、本発明の第１
の実施形態による高耐圧のインバーター回路の構成を示
す回路図で、図２は、図１のインバーター回路における
Ｚ端子とＸ端子間の電圧に対するリーク電流を示す図で
ある。
の実施形態による高耐圧のインバーター回路の構成を示
す回路図で、図２は、図１のインバーター回路における
Ｚ端子とＸ端子間の電圧に対するリーク電流を示す図で
ある。
【００２３】図１において、インバーター回路は、昇圧
電圧が供給される昇圧端子ｚとＥＬ素子への接続端子ｘ
との間の高電位側に、スイッチング回路１００と耐圧保
護回路１０１が設けられ、低電位側に、例えば耐圧が２
００Ｖであり、ゲートにスイッチング周期を決めるパル
ス信号Ｖ１が印加される高耐圧ＮチャネルＭＯＳＦＥＴ
３１が設けられる。
電圧が供給される昇圧端子ｚとＥＬ素子への接続端子ｘ
との間の高電位側に、スイッチング回路１００と耐圧保
護回路１０１が設けられ、低電位側に、例えば耐圧が２
００Ｖであり、ゲートにスイッチング周期を決めるパル
ス信号Ｖ１が印加される高耐圧ＮチャネルＭＯＳＦＥＴ
３１が設けられる。
【００２４】スイッチング回路１００は、中耐圧Ｐチャ
ネルＭＯＳＦＥＴ２１、そのゲート−ソース間の電圧を
固定する定電圧ダイオード７１、パルス信号Ｖ１を反転
回路９２で反転した反転パルス信号Ｖ２をゲートで受
け、中耐圧ＰチャネルＭＯＳＦＥＴ２１を駆動制御する
高耐圧ＮチャネルＭＯＳＦＥＴ３２、およびその負荷と
なる抵抗４１、４２で構成されている。
ネルＭＯＳＦＥＴ２１、そのゲート−ソース間の電圧を
固定する定電圧ダイオード７１、パルス信号Ｖ１を反転
回路９２で反転した反転パルス信号Ｖ２をゲートで受
け、中耐圧ＰチャネルＭＯＳＦＥＴ２１を駆動制御する
高耐圧ＮチャネルＭＯＳＦＥＴ３２、およびその負荷と
なる抵抗４１、４２で構成されている。
【００２５】定電圧ダイオード７１は、中耐圧Ｐチャネ
ルＭＯＳＦＥＴ２１のゲート−ソース間に電位差を生じ
させ、高耐圧ＮチャネルＭＯＳＦＥＴ３２がオフである
場合に、中耐圧ＰチャネルＭＯＳＦＥＴ２１のゲート−
ソース間を該電位差とする。これにより、中耐圧Ｐチャ
ネルＭＯＳＦＥＴ２１のオン、オフの切り替えが可能と
なる。
ルＭＯＳＦＥＴ２１のゲート−ソース間に電位差を生じ
させ、高耐圧ＮチャネルＭＯＳＦＥＴ３２がオフである
場合に、中耐圧ＰチャネルＭＯＳＦＥＴ２１のゲート−
ソース間を該電位差とする。これにより、中耐圧Ｐチャ
ネルＭＯＳＦＥＴ２１のオン、オフの切り替えが可能と
なる。
【００２６】抵抗４１、４２は、高耐圧ＮチャネルＭＯ
ＳＦＥＴ３２がオンした場合に、そのドレイン−ソース
間に流れる電流を低減するために、高い抵抗値を有す
る。
ＳＦＥＴ３２がオンした場合に、そのドレイン−ソース
間に流れる電流を低減するために、高い抵抗値を有す
る。
【００２７】耐圧保護回路１０１は、複数の中耐圧Ｐチ
ャネルＭＯＳＦＥＴ２２、２３、２４、そのそれぞれに
対応したゲート−ソース間の電圧を固定する定電圧ダイ
オード７２、７３、７４、中耐圧ＰチャネルＭＯＳＦＥ
Ｔ２２のゲートに一定電位を印加する定電圧ダイオード
５１および抵抗４３、中耐圧ＰチャネルＭＯＳＦＥＴ２
３のゲートに一定電位を印加する定電圧ダイオード５
２、５３および抵抗４４、および中耐圧ＰチャネルＭＯ
ＳＦＥＴ２４のゲートに一定電位を印加する定電圧ダイ
オード５４、５５、５６および抵抗４５で構成されてい
る。
ャネルＭＯＳＦＥＴ２２、２３、２４、そのそれぞれに
対応したゲート−ソース間の電圧を固定する定電圧ダイ
オード７２、７３、７４、中耐圧ＰチャネルＭＯＳＦＥ
Ｔ２２のゲートに一定電位を印加する定電圧ダイオード
５１および抵抗４３、中耐圧ＰチャネルＭＯＳＦＥＴ２
３のゲートに一定電位を印加する定電圧ダイオード５
２、５３および抵抗４４、および中耐圧ＰチャネルＭＯ
ＳＦＥＴ２４のゲートに一定電位を印加する定電圧ダイ
オード５４、５５、５６および抵抗４５で構成されてい
る。
【００２８】抵抗４３、４４、４５はいずれも、対応す
る定電圧ダイオード５１、５２と５３、５４と５５と５
６がブレークダウンした場合に流れる電流を低減するた
めに、高い抵抗値を有する。
る定電圧ダイオード５１、５２と５３、５４と５５と５
６がブレークダウンした場合に流れる電流を低減するた
めに、高い抵抗値を有する。
【００２９】複数の中耐圧ＰチャネルＭＯＳＦＥＴ２
２、２３、２４は、高電位側スイッチ（ハイサイドスイ
ッチ）として機能する中耐圧ＰチャネルＭＯＳＦＥＴ２
１と、低電位側スイッチ（ローサイドスイッチ）として
機能する高耐圧ＮチャネルＭＯＳＦＥＴ３１との間に配
置され、直列接続されている。
２、２３、２４は、高電位側スイッチ（ハイサイドスイ
ッチ）として機能する中耐圧ＰチャネルＭＯＳＦＥＴ２
１と、低電位側スイッチ（ローサイドスイッチ）として
機能する高耐圧ＮチャネルＭＯＳＦＥＴ３１との間に配
置され、直列接続されている。
【００３０】定電圧ダイオード５１−５６により、中耐
圧ＰチャネルＭＯＳＦＥＴ２２、２３、２４のゲート電
位を決め、さらに、対応する定電圧ダイオード７２、７
３、７４により、そのソース電位を決めることにより、
スイッチング回路１００の中耐圧ＰチャネルＭＯＳＦＥ
Ｔ２１を含めて複数の中耐圧ＰチャネルＭＯＳＦＥＴを
直列接続した場合でも、各中耐圧ＰチャネルＭＯＳＦＥ
Ｔのドレイン−ソース間電圧を制御することができる。
圧ＰチャネルＭＯＳＦＥＴ２２、２３、２４のゲート電
位を決め、さらに、対応する定電圧ダイオード７２、７
３、７４により、そのソース電位を決めることにより、
スイッチング回路１００の中耐圧ＰチャネルＭＯＳＦＥ
Ｔ２１を含めて複数の中耐圧ＰチャネルＭＯＳＦＥＴを
直列接続した場合でも、各中耐圧ＰチャネルＭＯＳＦＥ
Ｔのドレイン−ソース間電圧を制御することができる。
【００３１】このようにインバーター回路を構成するこ
とで、図２に示すように、ｘ−ｚ間耐圧が１８５Ｖ（リ
ーク電流２００μＡ）と、高耐圧ＮチャネルＭＯＳＦＥ
Ｔの耐圧である２００Ｖに近くなり、中耐圧Ｐチャネル
ＭＯＳＦＥＴ２１の耐圧以上の昇圧電圧が端子ｚに印加
されたとしても、中耐圧ＰチャネルＭＯＳＦＥＴ２１の
ドレイン−ソース間耐圧が保護され、高耐圧のインバー
ター回路を実現することができる。
とで、図２に示すように、ｘ−ｚ間耐圧が１８５Ｖ（リ
ーク電流２００μＡ）と、高耐圧ＮチャネルＭＯＳＦＥ
Ｔの耐圧である２００Ｖに近くなり、中耐圧Ｐチャネル
ＭＯＳＦＥＴ２１の耐圧以上の昇圧電圧が端子ｚに印加
されたとしても、中耐圧ＰチャネルＭＯＳＦＥＴ２１の
ドレイン−ソース間耐圧が保護され、高耐圧のインバー
ター回路を実現することができる。
【００３２】なお、本実施形態では、耐圧保護回路１０
１に、３個の中耐圧ＰチャネルＭＯＳＦＥＴを設けた
が、この数を適宜増やすことにより、また、任意の数の
耐圧保護回路を直列に多段接続することにより、必要に
応じたインバーター回路の耐圧を得ることができる。
１に、３個の中耐圧ＰチャネルＭＯＳＦＥＴを設けた
が、この数を適宜増やすことにより、また、任意の数の
耐圧保護回路を直列に多段接続することにより、必要に
応じたインバーター回路の耐圧を得ることができる。
【００３３】（第２の実施形態）図３は、本発明の第２
の実施形態によるインバーター回路の構成を示す回路図
である。図２において、図１と同一の構成および機能を
有する要素およびブロックについては同一の符号を付し
て説明を省略する。
の実施形態によるインバーター回路の構成を示す回路図
である。図２において、図１と同一の構成および機能を
有する要素およびブロックについては同一の符号を付し
て説明を省略する。
【００３４】本実施形態は、ハイサイドスイッチとして
機能するスイッチング回路１０６’に高耐圧Ｐチャネル
ＭＯＳＦＥＴ２５を用い、ローサイドスイッチ１０７’
に複数の中耐圧ＮチャネルＭＯＳＦＥＴ３５、３６、３
７、３８を用いている。また、ローサイドスイッチ１０
７は、中耐圧ＮチャネルＭＯＳＦＥＴ３８を駆動制御す
る高耐圧ＰチャネルＭＯＳＦＥＴ２６を備える。
機能するスイッチング回路１０６’に高耐圧Ｐチャネル
ＭＯＳＦＥＴ２５を用い、ローサイドスイッチ１０７’
に複数の中耐圧ＮチャネルＭＯＳＦＥＴ３５、３６、３
７、３８を用いている。また、ローサイドスイッチ１０
７は、中耐圧ＮチャネルＭＯＳＦＥＴ３８を駆動制御す
る高耐圧ＰチャネルＭＯＳＦＥＴ２６を備える。
【００３５】このように構成されたインバーター回路
は、第１の実施形態と同様の利点を有する。
は、第１の実施形態と同様の利点を有する。
【００３６】（第３の実施形態）図４は、本発明の第３
の実施形態によるＥＬ駆動回路を用いたＥＬ表示装置の
構成を示す回路ブロック図である。本実施形態のＥＬ駆
動回路は、図１に示すインバーター回路を２つ備えてい
る。なお、図４において、図５と同一の構成および機能
を有する要素およびブロックについては同一の符号を付
して説明を省略する。
の実施形態によるＥＬ駆動回路を用いたＥＬ表示装置の
構成を示す回路ブロック図である。本実施形態のＥＬ駆
動回路は、図１に示すインバーター回路を２つ備えてい
る。なお、図４において、図５と同一の構成および機能
を有する要素およびブロックについては同一の符号を付
して説明を省略する。
【００３７】図４において、第１および第２のインバー
ター回路１０４、１０５は、それぞれ、スイッチング回
路１００、１０２と、耐圧保護回路１０１、１０３と、
反転回路９２、９３とからなるハイサイドスイッチ１０
６、１０８と、高耐圧ＮチャネルＭＯＳＦＥＴ３１、３
３からなるローサイドスイッチ１０７、１０９とを備え
ている。
ター回路１０４、１０５は、それぞれ、スイッチング回
路１００、１０２と、耐圧保護回路１０１、１０３と、
反転回路９２、９３とからなるハイサイドスイッチ１０
６、１０８と、高耐圧ＮチャネルＭＯＳＦＥＴ３１、３
３からなるローサイドスイッチ１０７、１０９とを備え
ている。
【００３８】本実施形態のＥＬ駆動回路を用いること
で、高輝度のＥＬ表示装置を実現することができる。
で、高輝度のＥＬ表示装置を実現することができる。
【００３９】なお、本実施形態では、第１および第２の
インバーター回路１０４、１０５として、第１の実施形
態の構成を用いたが、第２の実施形態の構成を用いるこ
ともできる。
インバーター回路１０４、１０５として、第１の実施形
態の構成を用いたが、第２の実施形態の構成を用いるこ
ともできる。
【００４０】
【発明の効果】以上説明したように、本発明によれば、
複数の中耐圧ＰチャネルＭＯＳＦＥＴまたは複数の中耐
圧ＮチャネルＭＯＳＦＥＴを直列接続した耐圧保護回路
を備えることで、高耐圧のインバーター回路を実現する
ことができ、これをＥＬ素子の駆動回路に適用すること
で、高輝度のＥＬ表示装置を提供することが可能にな
る。
複数の中耐圧ＰチャネルＭＯＳＦＥＴまたは複数の中耐
圧ＮチャネルＭＯＳＦＥＴを直列接続した耐圧保護回路
を備えることで、高耐圧のインバーター回路を実現する
ことができ、これをＥＬ素子の駆動回路に適用すること
で、高輝度のＥＬ表示装置を提供することが可能にな
る。
【図１】 本発明の第１の実施形態によるインバーター
回路の構成を示す回路図
回路の構成を示す回路図
【図２】 図１のインバーター回路におけるｘ−ｚ間電
圧とリーク電流との関係を示す図
圧とリーク電流との関係を示す図
【図３】 本発明の第２の実施形態によるインバーター
回路の構成を示す回路図
回路の構成を示す回路図
【図４】 本発明の第３の実施形態によるＥＬ駆動回路
を用いたＥＬ表示装置の構成を示す回路ブロック図
を用いたＥＬ表示装置の構成を示す回路ブロック図
【図５】 従来のＥＬ駆動回路を用いたＥＬ表示装置の
構成を示す回路図
構成を示す回路図
【図６】 図５のＥＬ表示装置における各部の電圧波形
図
図
１１ 昇圧コイル １２ ダイオード １３ ＥＬ素子昇圧用の高耐圧ＮチャネルＭＯＳＦＥＴ １４ 直流電源 ２０ 発振回路 ２１〜２４ 中耐圧ＰチャネルＭＯＳＦＥＴ ２５、２６ 高耐圧ＰチャネルＭＯＳＦＥＴ ２６ スイッチング用の高耐圧ＰチャネルＭＯＳＦＥＴ ３１、３２、３３、３４ 高耐圧ＮチャネルＭＯＳＦＥ
Ｔ ３５〜３８ 中耐圧ＮチャネルＭＯＳＦＥＴ ４１〜４５ 抵抗 ５１〜５６ 耐圧保護用の定電圧ダイオード ６１ 反転器 ７１〜７４ ゲート−ソース間電圧制御用の定電圧ダイ
オード ９１ ＥＬ素子 ９２、９３ 反転回路 １００ 半導体集積回路として構成される領域 １０１、１０３ 耐圧保護回路 １００、１０２ スイッチング回路 １０４ 第１のインバーター回路 １０５ 第２のインバーター回路 １０６、１０８ 高耐圧のハイサイドスイッチ １０７、１０９ 高耐圧のローサイドスイッチ
Ｔ ３５〜３８ 中耐圧ＮチャネルＭＯＳＦＥＴ ４１〜４５ 抵抗 ５１〜５６ 耐圧保護用の定電圧ダイオード ６１ 反転器 ７１〜７４ ゲート−ソース間電圧制御用の定電圧ダイ
オード ９１ ＥＬ素子 ９２、９３ 反転回路 １００ 半導体集積回路として構成される領域 １０１、１０３ 耐圧保護回路 １００、１０２ スイッチング回路 １０４ 第１のインバーター回路 １０５ 第２のインバーター回路 １０６、１０８ 高耐圧のハイサイドスイッチ １０７、１０９ 高耐圧のローサイドスイッチ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3K007 AB07 AB18 GA01 3K072 AA19 BA05 CA16 CB10 GA03 GB18 GC04 5H007 BB00 CA02 CB06 5J055 AX31 AX64 BX16 CX29 DX13 DX14 DX22 DX56 EX01 EY01 EY13 EY21 EZ00 EZ07 GX01 GX04 GX06
Claims (10)
- 【請求項１】 入力されたパルス信号に応じて交互にオ
ン／オフし、外部負荷に対して電力をスイッチングする
高電位側スイッチと低電位側スイッチを有するインバー
ター回路であって、 前記高電位側スイッチは、 第１の中耐圧ＰチャネルＭＯＳＦＥＴを含むスイッチン
グ回路と、 前記第１の中耐圧ＰチャネルＭＯＳＦＥＴに直列接続さ
れた少なくとも１つの第２の中耐圧ＰチャネルＭＯＳＦ
ＥＴを含む耐圧保護回路とを備え、 前記低電位側スイッチは、低電位側の前記第２の中耐圧
ＰチャネルＭＯＳＦＥＴに直列接続された第１の高耐圧
ＮチャネルＭＯＳＦＥＴを備えたことを特徴とするイン
バーター回路。 - 【請求項２】 前記スイッチング回路は、 前記第１の中耐圧ＰチャネルＭＯＳＦＥＴを駆動制御す
る第２の高耐圧ＮチャネルＭＯＳＦＥＴと、 前記第１の中耐圧ＰチャネルＭＯＳＦＥＴのゲート−ソ
ース間に接続された第１の電圧固定回路とを備えたこと
を特徴とする請求項１記載のインバーター回路。 - 【請求項３】 前記第１の電圧固定回路は、抵抗、定電
圧ダイオード、および抵抗と定電圧ダイオードを並列接
続した回路のいずれかから成ることを特徴とする請求項
２記載のインバーター回路。 - 【請求項４】 前記スイッチング回路は、前記第２の高
耐圧ＮチャネルＭＯＳＦＥＴのソース電極と基準電位間
に接続された抵抗を備えることを特徴とする請求項２記
載の回路。 - 【請求項５】 前記耐圧保護回路は、 前記第２の中耐圧ＰチャネルＭＯＳＦＥＴのゲート−ソ
ース間に接続された第２の電圧固定回路と、 前記第２の中耐圧ＰチャネルＭＯＳＦＥＴのゲート電位
を固定するために、定電圧ダイオードと高抵抗値を有す
る抵抗とが直列接続された第３の電圧固定回路とを備え
たことを特徴とする請求項２記載のインバーター回路。 - 【請求項６】 前記第３の電圧固定回路の定電圧ダイオ
ードは、前記第１の中耐圧ＰチャネルＭＯＳＦＥＴのソ
ース電極と前記第２の中耐圧ＰチャネルＭＯＳＦＥＴの
ゲート電極との間に接続され、前記第３の電圧固定回路
の抵抗は、前記第２の中耐圧ＰチャネルＭＯＳＦＥＴの
ゲート電極と基準電位との間に接続されることを特徴と
する請求項５記載のインバーター回路。 - 【請求項７】 前記第２の電圧固定回路は、定電圧ダイ
オードまたは抵抗から成ることを特徴とする請求項５記
載のインバーター回路。 - 【請求項８】 前記高電位側スイッチは、直列に多段接
続された前記耐圧保護回路を備えることを特徴とする請
求項５記載のインバーター回路。 - 【請求項９】 入力されたパルス信号に応じて交互にオ
ン／オフし、外部負荷に対して電力をスイッチングする
高電位側スイッチと低電位側スイッチを有するインバー
ター回路であって、 前記高電位側スイッチは、第１の高耐圧ＰチャネルＭＯ
ＳＦＥＴを備え、 前記低電位側スイッチは、 前記第１の高耐圧ＰチャネルＭＯＳＦＥＴに直列接続さ
れた少なくとも１つの第１の中耐圧ＮチャネルＭＯＳＦ
ＥＴを含む耐圧保護回路と、 低電位側の前記前記第１の中耐圧ＮチャネルＭＯＳＦＥ
Ｔに直列接続された第２の中耐圧ＮチャネルＭＯＳＦＥ
Ｔを含むスイッチング回路とを備えたことを特徴とする
インバーター回路。 - 【請求項１０】 請求項１または９記載のインバーター
回路を２つ有するＥＬ表示装置であって、 直流電源と、 前記直流電源からの直流電圧を昇圧する昇圧コイルと、 アノードが前記昇圧コイルの一端に接続されカソードか
ら昇圧電圧を前記２つのインバーター回路に供給するダ
イオードと、 前記昇圧コイルと前記ダイオードの共通接続部と基準電
位との間に接続され、パルス信号を受けて前記昇圧コイ
ルのエネルギーをスイッチングする昇圧用トランジスタ
と、 前記昇圧用トランジスタおよび前記２つのインバーター
回路にパルス信号を供給する発振回路と、 前記２つのインバーター回路のそれぞれの出力端子に負
荷として両端が接続されたＥＬ素子とを備え、 前記２つのインバーター回路は、前記ＥＬ素子に印加さ
れる昇圧電圧の極性を反転するスイッチとして機能する
ことを特徴とするＥＬ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001114469A JP2002315360A (ja) | 2001-04-12 | 2001-04-12 | インバーター回路およびｅｌ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001114469A JP2002315360A (ja) | 2001-04-12 | 2001-04-12 | インバーター回路およびｅｌ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002315360A true JP2002315360A (ja) | 2002-10-25 |
Family
ID=18965533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001114469A Pending JP2002315360A (ja) | 2001-04-12 | 2001-04-12 | インバーター回路およびｅｌ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002315360A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI685202B (zh) * | 2018-11-20 | 2020-02-11 | 瑞昱半導體股份有限公司 | 反相器 |
| CN111245429A (zh) * | 2018-11-28 | 2020-06-05 | 瑞昱半导体股份有限公司 | 反相器 |
| CN112994434A (zh) * | 2019-12-17 | 2021-06-18 | 华润微集成电路(无锡)有限公司 | 一种快速启动电路及电源系统 |
-
2001
- 2001-04-12 JP JP2001114469A patent/JP2002315360A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI685202B (zh) * | 2018-11-20 | 2020-02-11 | 瑞昱半導體股份有限公司 | 反相器 |
| US10784843B2 (en) | 2018-11-20 | 2020-09-22 | Realtek Semiconductor Corporation | Inverter with control voltage generating circuit capable of withstanding high voltage |
| CN111245429A (zh) * | 2018-11-28 | 2020-06-05 | 瑞昱半导体股份有限公司 | 反相器 |
| CN111245429B (zh) * | 2018-11-28 | 2023-09-22 | 瑞昱半导体股份有限公司 | 反相器 |
| CN112994434A (zh) * | 2019-12-17 | 2021-06-18 | 华润微集成电路(无锡)有限公司 | 一种快速启动电路及电源系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| KR100696719B1 (ko) | 동적 백게이트 바이어싱을 갖는 부트스트랩 다이오드이뮬레이터 | |
| US8072202B2 (en) | Gate driver in buck converters | |
| US4736121A (en) | Charge pump circuit for driving N-channel MOS transistors | |
| US7459945B2 (en) | Gate driving circuit and gate driving method of power MOSFET | |
| JP2007520190A (ja) | ブートストラップ・キャパシタのリフレッシュ回路 | |
| US7551004B2 (en) | Inverter apparatus with improved gate drive for power MOSFET | |
| JPH10285949A (ja) | 半導体装置 | |
| JPH07154962A (ja) | 定電圧発生回路 | |
| JP7134632B2 (ja) | パワートランジスタのゲートドライバ回路、モータドライバ回路 | |
| KR100854146B1 (ko) | 동적 백게이트 바이어싱과 단락을 방지하는 부트스트랩다이오드 에뮬레이터 | |
| JP2003529992A (ja) | 低コストハーフブリッジドライバ集積回路 | |
| US20090315595A1 (en) | Output drive circuit | |
| US20060132194A1 (en) | Power MOSFET driver and method therefor | |
| KR20030081516A (ko) | 소형 반도체 다이용 전자 발광 드라이버 | |
| US6605976B2 (en) | Half-bridge circuit | |
| US6429635B2 (en) | Drive circuit for insulated gate type FETs | |
| JP2002315360A (ja) | インバーター回路およびｅｌ表示装置 | |
| JP4319336B2 (ja) | Ｍｏｓスイッチング回路 | |
| JP3518310B2 (ja) | 容量性負荷駆動回路 | |
| JP2000307397A (ja) | ハイサイドスイッチ回路 | |
| JP7438092B2 (ja) | 電圧生成回路および半導体モジュール | |
| US20240088888A1 (en) | Gate drive circuit for switching circuit, module including the same, and switching power supply | |
| JP2003338740A (ja) | 高耐圧スイッチング回路 | |
| JP2022135911A (ja) | バイポーラパルス電圧ゲートドライバ |