CN107666301A - 一种利用碳纳米场效应晶体管的三值脉冲型d触发器 - Google Patents

一种利用碳纳米场效应晶体管的三值脉冲型d触发器 Download PDF

Info

Publication number
CN107666301A
CN107666301A CN201710967921.9A CN201710967921A CN107666301A CN 107666301 A CN107666301 A CN 107666301A CN 201710967921 A CN201710967921 A CN 201710967921A CN 107666301 A CN107666301 A CN 107666301A
Authority
CN
China
Prior art keywords
cnfet pipes
type cnfet
type
pipes
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710967921.9A
Other languages
English (en)
Other versions
CN107666301B (zh
Inventor
汪鹏君
康耀鹏
张跃军
李刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo University
Original Assignee
Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo University filed Critical Ningbo University
Priority to CN201710967921.9A priority Critical patent/CN107666301B/zh
Publication of CN107666301A publication Critical patent/CN107666301A/zh
Application granted granted Critical
Publication of CN107666301B publication Critical patent/CN107666301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type

Landscapes

  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种利用碳纳米场效应晶体管的三值脉冲型D触发器，包括第一P型CNFET管、第二P型CNFET管、第三P型CNFET管、第四P型CNFET管、第五P型CNFET管、第六P型CNFET管、第七P型CNFET管、第八P型CNFET管、第九P型CNFET管、第一N型CNFET管、第二N型CNFET管、第三N型CNFET管、第四N型CNFET管、第五N型CNFET管、第六N型CNFET管、第七N型CNFET管、第八N型CNFET管、第九N型CNFET管、第十N型CNFET管、第十一N型CNFET管、第一反相器和第二反相器；优点是功耗较低，且运行速度较快，可以用于高速集成电路设计。

Description

一种利用碳纳米场效应晶体管的三值脉冲型D触发器
技术领域
本发明涉及一种D触发器，尤其是涉及一种利用碳纳米场效应晶体管的三值脉冲型D触发器。
背景技术
现有的基于CNFET(碳纳米场效应晶体管)的三值D触发器由比较门控制电路、信号生成电路和文字运算电路组成，其电路如图1所示。该三值D触发器中，8个N型CNFET管(N1、N2、N3、N4、N5、N6、N7、N8)、一个P型CNFET管(P1)和一个反相器(T1)构成比较门控制电路，7个N型CNFET管(N9、N10、N11、N12、N13、N14、N15)、五个P型CNFET管(P2、P3、P4、P5、P6)和一个反相器(T2))构成信号生成电路，8个N型CNFET管(N16、N17、N18、N19、N20、N21、N22、N23)和8个P型CNFET管(P7、P8、P9、P10、P11、P12、P13、P14)构成文字运算电路。
门控比较电路用于判断D触发器的输入信号和输出信号是否相同，从而产生钟控信号EN，其原理为通过三值文字运算电路产生判断信号随后判断D触发器的输入信号和输出信号，如果D触发器的输入信号和输出信号不同，则比较门控电路中至少有一条放电通路导通，从而得到的钟控信号EN为高电平；如果输入信号和输出信号相同，则比较门控电路中所有的放电通路均不导通，从而得到的钟控信号EN为低电平。信号生成电路中，当门控比较电路得到的钟控信号EN为高电平，则时钟信号CLK经反相器T2产生反相时钟信号CLKB控制P2、P3和N12，时钟信号CLK同步控制N12，当时钟信号CLK上升沿到来时，若输入信号D为逻辑值“0”，则信号生成电路中的节点X、Y和Z均为高电平，P5和P6断开，N15导通，信号生成电路输出端的输出信号Q的逻辑值为“0”，若输入信号D为逻辑值“1”，则X为高电平，Y和Z为低电平，P6和N15断开，P5导通，信号生成电路输出端的输出信号Q的逻辑值为“1”，若输入信号D为逻辑值“2”，则Y为高电平，X和Z为低电平，P5和N15断开，P6导通，信号生成电路输出端的输出信号Q的逻辑值为“2”；当门控比较电路得到的钟控信号EN为低电平，则反相时钟信号CLKB始终为低电平，P2和P3导通，N12断开，X和Y保持高电平不变，Z保持低电平不变，信号生成电路输出端的输出信号Q的逻辑值保持原来的逻辑值不变。
该三值D触发器基于时钟控制技术设计，需要比额外增加比较门控电路来生成钟控信号来控制时钟信号，虽然能够减少了触发器内部冗余跳变，但是时钟门控电路中判断输入输出是否相同需要采用了文字运算电路，因此在比较门控电路中有9根晶体管和一个标准二值反相器，而信号生成电路中有12根晶体管和一个标准二值反相器，文字运算电路有16根晶体管，由此该三值D触发器使用了37根晶体管和两个标准二值反相器，这增加了芯片面积，且比较门控电路的存在增大了电路的静态功耗；并且该三值D触发器的工作速度受比较门控电路限制，因此无法应用在高速集成电路中。
发明内容
本发明所要解决的技术问题是提供一种功耗较低，且运行速度较快，可以用于高速集成电路设计的利用碳纳米场效应晶体管的三值脉冲型D触发器。
本发明解决上述技术问题所采用的技术方案为：一种利用碳纳米场效应晶体管的三值脉冲型D触发器，包括第一P型CNFET管、第二P型CNFET管、第三P型CNFET管、第四P型CNFET管、第五P型CNFET管、第六P型CNFET管、第七P型CNFET管、第八P型CNFET管、第九P型CNFET管、第一N型CNFET管、第二N型CNFET管、第三N型CNFET管、第四N型CNFET管、第五N型CNFET管、第六N型CNFET管、第七N型CNFET管、第八N型CNFET管、第九N型CNFET管、第十N型CNFET管、第十一N型CNFET管、第一反相器和第二反相器；所述的第一P型CNFET管的源极、所述的第三P型CNFET管的源极、所述的第六P型CNFET管的源极、所述的第八P型CNFET管的源极、所述的第九P型CNFET管的源极和所述的第四P型CNFET管的源极均接入第一电源，所述的第五P型CNFET管的源极接入第二电源，所述的第二电源的幅值电平是所述的第一电源的一半；所述的第一P型CNFET管的栅极、所述的第二N型CNFET管的栅极、所述的第三N型CNFET管的栅极、所述的第九P型CNFET管的栅极和所述的第八N型CNFET管的栅极连接且其连接端为所述的三值脉冲型D触发器的信号输入端，所述的第一P型CNFET管的漏极和所述的第二P型CNFET管的源极连接，所述的第二P型CNFET管的漏极、所述的第一N型CNFET管的漏极、所述的第五P型CNFET管的漏极、所述的第六P型CNFET管的栅极、所述的第八P型CNFET管的栅极、所述的第六N型CNFET管的栅极和所述的第七N型CNFET管的栅极连接；所述的第二P型CNFET管的栅极、所述的第一N型CNFET管的栅极、所述的第三P型CNFET管的栅极、所述的第四N型CNFET管的栅极和所述的第二反相器的输出端连接；所述的第一N型CNFET管的源极和所述的第二N型CNFET管的漏极连接，所述的第二N型CNFET管的源极、所述的第四N型CNFET管的源极、所述的第六N型CNFET管的源极、所述的第七N型CNFET管的源极、所述的第八N型CNFET管的源极和所述的第十N型CNFET管的源极均接地；所述的第三P型CNFET管的漏极、所述的第十一N型CNFET管的源极和所述的第五P型CNFET管的栅极连接，所述的第十一N型CNFET管的栅极、所述的第八N型CNFET管的漏极和所述的第九P型CNFET管的漏极连接，所述的第十一N型CNFET管的漏极和所述的第三N型CNFET管的漏极连接，所述的第三N型CNFET管的源极和所述的第四N型CNFET管的漏极连接，所述的第六P型CNFET管的漏极和所述的第七P型CNFET管的源极连接，所述的第七P型CNFET管的栅极、所述的第五N型CNFET管的栅极、所述的第七P型CNFET管的漏极、所述的第五N型CNFET管的漏极、所述的第八P型CNFET管的漏极和所述的第七N型CNFET管的漏极连接且其连接端为所述的三值脉冲型D触发器的输出端，所述的第五N型CNFET管的源极和所述的第六N型CNFET管的漏极连接，所述的第四P型CNFET管的栅极、所述的第九N型CNFET管的栅极和所述的第一反相器的输出端连接，所述的第一反相器的输入端和所述的第十N型CNFET管的栅极连接且其连接端为所述的三值脉冲型D触发器的时钟端，用于接入时钟信号，所述的第四P型CNFET管的漏极、所述的第九N型CNFET管的漏极和所述的第二反相器的输入端连接，所述的第九N型CNFET管的源极和所述的第十N型CNFET管的漏极连接。
所述的第一P型CNFET管的阈值电压为-0.56V，第二P型CNFET管的阈值电压为-0.43V，第三P型CNFET管的阈值电压为-0.7V，第四P型CNFET管的阈值电压为-0.29V，第五P型CNFET管的阈值电压为-0.29V，第六P型CNFET管的阈值电压为-0.29V，第七P型CNFET管的阈值电压为-0.43，第八P型CNFET管的阈值电压为-0.56V，第九P型CNFET管的阈值电压为-0.29V，所述的第一N型CNFET管的阈值电压为0.56V，第二N型CNFET管的阈值电压为0.56，第三N型CNFET管的阈值电压为0.29V，第四N型CNFET管的阈值电压为0.29V，第五N型CNFET管的阈值电压为0.43V，第六N型CNFET管的阈值电压为0.29V，第七N型CNFET管的阈值电压为0.56V，第八N型CNFET管的阈值电压为0.56V，第九N型CNFET管的阈值电压为0.17V，第十N型CNFET管的阈值电压为0.17V，第十一N型CNFET管的阈值电压为0.56V。该结构可以使三值脉冲型D触发器输出稳定，对后续电路具有较强的驱动能力。
与现有技术相比，本发明的优点在于通过第九P型CNFET管和第八N型CNFET管构成文字2非运算电路，第一反相器和第二反相器可以采用为标准二值反相器，第一反相器、第二反相器、第四P型CNFET管、第九N型CNFET管和第十N型CNFET管构成脉冲信号发生器，该脉冲信号发生器产生的脉冲信号作为三值脉冲型D触发器的控制信号，由此，本发明的三值脉冲型D触发器的工作速度仅取决于其输出延时，而无其他限制条件，运行速度较快，本发明的三值脉冲型D触发器只需24个晶体管(第一反相器和第二反相器分别采用两个晶体管实现)，相对于现有的基于时钟控制技术的三值D触发器，晶体管数量降低约34％，同时减少了组合逻辑电路的数量，降低了电路的静态功耗，功耗降低可达54.6％，由此本发明的三值脉冲型D触发器功耗较低，且运行速度较快，可以用于高速集成电路设计。
附图说明
图1为现有的基于时钟控制技术的三值D触发器的电路图；
图2为本发明的利用碳纳米场效应晶体管的三值脉冲型D触发器的电路图；
图3为本发明的利用碳纳米场效应晶体管的三值脉冲型D触发器的仿真波形图；
图4为本发明的利用碳纳米场效应晶体管的三值脉冲型D触发器与现有的基于时钟控制技术的三值D触发器的能耗对比图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例一：如图2所示，一种利用碳纳米场效应晶体管的三值脉冲型D触发器，包括第一P型CNFET管P1、第二P型CNFET管P2、第三P型CNFET管P3、第四P型CNFET管P4、第五P型CNFET管P5、第六P型CNFET管P6、第七P型CNFET管P7、第八P型CNFET管P8、第九P型CNFET管P9、第一N型CNFET管N1、第二N型CNFET管N2、第三N型CNFET管N3、第四N型CNFET管N4、第五N型CNFET管N5、第六N型CNFET管N6、第七N型CNFET管N7、第八N型CNFET管N8、第九N型CNFET管N9、第十N型CNFET管N10、第十一N型CNFET管N11、第一反相器和第二反相器；第一P型CNFET管P1的源极、第三P型CNFET管P3的源极、第六P型CNFET管P6的源极、第八P型CNFET管P8的源极、第九P型CNFET管P9的源极和第四P型CNFET管P4的源极均接入第一电源VDD，第五P型CNFET管P5的源极接入第二电源VDD/2，第二电源VDD/2的幅值电平是第一电源VDD的一半；第一P型CNFET管P1的栅极、第二N型CNFET管N2的栅极、第三N型CNFET管N3的栅极、第九P型CNFET管P9的栅极和第八N型CNFET管N8的栅极连接且其连接端为三值脉冲型D触发器的信号输入端，第一P型CNFET管P1的漏极和第二P型CNFET管P2的源极连接，第二P型CNFET管P2的漏极、第一N型CNFET管N1的漏极、第五P型CNFET管P5的漏极、第六P型CNFET管P6的栅极、第八P型CNFET管P8的栅极、第六N型CNFET管N6的栅极和第七N型CNFET管N7的栅极连接；第二P型CNFET管P2的栅极、第一N型CNFET管N1的栅极、第三P型CNFET管P3的栅极、第四N型CNFET管N4的栅极和第二反相器的输出端连接；第一N型CNFET管N1的源极和第二N型CNFET管N2的漏极连接，第二N型CNFET管N2的源极、第四N型CNFET管N4的源极、第六N型CNFET管N6的源极、第七N型CNFET管N7的源极、第八N型CNFET管N8的源极和第十N型CNFET管N10的源极均接地；第三P型CNFET管P3的漏极、第十一N型CNFET管N11的源极和第五P型CNFET管P5的栅极连接，第十一N型CNFET管N11的栅极、第八N型CNFET管N8的漏极和第九P型CNFET管P9的漏极连接，第十一N型CNFET管N11的漏极和第三N型CNFET管N3的漏极连接，第三N型CNFET管N3的源极和第四N型CNFET管N4的漏极连接，第六P型CNFET管P6的漏极和第七P型CNFET管P7的源极连接，第七P型CNFET管P7的栅极、第五N型CNFET管N5的栅极、第七P型CNFET管P7的漏极、第五N型CNFET管N5的漏极、第八P型CNFET管P8的漏极和第七N型CNFET管N7的漏极连接且其连接端为三值脉冲型D触发器的输出端，第五N型CNFET管N5的源极和第六N型CNFET管N6的漏极连接，第四P型CNFET管P4的栅极、第九N型CNFET管N9的栅极和第一反相器的输出端连接，第一反相器的输入端和第十N型CNFET管N10的栅极连接且其连接端为三值脉冲型D触发器的时钟端，用于接入时钟信号clk，第四P型CNFET管P4的漏极、第九N型CNFET管N9的漏极和第二反相器的输入端连接，第九N型CNFET管N9的源极和第十N型CNFET管N10的漏极连接。
实施例二：如图2所示，一种利用碳纳米场效应晶体管的三值脉冲型D触发器，包括第一P型CNFET管P1、第二P型CNFET管P2、第三P型CNFET管P3、第四P型CNFET管P4、第五P型CNFET管P5、第六P型CNFET管P6、第七P型CNFET管P7、第八P型CNFET管P8、第九P型CNFET管P9、第一N型CNFET管N1、第二N型CNFET管N2、第三N型CNFET管N3、第四N型CNFET管N4、第五N型CNFET管N5、第六N型CNFET管N6、第七N型CNFET管N7、第八N型CNFET管N8、第九N型CNFET管N9、第十N型CNFET管N10、第十一N型CNFET管N11、第一反相器和第二反相器；第一P型CNFET管P1的源极、第三P型CNFET管P3的源极、第六P型CNFET管P6的源极、第八P型CNFET管P8的源极、第九P型CNFET管P9的源极和第四P型CNFET管P4的源极均接入第一电源VDD，第五P型CNFET管P5的源极接入第二电源VDD/2，第二电源VDD/2的幅值电平是第一电源VDD的一半；第一P型CNFET管P1的栅极、第二N型CNFET管N2的栅极、第三N型CNFET管N3的栅极、第九P型CNFET管P9的栅极和第八N型CNFET管N8的栅极连接且其连接端为三值脉冲型D触发器的信号输入端，第一P型CNFET管P1的漏极和第二P型CNFET管P2的源极连接，第二P型CNFET管P2的漏极、第一N型CNFET管N1的漏极、第五P型CNFET管P5的漏极、第六P型CNFET管P6的栅极、第八P型CNFET管P8的栅极、第六N型CNFET管N6的栅极和第七N型CNFET管N7的栅极连接；第二P型CNFET管P2的栅极、第一N型CNFET管N1的栅极、第三P型CNFET管P3的栅极、第四N型CNFET管N4的栅极和第二反相器的输出端连接；第一N型CNFET管N1的源极和第二N型CNFET管N2的漏极连接，第二N型CNFET管N2的源极、第四N型CNFET管N4的源极、第六N型CNFET管N6的源极、第七N型CNFET管N7的源极、第八N型CNFET管N8的源极和第十N型CNFET管N10的源极均接地；第三P型CNFET管P3的漏极、第十一N型CNFET管N11的源极和第五P型CNFET管P5的栅极连接，第十一N型CNFET管N11的栅极、第八N型CNFET管N8的漏极和第九P型CNFET管P9的漏极连接，第十一N型CNFET管N11的漏极和第三N型CNFET管N3的漏极连接，第三N型CNFET管N3的源极和第四N型CNFET管N4的漏极连接，第六P型CNFET管P6的漏极和第七P型CNFET管P7的源极连接，第七P型CNFET管P7的栅极、第五N型CNFET管N5的栅极、第七P型CNFET管P7的漏极、第五N型CNFET管N5的漏极、第八P型CNFET管P8的漏极和第七N型CNFET管N7的漏极连接且其连接端为三值脉冲型D触发器的输出端，第五N型CNFET管N5的源极和第六N型CNFET管N6的漏极连接，第四P型CNFET管P4的栅极、第九N型CNFET管N9的栅极和第一反相器的输出端连接，第一反相器的输入端和第十N型CNFET管N10的栅极连接且其连接端为三值脉冲型D触发器的时钟端，用于接入时钟信号clk，第四P型CNFET管P4的漏极、第九N型CNFET管N9的漏极和第二反相器的输入端连接，第九N型CNFET管N9的源极和第十N型CNFET管N10的漏极连接。
本实施例中，第一P型CNFET管P1的阈值电压为-0.56V，第二P型CNFET管P2的阈值电压为-0.43V，第三P型CNFET管P3的阈值电压为-0.7V，第四P型CNFET管P4的阈值电压为-0.29V，第五P型CNFET管P5的阈值电压为-0.29V，第六P型CNFET管P6的阈值电压为-0.29V，第七P型CNFET管P7的阈值电压为-0.43，第八P型CNFET管P8的阈值电压为-0.56V，第九P型CNFET管P9的阈值电压为-0.29V，第一N型CNFET管N1的阈值电压为0.56V，第二N型CNFET管N2的阈值电压为0.56，第三N型CNFET管N3的阈值电压为0.29V，第四N型CNFET管N4的阈值电压为0.29V，第五N型CNFET管N5的阈值电压为0.43V，第六N型CNFET管N6的阈值电压为0.29V，第七N型CNFET管N7的阈值电压为0.56V，第八N型CNFET管N8的阈值电压为0.56V，第九N型CNFET管N9的阈值电压为0.17V，第十N型CNFET管N10的阈值电压为0.17V，第十一N型CNFET管N11的阈值电压为0.56V。
在32nm标准模型下的CNFET，第一电源VDD为0.9V，即逻辑“2”；相应的VDD/2和0V分别对应逻辑“1”和逻辑“0”，用HSPICE仿真软件对本发明的三值脉冲型D触发器进行仿真，仿真结果如图3所示。分析图3可知，本发明的三值脉冲型D触发器在脉冲信号clkp为高电平时，采集输入信号D并从输出端Q输出；在脉冲信号clkp为低电平时，触发器的输出保持上一个状态值不变，具有正确的工作逻辑。
在32nm标准模型下的CNFET，第一电源VDD为0.9V，即逻辑“2”；相应的VDD/2和0V分别对应逻辑“1”和逻辑“0”，用HSPICE仿真软件对本发明的三值脉冲型D触发器和现有的基于时钟控制技术的三值D触发器的功耗分别进行仿真，其功耗对比曲线如图4所示。由图4可以看出，本发明的三值脉冲型D触发器与图1所示的基于时钟控制技术的低功耗三值D触发器相比，功耗减少54.6％。

Claims (2)

1.一种利用碳纳米场效应晶体管的三值脉冲型D触发器，其特征在于包括第一P型CNFET管、第二P型CNFET管、第三P型CNFET管、第四P型CNFET管、第五P型CNFET管、第六P型CNFET管、第七P型CNFET管、第八P型CNFET管、第九P型CNFET管、第一N型CNFET管、第二N型CNFET管、第三N型CNFET管、第四N型CNFET管、第五N型CNFET管、第六N型CNFET管、第七N型CNFET管、第八N型CNFET管、第九N型CNFET管、第十N型CNFET管、第十一N型CNFET管、第一反相器和第二反相器；
所述的第一P型CNFET管的源极、所述的第三P型CNFET管的源极、所述的第六P型CNFET管的源极、所述的第八P型CNFET管的源极、所述的第九P型CNFET管的源极和所述的第四P型CNFET管的源极均接入第一电源，所述的第五P型CNFET管的源极接入第二电源，所述的第二电源的幅值电平是所述的第一电源的一半；所述的第一P型CNFET管的栅极、所述的第二N型CNFET管的栅极、所述的第三N型CNFET管的栅极、所述的第九P型CNFET管的栅极和所述的第八N型CNFET管的栅极连接且其连接端为所述的三值脉冲型D触发器的信号输入端，所述的第一P型CNFET管的漏极和所述的第二P型CNFET管的源极连接，所述的第二P型CNFET管的漏极、所述的第一N型CNFET管的漏极、所述的第五P型CNFET管的漏极、所述的第六P型CNFET管的栅极、所述的第八P型CNFET管的栅极、所述的第六N型CNFET管的栅极和所述的第七N型CNFET管的栅极连接；所述的第二P型CNFET管的栅极、所述的第一N型CNFET管的栅极、所述的第三P型CNFET管的栅极、所述的第四N型CNFET管的栅极和所述的第二反相器的输出端连接；所述的第一N型CNFET管的源极和所述的第二N型CNFET管的漏极连接，所述的第二N型CNFET管的源极、所述的第四N型CNFET管的源极、所述的第六N型CNFET管的源极、所述的第七N型CNFET管的源极、所述的第八N型CNFET管的源极和所述的第十N型CNFET管的源极均接地；所述的第三P型CNFET管的漏极、所述的第十一N型CNFET管的源极和所述的第五P型CNFET管的栅极连接，所述的第十一N型CNFET管的栅极、所述的第八N型CNFET管的漏极和所述的第九P型CNFET管的漏极连接，所述的第十一N型CNFET管的漏极和所述的第三N型CNFET管的漏极连接，所述的第三N型CNFET管的源极和所述的第四N型CNFET管的漏极连接，所述的第六P型CNFET管的漏极和所述的第七P型CNFET管的源极连接，所述的第七P型CNFET管的栅极、所述的第五N型CNFET管的栅极、所述的第七P型CNFET管的漏极、所述的第五N型CNFET管的漏极、所述的第八P型CNFET管的漏极和所述的第七N型CNFET管的漏极连接且其连接端为所述的三值脉冲型D触发器的输出端，所述的第五N型CNFET管的源极和所述的第六N型CNFET管的漏极连接，所述的第四P型CNFET管的栅极、所述的第九N型CNFET管的栅极和所述的第一反相器的输出端连接，所述的第一反相器的输入端和所述的第十N型CNFET管的栅极连接且其连接端为所述的三值脉冲型D触发器的时钟端，用于接入时钟信号，所述的第四P型CNFET管的漏极、所述的第九N型CNFET管的漏极和所述的第二反相器的输入端连接，所述的第九N型CNFET管的源极和所述的第十N型CNFET管的漏极连接。
2.根据权利要求1所述的一种利用碳纳米场效应晶体管的三值脉冲型D触发器，其特征在于所述的第一P型CNFET管的阈值电压为-0.56V，第二P型CNFET管的阈值电压为-0.43V，第三P型CNFET管的阈值电压为-0.7V，第四P型CNFET管的阈值电压为-0.29V，第五P型CNFET管的阈值电压为-0.29V，第六P型CNFET管的阈值电压为-0.29V，第七P型CNFET管的阈值电压为-0.43，第八P型CNFET管的阈值电压为-0.56V，第九P型CNFET管的阈值电压为-0.29V，所述的第一N型CNFET管的阈值电压为0.56V，第二N型CNFET管的阈值电压为0.56，第三N型CNFET管的阈值电压为0.29V，第四N型CNFET管的阈值电压为0.29V，第五N型CNFET管的阈值电压为0.43V，第六N型CNFET管的阈值电压为0.29V，第七N型CNFET管的阈值电压为0.56V，第八N型CNFET管的阈值电压为0.56V，第九N型CNFET管的阈值电压为0.17V，第十N型CNFET管的阈值电压为0.17V，第十一N型CNFET管的阈值电压为0.56V。
CN201710967921.9A 2017-10-18 2017-10-18 一种利用碳纳米场效应晶体管的三值脉冲型d触发器 Active CN107666301B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710967921.9A CN107666301B (zh) 2017-10-18 2017-10-18 一种利用碳纳米场效应晶体管的三值脉冲型d触发器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710967921.9A CN107666301B (zh) 2017-10-18 2017-10-18 一种利用碳纳米场效应晶体管的三值脉冲型d触发器

Publications (2)

Publication Number Publication Date
CN107666301A true CN107666301A (zh) 2018-02-06
CN107666301B CN107666301B (zh) 2020-09-22

Family

ID=61098755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710967921.9A Active CN107666301B (zh) 2017-10-18 2017-10-18 一种利用碳纳米场效应晶体管的三值脉冲型d触发器

Country Status (1)

Country Link
CN (1) CN107666301B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109325371A (zh) * 2018-08-09 2019-02-12 宁波大学 基于cnfet的延迟型三值puf电路
RU2689197C1 (ru) * 2018-10-16 2019-05-24 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Триггерный асинхронный D триггер на полевых транзисторах
RU2694152C1 (ru) * 2018-10-16 2019-07-09 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Триггер на полевых транзисторах противоположного типа проводимости

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU826323A1 (ru) * 1979-05-24 1981-04-30 Mo I Neftechimitscheskoj I Gas Пневматическое счетное устройство
CN101969301A (zh) * 2010-10-09 2011-02-09 宁波大学 一种四值绝热动态d触发器
CN102394638A (zh) * 2011-10-14 2012-03-28 宁波大学 一种三值绝热jkl触发器及绝热九进制异步计数器
CN102916687A (zh) * 2012-09-27 2013-02-06 浙江工商大学 基于cmos工艺的三值时钟发生器
US20130175633A1 (en) * 2012-01-11 2013-07-11 International Business Machines Corporation Controlling threshold voltage in carbon based field effect transistors
CN103618542A (zh) * 2013-10-25 2014-03-05 宁波大学 一种基于cnfet的三值反相器
CN105281711A (zh) * 2015-10-26 2016-01-27 宁波大学 一种基于cnfet的单边沿脉冲信号发生器
CN106100611A (zh) * 2016-06-03 2016-11-09 宁波大学 一种cnfet型双边沿脉冲式jkl触发器
CN107682006A (zh) * 2017-09-28 2018-02-09 宁波大学 一种利用碳纳米场效应晶体管的三值可逆计数器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU826323A1 (ru) * 1979-05-24 1981-04-30 Mo I Neftechimitscheskoj I Gas Пневматическое счетное устройство
CN101969301A (zh) * 2010-10-09 2011-02-09 宁波大学 一种四值绝热动态d触发器
CN102394638A (zh) * 2011-10-14 2012-03-28 宁波大学 一种三值绝热jkl触发器及绝热九进制异步计数器
US20130175633A1 (en) * 2012-01-11 2013-07-11 International Business Machines Corporation Controlling threshold voltage in carbon based field effect transistors
CN102916687A (zh) * 2012-09-27 2013-02-06 浙江工商大学 基于cmos工艺的三值时钟发生器
CN103618542A (zh) * 2013-10-25 2014-03-05 宁波大学 一种基于cnfet的三值反相器
CN105281711A (zh) * 2015-10-26 2016-01-27 宁波大学 一种基于cnfet的单边沿脉冲信号发生器
CN106100611A (zh) * 2016-06-03 2016-11-09 宁波大学 一种cnfet型双边沿脉冲式jkl触发器
CN107682006A (zh) * 2017-09-28 2018-02-09 宁波大学 一种利用碳纳米场效应晶体管的三值可逆计数器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
E RAGUVARAN 等: "Investigating the performance of CNFET using 10T SET D-Flip flop", 《2012 INTERNATIONAL CONFERENCE ON COMPUTER COMMUNICATION AND INFORMATICS》 *
ÖVÜNÇ POLAT 等: "Design and analysis of low power Carbon Nanotube Field Effect Transistor (CNFET) D Flip-Flops (DFFs)", 《2011 3RD INTERNATIONAL CONFERENCE ON COMPUTER RESEARCH AND DEVELOPMENT》 *
王谦 等: "基于CNFET的三值脉冲式D触发器设计", 《宁波大学学报（理工版）》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109325371A (zh) * 2018-08-09 2019-02-12 宁波大学 基于cnfet的延迟型三值puf电路
RU2689197C1 (ru) * 2018-10-16 2019-05-24 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Триггерный асинхронный D триггер на полевых транзисторах
RU2694152C1 (ru) * 2018-10-16 2019-07-09 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Триггер на полевых транзисторах противоположного типа проводимости

Also Published As

Publication number Publication date
CN107666301B (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
Alioto et al. Analysis and comparison in the energy-delay-area domain of nanometer CMOS flip-flops: Part I—Methodology and design strategies
Moon et al. An efficient charge recovery logic circuit
Sathe et al. Energy-efficient GHz-class charge-recovery logic
CN107666301A (zh) 一种利用碳纳米场效应晶体管的三值脉冲型d触发器
CN105763172A (zh) 高速低功耗触发器
Upadhyay et al. DFAL: Diode‐Free Adiabatic Logic Circuits
Ghadiri et al. Dual-edge triggered static pulsed flip-flops
Geng et al. Design of flip‐flops with clock‐gating and pull‐up control scheme for power‐constrained and speed‐insensitive applications
Huang et al. Anti-interference low-power double-edge triggered flip-flop based on C-elements
CN102624378B (zh) 一种低功耗多米诺三值文字运算电路
Sagar et al. Design of a low power flip-flop using MTCMOS technique
CN104617922A (zh) 高速低功耗多阈值异步置位复位d型触发器
CN102684647B (zh) 采样脉冲型触发器
Geng et al. Power-efficient dual-edge implicit pulse-triggered flip-flop with an embedded clock-gating scheme
Pandey et al. Analyzing the performance of 7nm FinFET based logic circuit for the signal processing in neural network
Anuar et al. Adiabatic logic versus CMOS for low power applications
Lin et al. High speed soft-error-tolerant latch and flip-flop design for multiple VDD circuit
Upadhyay et al. Triangular power supply based adiabatic logic family
Fu et al. Comparative analysis of ultra-low voltage flip-flops for energy efficiency
CN106100612A (zh) 一种cnfet型单边沿脉冲式jkl触发器
CN104333366A (zh) 一种数字io电路
Jyothula Low power aware pulse triggered flip flops using modified clock gating approaches
Fernandes et al. Power optimization of linear feedback shift register (LFSR) using power gating
CN104038184B (zh) 一种基于cmos工艺的qetff电路单元
Sharma et al. Design of a low power Adiabatic Logic based Johnson Counter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant