CN103595399A

CN103595399A - 一种基于cnfet的三值或非门

Info

Publication number: CN103595399A
Application number: CN201310513045.4A
Authority: CN
Inventors: 汪鹏君; 唐伟童; 郑雪松
Original assignee: Ningbo University
Current assignee: Ningbo University
Priority date: 2013-10-25
Filing date: 2013-10-25
Publication date: 2014-02-19
Anticipated expiration: 2033-10-25
Also published as: CN103595399B

Abstract

本发明公开了一种基于CNFET的三值或非门，包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管和第八CNFET管，第二CNFET管的漏极和第三CNFET管的漏极连接，第三CNFET管的源极和第四CNFET管的漏极连接，第五CNFET管的漏极、第六CNFET管的漏极和第七CNFET管的漏极连接，第七CNFET管的源极和第八CNFET管的漏极连接，第一CNFET管的栅极、第四CNFET管的栅极、第六CNFET管的栅极和第八CNFET管的栅极连接且其连接端为第一信号输入端，第二CNFET管的栅极、第三CNFET管的栅极、第五CNFET管的栅极和第七CNFET管的栅极连接且其连接端为第二信号输入端，第一CNFET管的漏极、第五CNFET管的源极和第六CNFET管的源极连接且其连接端为信号输出端；优点是结构简单，传输速度较快，且功耗较低。

Description

一种基于CNFET的三值或非门

技术领域

本发明涉及一种或非门，尤其是涉及一种基于CNFET的三值或非门。

背景技术

随着集成电路芯片上元件数目的急剧增加,内部有源器件和外部硅芯片的连接变得十分复杂,布线面积也不断变大,多值逻辑的出现为解决这些问题提供了一条新的途径。多值逻辑能增加电路的单线传输信息容量,提高数字电路信息密度,进而减少集成电路芯片面积和引线数目。过多的引脚数目对一些超大规模集成电路产生了严重影响,应用多值逻辑能大量减少外部引脚,提高电路的空间和时间利用率。根据Richards的计算方法,信号的取值数为3是最好的选择。

目前，制约多值逻辑发展的主要因素是多值逻辑综合电路和多值逻辑标准单元不够成熟,利用原有的场效应晶体管设计多值逻辑电路较为复杂,但随着纳米材料的出现,非有机硅的替代材料和混合材料的应用已经被提出。碳纳米管(Carbon Nanotubes,CNTs)从20世纪90年代初被发现以来,引起了广泛的关注。碳纳米管与石墨有着类似的电子结构,C-C原子间的共价键通过以sp²杂化轨道形成,具有耐热、防腐和导电等许多优良的性能.由于碳原子和纳米碳管相结合,纳米碳管的尺度、结构和拓扑学因素的不同使得碳纳米管与传统的器件相比极为独特,具有广阔应用前景。准一维结构的碳纳米管比二维和三维的纳米管的自由电子更容易控制,另外碳纳米管可以通过改变结构使其表现成金属特性或者半导体特性,金属特性的碳纳米管比现有的金属导电性能更好,半导体特性的碳纳米管迁移率和跨导性能也十分出众。碳纳米管场效应晶体管（简称CNFET管）是以半导体特性的碳纳米管制成的场效应晶体管，包括P型CNFET管和N型CNFET管，其开关电流比较高,亚阈值特性较为理想,低温下可实现弹道运输和便于大规模集成等优点。近年来CNFET管被逐渐应用到数字电路领域。或非门（NOR gate）是实现逻辑或非功能的基本电路元件。在数字逻辑电路中，传统的三值或非门有多个输入和一个输出端口，所有的输入端实现相或得操作，然后反相得到输出，或非门在二值电路中应用较多，而在多值逻辑电路中应用较少，主要因素是多值逻辑综合电路和多值逻辑标准单元不够成熟,利用原有的场效应晶体管设计多值逻辑电路较为复杂，传输速度慢，并且产生的功耗较大，因此，研究一种基于CNFET的三值或非门具有重大意义。

发明内容

本发明所要解决的技术问题是提供一种结构简单，传输速度较快，且功耗较低的基于CNFET的三值或非门。

本发明解决上述技术问题所采用的技术方案为：一种基于CNFET的三值或非门，包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管和第八CNFET管，所述的第一CNFET管、所述的第二CNFET管、所述的第五CNFET管和所述的第六CNFET管为N型CNFET管，所述的第三CNFET管、所述的第四CNFET管、所述的第七CNFET管和所述的第八CNFET管为P型CNFET管，所述的第一CNFET管和所述的第二CNFET管的阈值电压为0.62V，所述的第三CNFET管和所述的第四CNFET管的阈值电压为-0.62V，所述的第五CNFET管和所述的第六CNFET管的阈值电压为0.17V，所述的第七CNFET管和所述的第八CNFET管的阈值电压为-0.17V，所述的第一CNFET管的源极、所述的第一CNFET管的基极、所述的第二CNFET管的源极和所述的第二CNFET管的基极接地，所述的第二CNFET管的漏极和所述的第三CNFET管的漏极连接，所述的第三CNFET管的源极和所述的第四CNFET管的漏极连接，所述的第五CNFET管的漏极、所述的第六CNFET管的漏极和所述的第七CNFET管的漏极连接，所述的第七CNFET管的源极和所述的第八CNFET管的漏极连接，所述的第三CNFET管的基极、所述的第四CNFET管的基极、所述的第四CNFET管的源极、所述的第五CNFET管的基极和所述的第六CNFET管的基极接入0.9V电压，所述的第七CNFET管的基极和所述的第八CNFET管的基极接入-0.9V电压，所述的第八CNFET管的源极接入0.45V电压，所述的第一CNFET管的栅极、所述的第四CNFET管的栅极、所述的第六CNFET管的栅极和所述的第八CNFET管的栅极连接且其连接端为第一信号输入端，所述的第二CNFET管的栅极、所述的第三CNFET管的栅极、所述的第五CNFET管的栅极和所述的第七CNFET管的栅极连接且其连接端为第二信号输入端，所述的第一CNFET管的漏极、所述的第五CNFET管的源极和所述的第六CNFET管的源极连接且其连接端为信号输出端。

与现有技术相比，本发明的优点在于通过八个CNFET管来构建基于CNFET的三值或非门电路，其中第一CNFET管的栅极、第四CNFET管的栅极、第六CNFET管的栅极和第八CNFET管的栅极连接且其连接端为第一信号输入端，第二CNFET管的栅极、第三CNFET管的栅极、第五CNFET管的栅极和第七CNFET管的栅极连接且其连接端为第二信号输入端，第一CNFET管的漏极、第五CNFET管的源极和第六CNFET管的源极连接且其连接端为信号输出端，实现了CNFET管在三值或非门中的应用，结构简单，通过仿真研制，本发明的三值或非门具有正确的逻辑功能，且传输速度相对于使用MOS管的多值或非门电路快52.7%，本发明利用CNFET管传输所需要的逻辑电平，能节省大量的能耗，相对于现有技术的三值或非门电路，在500ns的工作时间内，现有技术的三值或非门电路消耗275fJ,本发明消耗122fJ的功耗，能节省55.6%的能耗。

附图说明

图1为本发明的电路结构图；

图2为本发明的第一输入信号、第二输入信号和输出信号的模拟波形图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例：如图1所示，一种基于CNFET的三值或非门，包括第一CNFET管T1、第二CNFET管T2、第三CNFET管T3、第四CNFET4、第五CNFET管T5、第六CNFET管T6、第七CNFET管T7和第八CNFET管T8，第一CNFET管T1、第二CNFET管T2、第五CNFET管T5和第六CNFET管T6为N型CNFET管，第三CNFET管T3、第四CNFET管T4、第七CNFET管T7和第八CNFET管T8为P型CNFET管，第一CNFET管T1和第二CNFET管T2的阈值电压为0.62V，第三CNFET管T3和第四CNFET管T4的阈值电压为-0.62V，第五CNFET管T5和第六CNFET管T6的阈值电压为0.17V，第七CNFET管T7和第八CNFET管T8的阈值电压为-0.17V，第一CNFET管T1的源极、第一CNFET管T1的基极、第二CNFET管T2的源极和第二CNFET管T2的基极接地，第二CNFET管T2的漏极和第三CNFET管T3的漏极连接，第三CNFET管T3的源极和第四CNFET管T4的漏极连接，第五CNFET管T5的漏极、第六CNFET管T6的漏极和第七CNFET管T7的漏极连接，第七CNFET管T7的源极和第八CNFET管T8的漏极连接，第三CNFET管T3的基极、第四CNFET管T4的基极、第四CNFET管T4的源极、第五CNFET管T5的基极和第六CNFET管T6的基极接入0.9V电压，第七CNFET管T7的基极和第八CNFET管T8的基极接入-0.9V电压，第八CNFET管T8的源极接入0.45V电压，第一CNFET管T1的栅极、第四CNFET管T4的栅极、第六CNFET管T6的栅极和第八CNFET管T8的栅极连接且其连接端为第一信号输入端，接入第一三值信号a，第二CNFET管T2的栅极、第三CNFET管T3的栅极、第五CNFET管T5的栅极和第七CNFET管T7的栅极连接且其连接端为第二信号输入端，接入第二三值信号b，第一CNFET管T1的漏极、第五CNFET管T5的源极和第六CNFET管T6的源极连接且其连接端为信号输出端，输出信号为c（nor）。

对本发明的基于CNFET的三值或非门进行仿真，得到如图2所示的模拟波形图。图2中a表示输入的第一三值信号，b表示输入的第二三值信号，c（nor）表示或非门的输出信号，逻辑2对应的电压为0.9V,逻辑1对应的电压为0.45V,逻辑0对应的电压为0V。分析图2我们可以得到如表1所示的模拟波形的逻辑值。

表1：模拟波形的逻辑值

分析表1中的数据，我们可以发现利用传统MOS管设计的三值或非门电路，传输速度远小于用CNFET设计的三值或非门电路，,使用CNFET设计的三值或非门电路平均比使用MOS管的多值或非门电路快52.7%，由此可知基于CNFET的三值或非门电路具有较小的延迟时间，传输速度较快且功耗较低，与文献Sheng,Lin,Kim Yong-Bin,andFabrizio Lombardi.Cntfet-Based Design of Ternary Logic Gates and Arithmetic Circuits[J].IEEETransactions on Nanotechnology,2011,2(10):217-225（林胜，金勇斌，法布里奇奥隆巴迪.基于CNFET的三值逻辑门与运算电路设计[J].纳米技术,2011,2(10):217-225.）中公开的三值或非门电路相比，在500ns的工作时间内，现有技术的三值或非门电路消耗275fJ,本发明消耗122fJ的功耗，能节省55.6%的能耗。

Claims

1.一种基于CNFET的三值或非门，其特征在于包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管和第八CNFET管，所述的第一CNFET管、所述的第二CNFET管、所述的第五CNFET管和所述的第六CNFET管为N型CNFET管，所述的第三CNFET管、所述的第四CNFET管、所述的第七CNFET管和所述的第八CNFET管为P型CNFET管，所述的第一CNFET管和所述的第二CNFET管的阈值电压为0.62V，所述的第三CNFET管和所述的第四CNFET管的阈值电压为-0.62V，所述的第五CNFET管和所述的第六CNFET管的阈值电压为0.17V，所述的第七CNFET管和所述的第八CNFET管的阈值电压为-0.17V，所述的第一CNFET管的源极、所述的第一CNFET管的基极、所述的第二CNFET管的源极和所述的第二CNFET管的基极接地，所述的第二CNFET管的漏极和所述的第三CNFET管的漏极连接，所述的第三CNFET管的源极和所述的第四CNFET管的漏极连接，所述的第五CNFET管的漏极、所述的第六CNFET管的漏极和所述的第七CNFET管的漏极连接，所述的第七CNFET管的源极和所述的第八CNFET管的漏极连接，所述的第三CNFET管的基极、所述的第四CNFET管的基极、所述的第四CNFET管的源极、所述的第五CNFET管的基极和所述的第六CNFET管的基极接入0.9V电压，所述的第七CNFET管的基极和所述的第八CNFET管的基极接入-0.9V电压，所述的第八CNFET管的源极接入0.45V电压，所述的第一CNFET管的栅极、所述的第四CNFET管的栅极、所述的第六CNFET管的栅极和所述的第八CNFET管的栅极连接且其连接端为第一信号输入端，所述的第二CNFET管的栅极、所述的第三CNFET管的栅极、所述的第五CNFET管的栅极和所述的第七CNFET管的栅极连接且其连接端为第二信号输入端，所述的第一CNFET管的漏极、所述的第五CNFET管的源极和所述的第六CNFET管的源极连接且其连接端为信号输出端。