CN106972850A - 一种具有抗单粒子瞬态效应的反相器 - Google Patents

Abstract

本发明公开了一种具有抗单粒子瞬态效应的反相器，包括：第一与第二PMOS管以及一个NMOS管；其中：第一PMOS管的漏极连接第二PMOS管的源极，第一PMOS管的源极接到VDD，第二PMOS管的漏极接NMOS管的漏极，NMOS管的源极接到GND，第一与第二PMOS管以及NMOS管的栅极同接Vin端作为输入端，第二PMOS管的漏极和NMOS的漏极接Vout端作为输出端；第一与第二PMOS管的宽度均为2N，N为传统反相器中PMOS管的宽度。该方案可以具有较大抗干扰能力，在外界因素的干扰下，影响较小，从而提高了稳定性。

Description

一种具有抗单粒子瞬态效应的反相器

技术领域

本发明涉及集成电路技术领域，尤其涉及一种具有抗单粒子瞬态效应的反相器。

背景技术

我国航天科技迅速发展，航天器对先进集成电路抗辐照技术的研究需求十分迫切。当集成电路工作在空间辐射环境时，高能粒子入射半导体材料后将导致目标材料电离，并在入射轨迹上累积电荷，使器件电性能产生瞬态或永久性变化，该现象称为单粒子效应(Single-Event Effect，SEE)。随着半导体器件尺寸等比例缩小，集成电路单粒子效应己成为影响空间电子系统可靠性最重要的问题之一，并引起国内外广泛关注。

集成电路单粒子效应包括单粒子瞬态效应、单粒子翻转、单粒子门锁等。其中，单粒子瞬态效应(Single Event Transient，SET)尤其重要，它会造成器件电压和电流的瞬时扰动，并诱发其他单粒子效应。

目前主流的抗单粒子效应方法是采用SOI工艺、多模冗余电路设计方法，这种方法的成本很高。

然而随着半导体工艺的不断进步，集成电路的设计面临着很大的问题和挑战，反相器就是其中之一，如果反相器受到外界因素干扰瞬变时产生电压值高，脉冲宽度很宽的的波形，说明反相器会极易受到干扰，最终导致整个电路性能不稳定。

目前主要有如下两种解决方案：

1)通过对单个反相器中NMOS管和PMOS管尺寸的不同方式的搭配，利用N-hit和P-hit进行粒子轰击，得出脉冲宽度值。具体内容如下：NMOS管和PMOS管都在最小尺寸基础上放大两倍，对NMOS管的漏极进行轰击，脉冲宽度减小，得到改善，以此来提高反相器的抗辐照能力。NMOS管和PMOS管都在最小尺寸基础上放大两倍，对PMOS管的漏极进行轰击，发现脉冲宽度增加，未得到改善。该方案的缺陷在于：统一的将NMOS管和PMOS管进行放大，对PMOS管的漏进行粒子轰击时提高了电流驱动能力是没有作用的，因为PMOS管尺寸变大，提高了寄生参数放大效应，导致宽度变宽。

2)将NMOS管在最小尺寸基础上放大两倍，PMOS管保持不变，对PMOS管的漏极进行轰击，发现脉冲宽度减小，得到改善，以此来提高反相器的抗辐照能力。该方案的缺陷在于：这种改进和优化晶体管尺寸的方式的创建，SET脉冲宽度的下降帮助减少对时间滤波技术所需的预定阈值的脉冲宽度。对于单个逻辑门来说，它的上升时间和下降时间会受其影响。

发明内容

本发明的目的是提供一种具有抗单粒子瞬态效应的反相器，可以避免单粒子瞬态效应对整个电路的影响，从而提高稳定性。

本发明的目的是通过以下技术方案实现的：

一种具有抗单粒子瞬态效应的反相器，其特征在于，包括：第一与第二PMOS管以及一个NMOS管；其中：

第一PMOS管的漏极连接第二PMOS管的源极，第一PMOS管的源极接到VDD，第二PMOS管的漏极接NMOS管的漏极，NMOS管的源极接到GND，第一与第二PMOS管以及NMOS管的栅极同接Vin端作为输入端，第二PMOS管的漏极和NMOS的漏极接Vout端作为输出端；所述第一与第二PMOS管的宽度均为2N，N为传统反相器中PMOS管的宽度。

当输入端Vin的信号为低电平时，第一与第二PMOS管均导通，NMOS管截止，此时第一与第二PMOS管之间的电压被充至高电平，输出端Vout也为高电平；

当输入端Vin的信号为高电平时，第一与第二PMOS管均截止，因而第一与第二PMOS管之间的电压仍保持高电平，而此时NMOS管导通，输出端Vout通过NMOS管放电至低电平。

由上述本发明提供的技术方案可以看出，利用两个宽度2N的PMOS串联等效成一个宽度为N的PMOS，第一方面电路特性都是等效的，两个宽度2N串联相当于宽度为N。第二方面串联时，如果SD电压降低，一个管子进入线性区，但可保证另外一个工作在饱和区且通过拆分为多个管子串联时，在layout上容易布局、匹配。此外，可以具有较大抗干扰能力，在外界因素的干扰下，影响较小，从而提高了稳定性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为本发明实施例提供的具有抗单粒子瞬态效应的反相器的结构示意图；

图2为本发明实施例提供的TCAD模型下具有抗单粒子瞬态效应的反相器的正常工作波形图；

图3为本发明实施例提供的对未改进反相器的PMOS的漏进行粒子轰击的示意图；

图4为本发明实施例提供的对改进的反相器的PMOS的漏进行粒子轰击示意图；

图5为本发明实施例提供的LET能量为20，NMOS和PMOS的间距为200nm，入射角度为垂直入射时，对PMOS管的漏进行粒子轰击的波形示意图；

图6为本发明实施例提供的LET为10时，对PMOS管的漏进行粒子轰击的波形示意图；

图7为本发明实施例提供的LET为20时，对PMOS管的漏进行粒子轰击的波形示意图；

图8为本发明实施例提供的LET为30时，对PMOS管的漏进行粒子轰击的波形示意图；

图9为本发明实施例提供的LET为40时，对PMOS管的漏进行粒子轰击的波形示意图；

图10为本发明实施例提供的粒子轰击角度为15°情况下，对PMOS管的漏进行粒子轰击的波形示意图；

图11为本发明实施例提供的粒子轰击角度为30°情况下，对PMOS管的漏进行粒子轰击的波形示意图；

图12为本发明实施例提供的粒子轰击角度为45°情况下，对PMOS管的漏进行粒子轰击的波形示意图；

图13为本发明实施例提供的粒子轰击角度为60°情况下，对PMOS管的漏进行粒子轰击的波形示意图。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

图1为本发明实施例提供的具有抗单粒子瞬态效应的反相器的结构示意图。如图1所示，其主要包括：第一与第二PMOS管以及一个NMOS管；其中：

第一PMOS管的漏极连接第二PMOS管的源极，第一PMOS管的源极接到VDD，第二PMOS管的漏极接NMOS管的漏极，NMOS管的源极接到GND，第一与第二PMOS管以及NMOS管的栅极同接Vin端作为输入端，第二PMOS管的漏极和NMOS的漏极接Vout端作为输出端；所述第一与第二PMOS管的宽度均为2N，N为传统反相器中PMOS管的宽度。

本发明实施例所提供的反相器，将传统反相器电路中的PMOS管拆成两个PMOS管，使这两个PMOS管串联。因为原始反相器是用宽度为N的NMOS和宽度为N的PMOS管构成，所以将宽度为N的PMOS管拆成两个宽度为2N的PMOS进行串联，这里采用的管子的栅长都为M，在TCAD模型中NMOS和PMOS的间距设置的是S。示例性的，其中的N可以为140nm，M可以为65nm，S可以为200nm。

本发明实施例提供的反相器的优点：利用两个宽度2N的PMOS串联等效成一个宽度为N的PMOS，第一方面电路特性都是等效的，两个宽度2N串联相当于宽度为N。第二方面串联时，如果SD电压降低，一个管子进入线性区，但可保证另外一个工作在饱和区且通过拆分为多个管子串联时，在layout上容易布局、匹配。

本发明实施例提供的反相器的原理如图2所示，图2中，较粗的曲线对应vin端，另一较细曲线对应Vout端：

1、当输入端Vin的信号为低电平时，第一与第二PMOS管均导通，NMOS管截止，此时第一与第二PMOS管之间的电压被充至高电平，输出端Vout也为高电平；

2、当输入端Vin的信号为高电平时，第一与第二PMOS管均截止，因而第一与第二PMOS管之间的电压仍保持高电平，而此时NMOS管导通，输出端Vout通过NMOS管放电至低电平。

由于PMOS的漏区是很敏感的区域，极易受到外界因素的干扰，因为本身存在寄生双极放大效应，收集电荷比较多，导致SET脉冲宽度相对于NMOS器件的SET脉冲宽度要宽的多，所以选择对PMOS的漏极进行轰击，本发明对反相器进行改进后，对其极易受到外界因素影响的PMOS的漏进行不同的能量和不同的角度的轰击实验，之后观看改进前和改进后的反相器的波形，然后进一步对比，发现确实达到了预期的设想，得到了改善。实验具体如下：

1、对PMOS的漏极进行粒子轰击。

对未改进反相器(即传统反相器)的PMOS的漏进行粒子轰击示意图如图3所示(NMOS尺寸为W:140nm/L:65nm、PMOS尺寸为W:140nm/L:65nm)。对改进的反相器(即本发明提供的反相器)的PMOS的漏进行粒子轰击示意图如图4所示(NMOS尺寸为W:140nm/L:65nm、PMOS尺寸为W:280nm/L:65nm)。

实验结构如图5所示，inv_n140_p280_p280和inv_n140_p140分别为对PMOS管的漏进行粒子轰击的波形，在此设置LET能量为20，NMOS和PMOS的间距为200nm，入射角度为垂直入射。从图5可以看出，改进后的反相器在粒子轰击下出现波动电压值很低只有0.3V左右，可当做毛刺，被检测为干扰信号的概率大幅度降低，基本可以忽略不计，可以看出改进后的反相器有很大改善。在外界因素的干扰下，影响变小，提高了稳定性。

2、不同LET下对P管漏极进行粒子轰击。

1)在LET为10时N140_P140(即传统反相器)和N140_P280_P280(即本发明提供的反相器)轰击所得的波形，如图6所示。

2)在LET为20时N140_P140和N140_P280_P280轰击所得的波形，如图7所示。

3)在LET为30时N140_P140和N140_P280_P280轰击所得的波形，如图8所示。

4)在LET为40时N140_P140和N140_P280_P280轰击所得的波形，如图9所示。

3、在不同角度下对P管漏极进行粒子轰击

1)在粒子轰击角度为15°情况下N140_P140和N140_P280_P280所得的波形，如图10所示。

2)在粒子轰击角度为30°情况下N140_P140和N140_P280_P280所得的波形，如图11所示。

3)在粒子轰击角度为45°情况下N140_P140和N140_P280_P280所得的波形，如图12所示。

4)在粒子轰击角度为60°情况下N140_P140和N140_P280_P280所得的波形，如图13所示。

在上述波形曲线中，以实心圆“●”作为节点连接的曲线对应本发明提供的反相器(N140_P280_P280)，以实心三角形“▲”作为节点连接的曲线对应传统反相器(N140_P140)。

通过图6-图13所示的结构来看，在不同的LET能量值和不同的角度对PMOS的漏极进行轰击，改进后的反相器轰击的波形跟未改进的反相器轰击的波形相比，其电压值一直处于0.3V左右以及低于0.3V，就相当于一个微小的干扰信号，对电路造成的影响不大，被检测为干扰信号的概率大幅度降低，大大提高了反相器抗辐照能力，对整个电路的抗辐照能力也有很大的提高。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (2)

1.一种具有抗单粒子瞬态效应的反相器，其特征在于，包括：第一与第二PMOS管以及一个NMOS管；其中：

第一PMOS管的漏极连接第二PMOS管的源极，第一PMOS管的源极接到VDD，第二PMOS管的漏极接NMOS管的漏极，NMOS管的源极接到GND，第一与第二PMOS管以及NMOS管的栅极同接Vin端作为输入端，第二PMOS管的漏极和NMOS的漏极接Vout端作为输出端；所述第一与第二PMOS管的宽度均为2N，N为传统反相器中PMOS管的宽度。

2.根据权利要求1所述的一种具有抗单粒子瞬态效应的反相器，其特征在于，

当输入端Vin的信号为低电平时，第一与第二PMOS管均导通，NMOS管截止，此时第一与第二PMOS管之间的电压被充至高电平，输出端Vout也为高电平；

当输入端Vin的信号为高电平时，第一与第二PMOS管均截止，因而第一与第二PMOS管之间的电压仍保持高电平，而此时NMOS管导通，输出端Vout通过NMOS管放电至低电平。