CN108336992B - 一种具有抗单粒子瞬态效应的缓冲器 - Google Patents

Abstract

本发明公开了一种具有抗单粒子瞬态效应的缓冲器，包括：依次连接多级的反相器，所有反相器均包括三个PMOS管和三个NMOS管；其中：第一PMOS管的源端接VDD；第一PMOS管的漏端接第二PMOS管的源端和第一NMOS管的漏端，这一节点记为第一输出节点；第二PMOS管的漏端接第三PMOS管的源端和第二NMOS管的漏端；第三PMOS管的漏端接第三NMOS3管的漏端，记为第二输出节点；第一、第二与第三NMOS管的源端均接VSS；第一级反相器三个PMOS管和三个NMOS管的栅端都接输入n1；上一级反相器的第一输出节点接下一级反相器中三个PMOS管的栅端，上一级反相器的第二输出节点接下一级反相器中三个NMOS管的栅端。该缓冲器可以避免单粒子瞬态效应对整个电路的影响，从而提高稳定性。

Description

一种具有抗单粒子瞬态效应的缓冲器

技术领域

本发明涉及集成电路技术领域，尤其涉及一种具有抗单粒子瞬态效应的缓冲器。

背景技术

我国航天事业飞速发展，然而在外层空间中各种辐射环境的作用下，航天器的集成电路中将会发生辐照效应，从而导致航天器故障。因此对先进集成电路抗辐照技术的研究需求十分迫切。当集成电路工作在空间辐射环境时，高能粒子入射半导体器件的敏感区域后将导致半导体材料内部发生电离，并在其轨迹上沉积电荷，这些电荷被器件电极收集，造成器件和电路发生瞬时性或永久性的故障，该现象称为单粒子效应(Single-EventEffect，SEE)。随着半导体器件尺寸的逐渐缩小，集成电路的密度日益增大，集成电路单粒子效应己成为影响空间电子系统可靠性最重要的问题之一，并引起国内外广泛关注。

集成电路单粒子效应包括单粒子瞬态效应、单粒子翻转、单粒子闩锁等。其中，单粒子瞬态效应(Single Event Transient，SET)尤其重要，它会造成器件电压和电流的瞬时扰动，并诱发其他单粒子效应。

目前主流的抗单粒子效应方法是采用SOI工艺、空间冗余电路等设计方法，这些方法的成本普遍较高。

随着半导体工艺的不断进步，外层空间的辐照效应对集成电路的影响愈发严重，应用于航天器的集成电路的设计面临着很大的问题和挑战，缓冲器是集成电路中常用的电路结构，提高缓冲器的抗单粒子瞬态效应的能力对于提高集成电路的抗辐射能力有很大的积极作用。

目前主要有如下两种缓冲器：

方案一：以传统的反相器作为基本单元，组成缓冲器，其电路结构如图1所示。该方案的缺陷在于：当输出为低电平时，PMOS管断开，粒子轰击PMOS管的漏端时，如果粒子能量足够大，将会迅速产生由低到高的SET脉冲。

方案二：由两个串联的PMOS和NMOS联接成基本反相器单元，组成缓冲器，其电路结构如图2所示。输出为低电平时，PMOS0和PMOS1均断开，对PMOS1的漏端进行轰击，发现脉冲宽度减小，得到改善，以此来提高反相器的抗辐照能力。该方案的缺陷在于：当输出为高电平时，PMOS管导通，对PMOS1的漏端进行轰击，如果粒子能量足够大，将会迅速产生由高到低的SET脉冲。

发明内容

本发明的目的是提供一种具有抗单粒子瞬态效应的缓冲器，可以避免单粒子瞬态效应对整个电路的影响，从而提高稳定性。

本发明的目的是通过以下技术方案实现的：

一种具有抗单粒子瞬态效应的缓冲器，包括：依次连接多级的反相器，所有反相器的结构相同，均包括三个PMOS管和三个NMOS管；其中：

第一PMOS管的源端接VDD；第一PMOS管的漏端接第二PMOS管的源端和第一NMOS管的漏端，这一节点记为第一输出节点；第二PMOS管的漏端接第三PMOS管的源端和第二NMOS管的漏端；第三PMOS管的漏端接第三NMOS3管的漏端，记为第二输出节点；第一、第二与第三NMOS管的源端均接VSS；

第一级反相器三个PMOS管和三个NMOS管的栅端都接输入n1；上一级反相器的第一输出节点接下一级反相器中三个PMOS管的栅端，上一级反相器的第二输出节点接下一级反相器中三个NMOS管的栅端。

当输入n1的信号为低电平时，第一级反相器中的三个PMOS管均导通，三个NMOS管均截止，第一级反相器中第一与第二输出节点的输出为高电平，第二级反相器中的三个PMOS管均截止，三个NMOS管均导通，第二级反相器中第一与第二输出节点的输出为低电平，以此类推，最后一级反相器中第一与第二输出节点的输出也为低电平；

当输入n1的信号为高电平时，第一级反相器中的三个PMOS管均截止，三个NMOS管均导通，第一级反相器中第一与第二输出节点的输出为低电平，第二级反相器中的三个PMOS管均导通，三个NMOS管均截止，第二级反相器中第一与第二输出节点的输出为高电平，以此类推，最后一级反相器中第一与第二输出节点的输出也为高电平。

由上述本发明提供的技术方案可以看出，利用三个PMOS和三个NMOS构成每一级反相器基本单元，每一级反相器产生两个输出，分别联接到下一级反相器的PMOS栅端和NMOS的栅端。如果其中一个输出节点受到粒子轰击，可以保证另一个输出信号正常，从而保证下一级反相器的输出正常，以此来提高抗辐射能力。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为本发明背景技术提供的现有技术方案一中缓冲器的结构示意图；

图2为本发明背景技术提供的现有技术方案二中缓冲器的结构示意图；

图3为本发明实施例提供的一种具有抗单粒子瞬态效应的缓冲器的结构示意图；

图4为本发明实施例提供的TCAD模型下具有抗单粒子瞬态效应的缓冲器的正常工作波形图；

图5为本发明实施例提供的实验A1.1给出的波形对比结果；

图6为本发明实施例提供的实验A1.2给出的波形对比结果；

图7为本发明实施例提供的实验B1.1给出的波形对比结果；

图8为本发明实施例提供的实验B1.2给出的波形对比结果；

图9为本发明实施例提供的实验A2.1给出的波形对比结果；

图10为本发明实施例提供的实验A2.2给出的波形对比结果；

图11为本发明实施例提供的实验B2.1给出的波形对比结果；

图12为本发明实施例提供的实验B2.2给出的波形对比结果。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

本发明实施例提供一种具有抗单粒子瞬态效应的缓冲器，其主要包括：依次连接多级的反相器，所有反相器的结构相同，均包括三个PMOS管和三个NMOS管；其中：

第一PMOS管的源端接VDD；第一PMOS管的漏端接第二PMOS管的源端和第一NMOS管的漏端，这一节点记为第一输出节点；第二PMOS管的漏端接第三PMOS管的源端和第二NMOS管的漏端；第三PMOS管的漏端接第三NMOS3管的漏端，记为第二输出节点；第一、第二与第三NMOS管的源端均接VSS；

第一级反相器三个PMOS管和三个NMOS管的栅端都接输入n1；上一级反相器的第一输出节点接下一级反相器中三个PMOS管的栅端，上一级反相器的第二输出节点接下一级反相器中三个NMOS管的栅端。

以图3为例对本发明实施例提供一种具有抗单粒子瞬态效应的缓冲器进行介绍。

每一级反相器的结构都是相同的，均由3个PMOS管和3个NMOS管组成；本示例中假设缓冲器共有六级反相器。

第一级反相器中所有MOS管的栅端都接输入n1。PMOS管P3的源端接VDD，PMOS管P3的漏端接PMOS管P4的源端和NMOS管N1的漏端，将这一输出节点(即第一输出结点)标记为n3。PMOS管N4的漏端接PMOS管P5的源端和NMOS管P4的漏端。PMOS管P5的漏端接NMOS管N3的漏端，将这一输出节点标记为n8(即第二输出结点)。NMOS管N3、NMOS管N4和NMOS管N5的源端均接VSS。

第二级反相器中的PMOS管P0、PMOS管P1和PMOS管P2的栅端都接n3。PMOS管P2的源端接VDD，PMOS管P2的漏端接PMOS管P1的源端和NMOS管N2的漏端，将这一输出节点标记为n9；PMOS管P1的漏端接PMOS管P0的源端和NMOS管N1的漏端。PMOS管P0的漏端接NMOS管N0的源端，将这一输出节点标记为n11。NMOS管N0、NMOS管N1和NMOS管N2的栅端接n8，NMOS管N0、NMOS管N1和NMOS管N2的源端都接VSS。

之后各级反相器的连接方式与之类似，不再赘述。

本发明实施例提供的缓冲器的原理如图4所示，图4中，曲线1对应缓冲器输入端的信号，曲线2对应缓冲器输出端的信号：

1、当输入n1的信号为低电平时，第一级反相器中的三个PMOS管均导通，三个NMOS管均截止，第一级反相器中第一与第二输出节点的输出为高电平，第二级反相器中的三个PMOS管均截止，三个NMOS管均导通，第二级反相器中第一与第二输出节点的输出为低电平，以此类推，最后一级反相器中第一与第二输出节点的输出也为低电平；

2、当输入n1的信号为高电平时，第一级反相器中的三个PMOS管均截止，三个NMOS管均导通，第一级反相器中第一与第二输出节点的输出为低电平，第二级反相器中的三个PMOS管均导通，三个NMOS管均截止，第二级反相器中第一与第二输出节点的输出为高电平，以此类推，最后一级反相器中第一与第二输出节点的输出也为高电平；

由于PMOS的漏区是很敏感的区域，极易受到外界因素的干扰，因为本身存在寄生双极放大效应，收集电荷比较多，导致SET脉冲宽度相对于粒子轰击NMOS器件产生的SET脉冲宽度要宽的多，所以选择对PMOS的漏极进行轰击，本发明对缓冲器的结构进行改进后，对其极易受到外界因素影响的PMOS的漏进行不同的能量和不同的角度的轰击实验，之后观看现有技术和改进后技术的缓冲器的输出的波形，然后进一步对比，发现确实达到了预期的设想，得到了改善。实验具体如下：

对PMOS的漏极进行粒子轰击：

对以传统的反相器作为基本单元的缓冲器的第二级反相器中的PMOS的漏进行粒子轰击示意图如图1所示。对以两个PMOS串联的反相器作为基本单元的缓冲器的第二级反相器中的PMOS1的漏进行粒子轰击示意图如图2所示。对具有抗单粒子瞬态效应的缓冲器的第二级反相器中的PMOS管P0的漏进行粒子轰击和对具有抗单粒子瞬态效应的缓冲器的第二级反相器中的PMOS管P2的漏进行粒子轰击示意图如图3所示。

实验一、输入为低电平：

实验A1、不同LET对PMOS管漏极进行粒子轰击：

实验A1.1：如图5所示，在LET为10时，对现有技术方案一中缓冲器的PMOS的漏端(以无标识曲线表示)，对现有技术方案二中缓冲器的第二级反相器中的PMOS管P1的漏端(以正方形标识表示)，本发明提供的缓冲器的第二级反相器中的PMOS管P0的漏端(以圆形标识表示)，本发明提供的缓冲器的第二级反相器中的PMOS管P2的漏端(以三角形标识表示)进行粒子轰击，且角度为垂直入射时的波形。

实验A1.2：如图6所示，在LET为60时，对现有技术方案一中缓冲器的PMOS的漏端(以无标识曲线表示)，对现有技术方案二中缓冲器的第二级反相器中的PMOS管P1的漏端(以正方形标识表示)，本发明提供的缓冲器的第二级反相器中的PMOS管P0的漏端(以圆形标识表示)，本发明提供的缓冲器的第二级反相器中的PMOS管P2的漏端(以三角形标识表示)进行粒子轰击，且角度为垂直入射时的波形。

实验B1、在不同角度下对P管漏极进行粒子轰击：

实验B1.1：在粒子轰击角度为60°情况下，LET能量为10，对现有技术方案一中缓冲器的PMOS的漏端(以无标识曲线表示)，对现有技术方案二中缓冲器的第二级反相器中的PMOS管P1的漏端(以正方形标识表示)，本发明提供的缓冲器的第二级反相器中的PMOS管P0的漏端(以圆形标识表示)，本发明提供的缓冲器的第二级反相器中的PMOS管P2的漏端(以三角形标识表示)进行粒子轰击，波形如图7所示。

实验B1.2：在粒子轰击角度为60°情况下，LET能量为60，对现有技术方案一中缓冲器的PMOS的漏端(以无标识曲线表示)，对现有技术方案二中缓冲器的第二级反相器中的PMOS管P1的漏端(以正方形标识表示)，本发明提供的缓冲器的第二级反相器中的PMOS管P0的漏端(以圆形标识表示)，本发明提供的缓冲器的第二级反相器中的PMOS管P2的漏端(以三角形标识表示)进行粒子轰击，波形如图8所示。

实验二、输入为高电平：

实验A2、不同LET对PMOS管漏极进行粒子轰击：

实验A2.1：在LET为10，对现有技术方案一中缓冲器的PMOS的漏端(以正方形标识表示)，对现有技术方案二中缓冲器的第二级反相器中的PMOS管P1的漏端(以无标识曲线表示)，本发明提供的缓冲器的第二级反相器中的PMOS管P0的漏端(以圆形标识表示)，本发明提供的缓冲器的第二级反相器中的PMOS管P2的漏端(以三角形标识表示)进行粒子轰击，且角度为垂直入射时的波形，如图9所示。

实验A2.2：在LET为60，对现有技术方案一中缓冲器的PMOS的漏端(以正方形标识表示)，对现有技术方案二中缓冲器的第二级反相器中的PMOS管P1的漏端(以无标识曲线表示)，本发明提供的缓冲器的第二级反相器中的PMOS管P0的漏端(以圆形标识表示)，本发明提供的缓冲器的第二级反相器中的PMOS管P2的漏端(以三角形标识表示)进行粒子轰击，且角度为垂直入射时的波形，如图10所示。

实验B2、在不同角度下对P管漏极进行粒子轰击：

实验B2.1：在粒子轰击角度为60°情况下，LET能量为10，对现有技术方案一中缓冲器的PMOS的漏端(以正方形标识表示)，对现有技术方案二中缓冲器的第二级反相器中的PMOS管P1的漏端(以无标识曲线表示)，本发明提供的缓冲器的第二级反相器中的PMOS管P0的漏端(以圆形标识表示)，本发明提供的缓冲器的第二级反相器中的PMOS管P2的漏端(以三角形标识表示)进行粒子轰击，如图11所示。

实验B2.2：在粒子轰击角度为60°情况下，LET能量为60，对现有技术方案一中缓冲器的PMOS的漏端(以正方形标识表示)，对现有技术方案二中缓冲器的第二级反相器中的PMOS管P1的漏端(以无标识曲线表示)，本发明提供的缓冲器的第二级反相器中的PMOS管P0的漏端(以圆形标识表示)，本发明提供的缓冲器的第二级反相器中的PMOS管P2的漏端(以三角形标识表示)进行粒子轰击，如图12所示。

通过图5-图12所示的结果来看，在不同的LET能量值和不同的角度对PMOS的漏极进行轰击，本发明实施例提供的缓冲器受到轰击后的波形跟现有的两种缓冲器受到轰击的波形相比，其输出信号保持稳定，粒子轰击对电路造成的影响几乎可以规避，大大提高了反相器抗辐照能力，对整个电路的抗辐照能力也有很大的提高。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (2)

1.一种具有抗单粒子瞬态效应的缓冲器，其特征在于，包括：依次连接多级的反相器，所有反相器的结构相同，均包括三个PMOS管和三个NMOS管；其中：

第一PMOS管的源端接VDD；第一PMOS管的漏端接第二PMOS管的源端和第一NMOS管的漏端，这一节点记为第一输出节点；第二PMOS管的漏端接第三PMOS管的源端和第二NMOS管的漏端；第三PMOS管的漏端接第三NMOS3管的漏端，记为第二输出节点；第一、第二与第三NMOS管的源端均接VSS；

第一级反相器三个PMOS管和三个NMOS管的栅端都接输入n1；上一级反相器的第一输出节点接下一级反相器中三个PMOS管的栅端，上一级反相器的第二输出节点接下一级反相器中三个NMOS管的栅端。

2.根据权利要求1所述的一种具有抗单粒子瞬态效应的缓冲器，其特征在于，

当输入n1的信号为低电平时，第一级反相器中的三个PMOS管均导通，三个NMOS管均截止，第一级反相器中第一与第二输出节点的输出为高电平，第二级反相器中的三个PMOS管均截止，三个NMOS管均导通，第二级反相器中第一与第二输出节点的输出为低电平，以此类推，最后一级反相器中第一与第二输出节点的输出也为低电平；

当输入n1的信号为高电平时，第一级反相器中的三个PMOS管均截止，三个NMOS管均导通，第一级反相器中第一与第二输出节点的输出为低电平，第二级反相器中的三个PMOS管均导通，三个NMOS管均截止，第二级反相器中第一与第二输出节点的输出为高电平，以此类推，最后一级反相器中第一与第二输出节点的输出也为高电平。

Images