CN107196636B - 一种抑制单粒子瞬态效应的反相器 - Google Patents

一种抑制单粒子瞬态效应的反相器 Download PDF

Info

Publication number
CN107196636B
CN107196636B CN201710352131.XA CN201710352131A CN107196636B CN 107196636 B CN107196636 B CN 107196636B CN 201710352131 A CN201710352131 A CN 201710352131A CN 107196636 B CN107196636 B CN 107196636B
Authority
CN
China
Prior art keywords
inverter
tube
pmos
nmos
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710352131.XA
Other languages
English (en)
Other versions
CN107196636A (zh
Inventor
吴秀龙
彭春雨
杨志平
蔺智挺
黎轩
李正平
陈军宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui University
Original Assignee
Anhui University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui University filed Critical Anhui University
Priority to CN201710352131.XA priority Critical patent/CN107196636B/zh
Publication of CN107196636A publication Critical patent/CN107196636A/zh
Application granted granted Critical
Publication of CN107196636B publication Critical patent/CN107196636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/0033—Radiation hardening
    • H03K19/00338—In field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种抑制单粒子瞬态效应的反相器，包括：第一NMOS管、第二NMOS管、第一PMOS管以及第二PMOS管；第一NMOS管与第一PMOS管连接，第二NMOS管与第二PMOS管连接构成前后两级的反相器结构；其中，后一级反相器中的第二PMOS的源极接前一级反相器的输出，后一级的第二PMOS2和第二NMOS的输入接Vin，即前一级反相器的输入。该反相器可以进一步的减弱单粒子瞬态效应对反相器的干扰，同时电路驱动能力和电路的工作频率不受到影响。

Description

一种抑制单粒子瞬态效应的反相器
技术领域
本发明涉及半导体技术领域，尤其涉及一种抑制单粒子瞬态效应的反相器。
背景技术
航天领域的不断发展，使得近年来各国出现了探索外围空间的热潮。航天较发达的国家都设定了各自的太空任务。如美国己提出再次登月计划，为2024年以前实现月球表面完成基地建设；俄罗斯则是在2040年前建造航天站、完成登月等；日本、印度及欧洲各国都设定了专门的航天目标，包括载人航天、空间站建设等。
集成电路是各航天器的核心，其可靠性和性能直接决定航天器的安全和适用性。随着集成电路尺寸不断缩小，加之未来对航天器工作性能和工作时间要求越来越高，芯片的抗辐照能力将会成为关键因素之一。比如在探测月球和火星中，宇宙射线非常强，会对集成电路造成严重的辐照效应。为了解决航天技术不断进步带来的问题，世界各国都在努力开发能够适用于空间探测的集成电路。
虽然我国集成电路水平仍处于比较落后阶段，抗辐照集成电路设计更是处于模仿阶段，但我国也在进行着努力。2013年，由我国航天502所与国防科技大学合作研究的SOC2012研制成功，该芯片是我国第一颗抗辐照四核并行SOC芯片。其速度和抗辐照能力能够满足未来多年内我国航天的发展要求。集成电路单粒子效应包括单粒子瞬态效应、单粒子翻转、单粒子门锁等。其中，单粒子瞬态效应(Single Event Transient,SET)尤为重要，它会造成器件电压和电流的瞬时扰动，并诱发其它单粒子效应。
随着集成电路工艺尺寸的不断缩小，单粒子效应对集成电路的损害在不断增加，集成电路的设计面临着很大的问题和挑战，电路的抗辐照能力的强弱变得越来越重要。反相器在电路中是一种基础的器件，它的抗辐照能力的提高，会一定程度上使整体电路抗辐照能力得到提高；所以对反相器的研究是很有必要的。
然而，目前的反相器及其存在的缺陷如下：
现有技术一：Q.Zhou和K.Mohanram等人在2004年提出当受外界因素的干扰，反相器电路发生单粒子瞬态效应时，通过对反相器中PMOS管和NMOS管的尺寸的改变，来使产生的SET脉冲波形得到改善，进一步使反相器的抗辐照能力得到提高。两种方案如下：(1)NMOS管和PMOS管都在最小尺寸基础上分别放大两倍,然后对NMOS管的漏极进行粒子轰击，发现产生的SET脉冲宽度减小，反相器的抗辐照能力得到提高。(2)NMOS管和PMOS管都在最小尺寸基础上分别放大两倍，然后对PMOS管的漏极进行粒子轰击，发现产生的SET脉冲宽度增加，反相器的抗辐照能力下降。上述方案的缺陷如下：同时将NMOS管和PMOS管的尺寸进行放大两倍并对PMOS管的漏极进行粒子轰击，提高了反相器的电流驱动能力，但是PMOS管尺寸变大，提高了寄生参数放大效应，导致从源极注入电荷的数量增多，最终被漏极收集，导致产生的SET脉冲宽度变宽，从而降低了抗辐照能力。
现有技术二、Oluwole A.Amusan等人提出使NMOS管在最小尺寸基础上放大两倍的同时PMOS管的尺寸保持不变，SET脉冲宽度取决于PMOS管的电荷收集的数量和NMOS管作为恢复管恢复电流的能力，相比现有技术一中的方案(2)，现有技术二中PMOS管的尺寸不变，NMOS管放大两倍，对PMOS管漏极进行粒子轰击时PMOS管尺寸没有放大，双极寄生放大效应相比于技术一中(2)方案减小，PMOS管的收集电荷的数量明显较少，NMOS管作为恢复管，它的尺寸相同，恢复的电流能力一样，现有技术二相较于现有技术一中的方案(2)在粒子轰击时产生的SET脉冲宽度较窄，反相器的抗辐照能力得到提高。但是，依然存在如下缺陷：在PMOS管的尺寸保持不变且NMOS管的尺寸放大两倍的情况下对反相器的电流驱动能力影响不大，但是因为PMOS管尺寸不变对应上升时间保持不变，NMOS管尺寸放大两倍后使得下降时间减少，最终导致上升时间和下降时间不对称，对整个电路的工作频率造成影响。
发明内容
本发明的目的是提供一种抑制单粒子瞬态效应的反相器，进一步的减弱单粒子瞬态效应对反相器的干扰，同时电路驱动能力和电路的工作频率不受到影响。
本发明的目的是通过以下技术方案实现的：
一种抑制单粒子瞬态效应的反相器，包括：第一NMOS管、第二NMOS管、第一PMOS管以及第二PMOS管；
第一NMOS管与第一PMOS管连接，第二NMOS管与第二PMOS管连接构成前后两级的反相器结构；其中，后一级反相器中的第二PMOS的源极接前一级反相器的输出，后一级的第二PMOS2和第二NMOS的输入接Vin，即前一级反相器的输入。
第一PMOS管的栅极与第一NMOS管的栅极连接后接Vin，第一PMOS管的漏极与第一NMOS管的漏极连接，第一PMOS管的源极接VDD，第一NMOS管的源极接GND，从而构成前一级反相器；
第二PMOS管的栅极与第二NMOS管的栅极连接后接Vin，第二PMOS管的漏极与第二NMOS管的漏极连接，第二NMOS管的源极接GND，从而构成后一级反相器；且后一级反相器中第二PMOS管的源极接前一级反相器的输出。
当输入Vin为低电平时，第一PMOS管导通，第一NMOS管截止，前一级反相器的输出为高电平，第二PMOS管导通，第二NMOS管截止，后一级反相器的输出为高电平，即最后输出为高电平；
当输入Vin为高电平时，第一PMOS管截止，第一NMOS管导通，前一级反相器的输出为低电平，第二PMOS管截止，第二NMOS管导通，后一级反相器的输出为低电平，即最后输出为低电平。
由上述本发明提供的技术方案可以看出，该反相器利用驱动等效的原理将NMOS管和PMOS管都在最小尺寸基础上放大两倍，从面积等效的原理考虑，该反相器中NMOS管尺寸和PMOS管尺寸都为最小尺寸，结合特殊的结构进一步的减弱单粒子瞬态效应对反相器的干扰，同时电路驱动能力和电路的工作频率不受到影响。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为本发明实施例提供的一种抑制单粒子瞬态效应的反相器的结构示意图；
图2为本发明实施例提供的TCAD模型下本反相器的正常工作波形图；
图3为本发明实施例提供的对现有技术二中反相器中的PMOS管的漏极进行粒子轰击的示意图；
图4为本发明实施例提供的对本反相器中PMOS2管的漏进行粒子轰击的示意图；
图5为本发明实施例提供的面积等效时，对PMOS的漏进行粒子轰击下变化对比示意图；
图6为本发明实施例提供的PMOS晶体管水平方向寄生的双极型晶体管结构示意图；
图7为本发明实施例提供的漏斗效应示意图；
图8为本发明实施例提供的面积等效时，在LET为10时轰击的波形对比示意图；
图9为本发明实施例提供的面积等效时，在LET为20时轰击的波形对比示意图；
图10为本发明实施例提供的面积等效时，在LET为30时轰击的波形对比示意图；
图11为本发明实施例提供的面积等效时，在LET为40时轰击的波形对比示意图；
图12为本发明实施例提供的面积等效时，在粒子轰击角度为15时轰击的波形对比示意图；
图13为本发明实施例提供的面积等效时，在粒子轰击角度为30时轰击的波形对比示意图；
图14为本发明实施例提供的面积等效时，在粒子轰击角度为45时轰击的波形对比示意图；
图15为本发明实施例提供的面积等效时，在粒子轰击角度为60时轰击的波形对比示意图；
图16为本发明实施例提供的驱动等效时，对PMOS的漏进行粒子轰击下变化对比示意图；
图17为本发明实施例提供的驱动等效时，在LET为10时轰击的波形对比示意图；
图18为本发明实施例提供的驱动等效时，在LET为20时轰击的波形对比示意图；
图19为本发明实施例提供的驱动等效时，在LET为30时轰击的波形对比示意图；
图20为本发明实施例提供的驱动等效时，在LET为40时轰击的波形对比示意图；
图21为本发明实施例提供的驱动等效时，在粒子轰击角度为15时轰击的波形对比示意图；
图22为本发明实施例提供的驱动等效时，在粒子轰击角度为30时轰击的波形对比示意图；
图23为本发明实施例提供的驱动等效时，在粒子轰击角度为45时轰击的波形对比示意图；
图24为本发明实施例提供的驱动等效时，在粒子轰击角度为60时轰击的波形对比示意图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
图1为本发明实施例提供的一种抑制单粒子瞬态效应的反相器的结构示意图。如图1所示，其主要包括：第一NMOS管(图1中的NMOS1)、第二NMOS管(图1中的NMOS2)、第一PMOS管(图1中的PMOS1)以及第二PMOS管(图1中的PMOS2)；
第一NMOS管与第一PMOS管连接，第二NMOS管与第二PMOS管连接构成前后两级的反相器结构；其中，后一级反相器中的第二PMOS的源极接前一级反相器的输出，后一级的第二PMOS2和第二NMOS的输入接Vin，即前一级反相器的输入。
具体结构如下：第一PMOS管的栅极与第一NMOS管的栅极连接后接Vin，第一PMOS管的漏极与第一NMOS的漏极连接，第一PMOS的管源极接VDD，第一NMOS管的源极接GND，从而构成前一级反相器；
第二PMOS管的栅极与第二NMOS管的栅极连接后接Vin，第二PMOS管的漏极与第二NMOS管的漏极连接，第二NMOS管的源极接GND，从而构成后一级反相器；且后一级反相器中第二PMOS管的源极接前一级反相器的输出。
本发明实施例提供的上述反相器(以下简称“本反相器”)的前一级的反相器与现有技术二中反相器结构一样，不同点在于后一级PMOS2的源极接前一级反相器的输出，后一级的PMOS2和NMOS2的输入接Vin，即前一级反相器的输入。当Vin为低电平时，PMOS1管和PMOS2管都导通，对第二级输出节点进行充电，当Vin为高电平时只有NMOS2管对输出点进行放电，可以得出特殊反相器的驱动由PMOS1管、PMOS2管和NMOS2管三个MOS管组成。与现有技术二中反相器相比，利用驱动等效的原理，特殊反相器中NMOS管和PMOS管都在最小尺寸基础上放大两倍。从面积等效的原理考虑，特殊反相器中NMOS管尺寸和PMOS管尺寸都为最小尺寸。
本反相器的工作原理如图2所示，当输入Vin为低电平时，第一PMOS管导通，第一NMOS管截止，前一级反相器的输出为高电平，第二PMOS管导通，第二NMOS管截止，后一级反相器的输出为高电平，即最后输出为高电平；当输入Vin为高电平时，第一PMOS管截止，第一NMOS管导通，前一级反相器的输出为低电平，第二PMOS管截止，第二NMOS管导通，后一级反相器的输出为低电平，即最后输出为低电平。
为了证明本反相器的优越性，下面从从面积等效和驱动等效的情况下，对本反相器与现有技术二中反相器进行比较。在下述图5、图8～图24中，波形曲线a对应本反相器，波形曲线b对应现有技术二中反相器。
相比于NMOS管而言，PMOS管的漏极区域较为敏感，极易受到外界因素的干扰，自身存在寄生双极放大效应，源极注入的电荷最终被漏极收集，最终导致SET脉冲宽度相对于NMOS器件的SET脉冲宽度要更宽，所以选择对PMOS管的漏极区域进行轰击。
一、面积等效的情况下，对PMOS管的漏极进行粒子轰击。
1、分别对现有技术二中反相器的PMOS管和本反相器中的PMOS2管的漏极进行粒子轰击，设置的LET能量为10MeV-cm2/mg，入射角度为垂直入射，粒子轰击示意图分别如图3，图4所示，两者产生的SET波形对比如图5所示。
由图5可见，在面积等效的前提下，与现有技术二中反相器相比，本反相器在粒子轰击下出现SET脉冲电压的幅度急剧下降，维持在0.3V左右，翻转可能性很小，使的特殊的反相器的抗辐照能力得到大幅度提高。
从理论上分析，在受到外界因素干扰时，反相器电路产生单粒子瞬态的效应，电荷的收集主要来源于漂移，扩散，双极放大效应。对于NMOS管而言电荷的收集主要是扩散，而PMOS管主要受漂移和双极放大效应影响。
反相器抗辐照的能力得到提高，是因为本反相器的结构很好的抑制了双极放大效应，使得漏极电荷的收集主要来源于漂移作用。因为对于体硅CMOS工艺而言，PMOS和NMOS晶体管的源一阱一漏区存在一个寄生的双极型晶体管(BJT)，如图6所示。当受到粒子轰击时，N阱中电子的收集导致了N阱电势的降低(变得更负)，阱电势的坍塌及阱中存在的过剩载流子将会开启寄生BJT，使得漏极作为集电极，N阱作为基极，源作为发射极，从源极注入的电荷会被漏极收集，从而导致了电路节点处收集电荷量的增多。在本反相器中，当输入为高电平时，PMOS1管和PMOS2管都处于截止状态，NMOS1管和NMOS2管都导通状态，粒子轰击特殊反相器的PMOS2管的漏极，产生SET脉冲波形，幅度和宽度很大程度的减少，是由于A点处于低电平状态，即图中源极接低电平，这很大程度上降低了双极放大效应使漏极收集的电荷数量急剧减少，源极无法进行大量电荷的注入。
在硅基场效应晶体管当中，因为PMOS2管处于关断状态，PMOS2管的漏极是处于反偏状态，漏区与体硅之间的空间电荷区当中存在很强的电场，是电荷收集的敏感区域。如图7所示。当入射粒子撞击半导体器件之后，会使其轨迹上的半导体材料发生电离效应，所电离出来的高浓度电荷区可以近似看作是导体，因此，漏体之间空间电荷区的电场即可顺着入射粒子的轨迹向下延伸数um，这一现象称为漏斗效应，正因为漏斗效应的存在使得电荷收集的区域向下延伸了数um，处于漏斗区，由电离效应产生的电荷将会通过漂移作用被电极收集，大大增加了敏感结点的电荷收集量，最后导致漏极吸收了大量电荷。
综上所述，在受到粒子轰击时，特殊反相器的结构很好的抑制了双极放大效应，漏极电荷的收集主要是漂移作用，所以特殊反相器很大程度上提高了反相器的抗辐照能力。
另外，因为在受到外界的因素干扰时，粒子轰击的变化很多，为了更全面的分析特殊反相器和技术二中反相器的抗辐照能力，采用了不同的粒子轰击能量(LET)和不同的粒子轰击角度来对比两种反相器在发生单粒子瞬态效应时SET脉冲波形的的变化。
1、不同LET下对PMOS管漏极进行粒子轰击。
a、在LET为10时，分别对本反相器中的PMOS2和现有技术二中反相器的PMOS管的漏极进行粒子轰击，所得的波形如图8所示。
b、在LET为20时，分别对本反相器中的PMOS2和现有技术二中反相器的PMOS管的漏极进行粒子轰击，所得的波形如图9所示。
c、在LET为30时，分别对本反相器中的PMOS2和现有技术二中反相器的PMOS管的漏极进行粒子轰击，所得的波形如图10所示。
d、在LET为40时，分别对本反相器中的PMOS2和现有技术二中反相器的PMOS管的漏极进行粒子轰击，所得的波形如图11所示。
2、不同角度下对PMOS管漏极进行粒子轰击。
a、在粒子轰击角度为15情况下，分别对本反相器中的PMOS2和现有技术二中反相器的PMOS管的漏极进行粒子轰击，所得的波形如图12所示。
b、在粒子轰击角度为30情况下，分别对本反相器中的PMOS2和现有技术二中反相器的PMOS管的漏极进行粒子轰击，所得的波形如图13所示。
c、在粒子轰击角度为45情况下，分别对本反相器中的PMOS2和现有技术二中反相器的PMOS管的漏极进行粒子轰击，所得的波形如图14所示。
d、在粒子轰击角度为60情况下，分别对本反相器中的PMOS2和现有技术二中反相器的PMOS管的漏极进行粒子轰击，所得的波形如图15所示。
面积等效时，在不同的LET能量值和不同的角度的情况下分别对本反相器中的PMOS2管和现有技术二中反相器的PMOS管的漏极进行粒子轰击，可以看出本反相器产生的SET波形跟现有3技术二中反相器产生的SET波形相比，本反相器产生的SET脉冲波形幅度都有很大程度的改善。随着粒子轰击的LET能量不断增加，本反相器产生的SET波形的电压值处于低压状态，值约为0.3V，几乎不会造成翻转。随着粒子轰击的角度不断的变大，本反相器产生的SET波形的电压值从0.3V不断地降低到0V，相当于对电路本身没有任何干扰，可以说明本反相器对角度轰击有很好的抑制作用。更进一步的证明了本反相器结构的优越性。
二、驱动等效的情况下，对PMOS管的漏极进行粒子轰击。
1、与面积等效一样，分别对现有技术二中反相器的PMOS管和本反相器中的PMOS2管的漏极进行粒子轰击，设置的LET能量为20MeV-cm2/mg，入射角度为垂直入射，两者产生的SET波形对比如图16所示。
由图16可见，在驱动等效的情况下，与现有技术二中反相器相比，本反相器在粒子轰击下出现SET脉冲电压的值整体下降了一半多，几乎维持在0.5V左右，高于0.5V的部分可看做毛刺，总体而言在驱动等效的前提下特殊反相器的抗辐照能力得到了进一步的改善。同面积等效一样，为了更全面的分析本反相器和现有技术二中反相器的抗辐照能力，我们设置在不同能量和不同角度的情况下比较本反相器和现有技术二中反相器产生的SET波形。造成这一现象的原因和面积等效的情况下一样，本反相器很好的抑制了双极放大效应，所以在粒子轰击时，电荷的收集主要来源于漂移。为了更好的分析，也进行了在不同LET和不同角度下对反相器抗辐照性能的研究。
1、不同LET下对PMOS管漏极进行粒子轰击
a、在LET为10时，分别对特殊反相器中的PMOS2和技术二中反相器的PMOS管的漏极进行粒子轰击，所得的波形如图17
b、在LET为20时，分别对本反相器中的PMOS2和现有技术二中反相器的PMOS管的漏极进行粒子轰击，所得的波形如图18所示。
c、在LET为30时，分别对本反相器中的PMOS2和现有技术二中反相器的PMOS管的漏极进行粒子轰击，所得的波形如图19所示。
d、在LET为40时，分别对本反相器中的PMOS2和现有技术二中反相器的PMOS管的漏极进行粒子轰击，所得的波形如图20所示。
2、不同角度下对PMOS管漏极进行粒子轰击
a、在粒子轰击角度为15情况下，分别对本反相器中的PMOS2和现有技术二中反相器的PMOS管的漏极进行粒子轰击，所得的波形如图21所示。
b、在粒子轰击角度为30情况下，分别对本反相器中的PMOS2和现有技术二中反相器的PMOS管的漏极进行粒子轰击，所得的波形如图22所示。
c、在粒子轰击角度为45情况下，分别对本反相器中的PMOS2和现有技术二中反相器的PMOS管的漏极进行粒子轰击，所得的波形如图23所示。
d、在粒子轰击角度为60情况下，分别对本反相器中的PMOS2和现有技术二中反相器的PMOS管的漏极进行粒子轰击，所得的波形如图24所示。
驱动等效时，在不同的LET能量值和不同的角度的情况下分别对本反相器中的PMOS2管和现有技术二中反相器的PMOS管的漏极进行粒子轰击，可以看出本反相器产生的SET波形跟现有技术二中反相器产生的SET波形相比，本反相器产生的SET脉冲波形值下降了一半多。随着粒子轰击的LET能量不断增加，本反相器产生的SET波形的宽度逐渐变宽，SET波形电压值处于0.5V左右，高于0.5V的地方相当于毛刺，总体来说驱动等效时，特殊反相器的抗辐照能力得到了很大提高。随着粒子轰击的角度不断的变大，特殊反相器产生的SET波形的电压值从0.3V不断地降低到0V，相当于对电路本身没有任何干扰，可以说明特殊反相器对角度轰击有很好的抑制作用。更进一步的证明了特殊反相器结构的优越性。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (1)

1.一种抑制单粒子瞬态效应的反相器，其特征在于，包括：第一NMOS管、第二NMOS管、第一PMOS管以及第二PMOS管；
第一NMOS管与第一PMOS管连接，第二NMOS管与第二PMOS管连接，构成前后两级的反相器结构；其中，后一级反相器中的第二PMOS的源极接前一级反相器的输出，后一级的第二PMOS和第二NMOS的输入接Vin，即前一级反相器的输入；
其中，第一PMOS管的栅极与第一NMOS管的栅极连接后接Vin，第一PMOS管的漏极与第一NMOS管的漏极连接，第一PMOS管的源极接VDD，第一NMOS管的源极接GND，从而构成前一级反相器；
第二PMOS管的栅极与第二NMOS管的栅极连接后接Vin，第二PMOS管的漏极与第二NMOS管的漏极连接，第二NMOS管的源极接GND，从而构成后一级反相器；且后一级反相器中第二PMOS管的源极接前一级反相器的输出；
当输入Vin为低电平时，第一PMOS管导通，第一NMOS管截止，前一级反相器的输出为高电平，第二PMOS管导通，第二NMOS管截止，后一级反相器的输出为高电平，即最后输出为高电平；
当输入Vin为高电平时，第一PMOS管截止，第一NMOS管导通，前一级反相器的输出为低电平，第二PMOS管截止，第二NMOS管导通，后一级反相器的输出为低电平，即最后输出为低电平。
CN201710352131.XA 2017-05-18 2017-05-18 一种抑制单粒子瞬态效应的反相器 Active CN107196636B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710352131.XA CN107196636B (zh) 2017-05-18 2017-05-18 一种抑制单粒子瞬态效应的反相器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710352131.XA CN107196636B (zh) 2017-05-18 2017-05-18 一种抑制单粒子瞬态效应的反相器

Publications (2)

Publication Number Publication Date
CN107196636A CN107196636A (zh) 2017-09-22
CN107196636B true CN107196636B (zh) 2021-02-19

Family

ID=59874169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710352131.XA Active CN107196636B (zh) 2017-05-18 2017-05-18 一种抑制单粒子瞬态效应的反相器

Country Status (1)

Country Link
CN (1) CN107196636B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108923777A (zh) * 2018-07-02 2018-11-30 安徽大学 抗辐照加固的反相器单元
CN110866372B (zh) * 2019-11-19 2023-09-15 上海华力微电子有限公司 n倍驱动两输入与非门标准单元及其版图

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105391444A (zh) * 2014-09-04 2016-03-09 中芯国际集成电路制造(上海)有限公司 一种分频电路和电子装置
CN105429626A (zh) * 2015-10-27 2016-03-23 华南理工大学 一种反相器电路及其驱动方法
CN106330174A (zh) * 2016-08-16 2017-01-11 深圳市华星光电技术有限公司 Cmos反相器及应用该cmos反相器的电子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7407843B2 (en) * 2004-04-23 2008-08-05 Sharp Laboratories Of America, Inc. Four-transistor Schmitt trigger inverter
CN104362605B (zh) * 2014-11-06 2017-05-24 北京大学 一种瞬态触发静电放电保护电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105391444A (zh) * 2014-09-04 2016-03-09 中芯国际集成电路制造(上海)有限公司 一种分频电路和电子装置
CN105429626A (zh) * 2015-10-27 2016-03-23 华南理工大学 一种反相器电路及其驱动方法
CN106330174A (zh) * 2016-08-16 2017-01-11 深圳市华星光电技术有限公司 Cmos反相器及应用该cmos反相器的电子装置

Also Published As

Publication number Publication date
CN107196636A (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
CN103632711B (zh) 半导体器件的单粒子闭锁预防技术
CN107196636B (zh) 一种抑制单粒子瞬态效应的反相器
Stenin Simulation of the characteristics of the DICE 28-nm CMOS cells in unsteady states caused by the effect of single nuclear particles
CN103490599A (zh) 一种功率管分段栅驱动电路
CN102394635A (zh) 冗余soi电路单元
CN113594256A (zh) 一种高压抗单粒子辐照的psoi ldmos器件结构
CN106026999A (zh) 一种抗单粒子效应的cmos比较器
CN105119596B (zh) 基于抗单粒子瞬态辐射效应的锁相环用压控振荡器延时单元
CN110741551B (zh) 电路和形成电路的方法
Katunin et al. The STG DICE cell with the decoder for reading data in steady and unsteady states for hardened SRAM
Wang et al. Simulation study of single event effect for different N-well and Deep-N-well doping in 65nm triple-well CMOS devices
CN108336992B (zh) 一种具有抗单粒子瞬态效应的缓冲器
Huang et al. Novel N-hit single event transient mitigation technique via open guard transistor in 65nm bulk CMOS process
CN114975596A (zh) 四种抗总剂量与单粒子闭锁的cmos集成电路基本单元
CN106972850A (zh) 一种具有抗单粒子瞬态效应的反相器
CN107947780A (zh) 应用于抗辐照电压转换芯片的双内锁自复位振荡器结构
CN110208608B (zh) 一种低功耗小型化单粒子瞬态参数测试装置及方法
CN110880928A (zh) 一种cmos标准单元抗辐照加固电路
CN210578492U (zh) 一种cmos集成电路抗单粒子效应加固电路
CN106876384B (zh) 用旋转晶体管抑制单粒子瞬态的纳米cmos版图加固方法
CN110855286A (zh) 一种抗单粒子瞬态脉冲反相器加固电路
Han et al. Low power adiabatic logic based on 2PC2AL
CN213243977U (zh) 一种具有预置初值功能的串并转换移位寄存器
CN116885010B (zh) 一种P型DSOI FinFET器件和抗单粒子效应反相器
Chatterjee et al. Impact of well contacts on the single event response of radiation-hardened 40-nm flip-flops

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant