CN110880928A - 一种cmos标准单元抗辐照加固电路 - Google Patents
一种cmos标准单元抗辐照加固电路 Download PDFInfo
- Publication number
- CN110880928A CN110880928A CN201911230922.0A CN201911230922A CN110880928A CN 110880928 A CN110880928 A CN 110880928A CN 201911230922 A CN201911230922 A CN 201911230922A CN 110880928 A CN110880928 A CN 110880928A
- Authority
- CN
- China
- Prior art keywords
- tube
- source
- output port
- drain
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003014 reinforcing effect Effects 0.000 title claims abstract description 6
- 230000003471 anti-radiation Effects 0.000 title abstract description 4
- 230000005669 field effect Effects 0.000 claims abstract description 9
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims abstract description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims abstract description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims abstract description 3
- 230000005855 radiation Effects 0.000 claims description 6
- 230000002787 reinforcement Effects 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000003068 static effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 14
- 239000002245 particle Substances 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 4
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/0033—Radiation hardening
- H03K19/00338—In field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种对于CMOS标准单元的抗辐照加固电路，该电路包括实现逻辑功能的上拉网络(PUN)和下拉网络(PDN)、两个p型沟道场效应晶体管P1、P2、两个n型沟道场效应管N1、N2。图1显示了一个通用的N个输入的逻辑门单元，它的所有输入同时分配到上拉和下拉网络。P1的栅极接低电平，N1的栅极接高电平。P2栅极接输出端口，源极与P1源极相连，漏极接低电平，N2栅极接输出端口，漏极接高电平，源极与N1的漏极相连。利用本发明，对标准单元的敏感节点进行抗辐照加固，在面积开销不大的前提下，明显提高了标准单元的抗单粒子翻转的效果。
Description
技术领域
本发明涉及CMOS标准单元库的抗单粒子翻转加固技术领域。
背景技术
空间辐射环境指大气层内以及宇宙空间中存在的各种各样宇宙射线与太阳活动所造成的复杂辐射环境，主要包括范艾伦(Van Allen)辐射带、宇宙射线与太阳辐射。
当半导体器件受到来自空间环境中的高能粒子轰击时，高能粒子会与半导体材料相互作用电离产生电子-空穴对，从而器件或电路会产生不同的响应，其结果造成失效或故障。
单粒子效应，简单来说是一定能量的单个粒子射入半导体器件以后产生的即时效应。当半导体器件的灵敏区受到外界单个高能粒子轰击时，会在其运动轨迹上电离产生电子-空穴对，这些电离出来的电荷一旦被半导体器件电极收集，将会导致半导体器件原逻辑电平的翻转或者器件的永久性损坏。换言之，若发生单粒子效应必将引起瞬时扰动，可能引发存储单元的翻转、器件的闩锁，甚至于引发器件栅氧的击穿、电路的烧毁等。单粒子效应又细分为单粒子翻转(SEU)、单粒子瞬态(SET),单粒子扰动(CSED)、单粒子栅穿(C SEGR)和单粒子烧毁(CSEB)等。
在硅CMOS集成电路中，当MOS管处于关断状态时其漏结为反偏状态，因此在该耗尽层中存在着较强的内部空间电场，很容易收集电荷，我们称之为敏感区。因为在入射粒子的运行路径上电离出大量的电子-空穴对导致与导体类似，所以耗尽层中的电场发生扭曲，运行轨迹延长到耗尽层下方数um处，呈现一个漏斗状，故称之为漏斗效应。由于漏斗效应在空间上增大了电荷的收集深度，因此与耗尽层中电离出的电荷相比，电荷收集总量至少要高出一个数量级。而且在大电场的作用下，粒子相互碰撞还可能引起雪崩效应，电离出更多电荷。
在入射节点，电荷的定向运输和收集形成的单流，即单粒子电流。也就是指在敏感节点发生单粒子效应时所产生的光电流，这就是辐射效应所产生的电路响应。因此我们通过分析电路的电流响应来分析电路的单粒子效应过程。
发明内容
本文发明了一种抗单粒子效应的CMOS标准单元加固方法，其显著特征是在CMOS标准单元电路的基础上只增加四个场效应晶体管，没有太大面积开销，能达到较好的抗单粒子翻转的效果。
本发明采用的技术方案：
一种CMOS标准单元抗辐照加固电路，该电路包括电路输入端口、电路输出端口、一对静态互补逻辑PUN和PDN、两个p型沟道场效应晶体管P1，P2、两个n型沟道场效应晶体管N1,N2。
上述方案中，上拉网络PUN接高电平，下拉网络PDN接低电平。输入端口同时分配到上拉网络PUN和下拉网络PDN。P1管栅极接低电平，P1管源极连接PUN网络，P1管漏极与输出端口连接；N1管栅极接高电平，N1管漏极与输出端口连接，N1管源极与PDN网络连接。P2管栅极与输出端口连接，P2管漏极与低电平连接，P2管源极与P1管源极连接；N2管栅极与输出端口连接，N2管源极与N1管源极连接，N2管漏极连接高电平。
本发明的主要优点：
利用本发明可以在不改变工艺的前提下，对CMOS标准单元进行抗单粒子效应加固，大幅度的提高CMOS标准单元敏感节点的抗单粒子翻转的能力，并且具有较小的面积开销。
附图说明
图1为一种CMOS标准单元抗辐照加固电路结构
图2为经过加固的CMOS二输入与非门电路结构
图3为未加固的CMOS二输入与非门电路结构
图4为经过加固的CMOS二输入与非门仿真电路结构
图5为未加固的CMOS二输入与非门仿真电路结构
图6为经过加固和未加固的CMOS二输入与非门仿真结果
具体实施方式
为使本发明的技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
图1为本发明用于说明CMOS标准单元加固电路的示意图，包括PUN网络、PDN网络、p型沟道场效应晶体管P1、p型沟道场效应晶体管P2、n型沟道场效应晶体管N1、n型沟道场效应晶体管N2。
图2为经过加固的二输入与非门，P1管栅极接低电平，P1源极连接PUN网络，P1管漏极与输出端口连接；N1管栅极接高电平，N1管漏极与输出端口连接，N1管源极与PDN网络连接。P2管栅极与输出端口连接，P2管漏极与低电平连接，P2管源极与P1管源极连接；N2管栅极与输出端口连接，N2管源极与N1管源极连接，N2管漏极连接高电平。
图3为本发明用于说明未采取加固措施的CMOS二输入与非门的示意图。
图4为本发明用于说明加固CMOS二输入与非门在添加仿真激励源后的电路结构。本实施例中，在1.5ns注入粒子，产生的电流峰值为1.5mA，电流上升时间为10ps，下降时间为100ps。
图5为本发明用于说明未加固CMOS二输入与非门在添加仿真激励源后的电路结构。在1.5ns注入粒子，产生的电流峰值为1.5mA，电流上升时间为10ps，下降时间为100ps。
]图6为本发明用于说明未加固和加固CMOS二输入与非门的抗单粒子翻转的仿真结果。从图6看出，未加固电路的输出端在1.5ns有较大瞬态电流，最大值已经超过翻转的阈值，造成其结果发生翻转，加固电路的输出端在1.5ns有较小的瞬态电流，不能达到使电路结果发生的翻转的程度。
上述实施例已经充分说明了本发明的必要技术内容，本领域的技术人员能够依据说明加以实施，故不再赘述其他技术细节。
Claims (2)
1.一种CMOS标准单元抗辐照加固电路，其特征在于，该电路包括输入端口、输出端口、一对静态互补逻辑PUN和PDN、p型沟道场效应晶体管P1、p型场效应晶体管P2、n型沟道场效应晶体管N1、n型沟道场效应晶体管N2。
所述P1管栅极连接低电平，P1源极连接PUN网络，P1管漏极与输出端口连接；N1管栅极接高电平，N1管漏极与输出端口连接，N1管源极与PDN网络连接。所述P2管栅极与输出端口连接，P2管漏极与低电平连接，P2管源极与P1管源极连接；N2管栅极与输出端口连接，N2管源极与N1管源极连接，N2管漏极连接高电平。
2.根据权利要求1所述的CMOS标准单元加固电路，其特征在与，所有输入同时分配到上拉网络PUN和下拉网络PDN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911230922.0A CN110880928A (zh) | 2019-12-05 | 2019-12-05 | 一种cmos标准单元抗辐照加固电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911230922.0A CN110880928A (zh) | 2019-12-05 | 2019-12-05 | 一种cmos标准单元抗辐照加固电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110880928A true CN110880928A (zh) | 2020-03-13 |
Family
ID=69730104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911230922.0A Pending CN110880928A (zh) | 2019-12-05 | 2019-12-05 | 一种cmos标准单元抗辐照加固电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110880928A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112865807A (zh) * | 2021-01-11 | 2021-05-28 | 电子科技大学 | 一种具有抗辐照功能的8b/10b编解码电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101964005A (zh) * | 2009-07-22 | 2011-02-02 | 中国科学院微电子研究所 | 一种cmos电路单粒子瞬态的建模方法 |
| CN102082568A (zh) * | 2010-11-17 | 2011-06-01 | 北京时代民芯科技有限公司 | 一种抗单粒子瞬态电路 |
| CN102118152A (zh) * | 2009-12-30 | 2011-07-06 | 中国科学院微电子研究所 | 一种cmos集成电路抗辐照加固电路 |
| CN104901676A (zh) * | 2015-06-06 | 2015-09-09 | 合肥工业大学 | 一种抗单粒子多节点翻转的锁存器 |
| US9191009B1 (en) * | 2009-05-07 | 2015-11-17 | Arizona Board Of Regents, For And On Behalf Of Arizona State University | Radiation hardened by design digital input/output circuits and related methods |
| US20170169220A1 (en) * | 2014-04-29 | 2017-06-15 | Bar-Ilan University | Multi-topology logic gates |
-
2019
- 2019-12-05 CN CN201911230922.0A patent/CN110880928A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9191009B1 (en) * | 2009-05-07 | 2015-11-17 | Arizona Board Of Regents, For And On Behalf Of Arizona State University | Radiation hardened by design digital input/output circuits and related methods |
| CN101964005A (zh) * | 2009-07-22 | 2011-02-02 | 中国科学院微电子研究所 | 一种cmos电路单粒子瞬态的建模方法 |
| CN102118152A (zh) * | 2009-12-30 | 2011-07-06 | 中国科学院微电子研究所 | 一种cmos集成电路抗辐照加固电路 |
| CN102082568A (zh) * | 2010-11-17 | 2011-06-01 | 北京时代民芯科技有限公司 | 一种抗单粒子瞬态电路 |
| US20170169220A1 (en) * | 2014-04-29 | 2017-06-15 | Bar-Ilan University | Multi-topology logic gates |
| CN104901676A (zh) * | 2015-06-06 | 2015-09-09 | 合肥工业大学 | 一种抗单粒子多节点翻转的锁存器 |
Non-Patent Citations (3)
| Title |
|---|
| A.CALOMARDE等: "A Single Event Transient Hardening Circuit Design Technique Based on Strengthening", 《2013 IEEE 56TH INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS》 * |
| A.CALOMARDE等: "SET and noise fault tolerant circuit design techniques Application", 《MICROELECTRONICS RELIABILITY》 * |
| 张黛梦: "建立基于0.13μm工艺线的抗辐照标准单元库的技术研究", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112865807A (zh) * | 2021-01-11 | 2021-05-28 | 电子科技大学 | 一种具有抗辐照功能的8b/10b编解码电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7298010B1 (en) | Radiation-hardened transistor and integrated circuit | |
| EP1720257B1 (en) | Single-event-effect tolerant SOI-based inverter, semiconductor memory element and data latch circuit | |
| CN101640411B (zh) | 基于rc触发的双通道静电放电保护电路 | |
| US7193451B2 (en) | Method and system for reducing glitch effects within combinational logic | |
| CN101964005B (zh) | 一种cmos电路单粒子瞬态的建模方法 | |
| EP1629504A1 (en) | Radiation-hard semiconductor circuit | |
| US4809226A (en) | Random access memory immune to single event upset using a T-resistor | |
| CN110880928A (zh) | 一种cmos标准单元抗辐照加固电路 | |
| CN113594256B (zh) | 一种高压抗单粒子辐照的psoi ldmos器件结构 | |
| Macha et al. | A new computing paradigm leveraging interconnect noise for digital electronics under extreme environments | |
| CN1983588A (zh) | 一种利用nmos的防静电保护结构 | |
| CN213521831U (zh) | 一种输出驱动电路和输出驱动器 | |
| CN106099887A (zh) | 一种耐高压rc触发式esd电路 | |
| CN105245221A (zh) | 一种p沟道场效应晶体管抗单粒子效应加固电路 | |
| CN114975596A (zh) | 四种抗总剂量与单粒子闭锁的cmos集成电路基本单元 | |
| He et al. | Experimental verification of the parasitic bipolar amplification effect in PMOS single event transients | |
| Qin et al. | The modulation effect of substrate doping on multi-node charge collection and single-event transient propagation in 90-nm bulk complementary metal-oxide semiconductor technology | |
| CN210578492U (zh) | 一种cmos集成电路抗单粒子效应加固电路 | |
| Qin et al. | The effect of P+ deep well doping on SET pulse propagation | |
| CN108923777A (zh) | 抗辐照加固的反相器单元 | |
| CN110830021A (zh) | 一种cmos集成电路抗单粒子效应加固电路 | |
| CN116885010B (zh) | 一种P型DSOI FinFET器件和抗单粒子效应反相器 | |
| US9519743B1 (en) | Optimal stacked transistor placement to increase single event transient robustness | |
| CN213521822U (zh) | 一种输出驱动电路和输出驱动器 | |
| CN216848742U (zh) | 一种抗总剂量效应的三线转八线芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200313 |