CN102723705B - 一种用于usb物理层接口芯片的全端口保护电路 - Google Patents

一种用于usb物理层接口芯片的全端口保护电路 Download PDF

Info

Publication number
CN102723705B
CN102723705B CN201110078101.7A CN201110078101A CN102723705B CN 102723705 B CN102723705 B CN 102723705B CN 201110078101 A CN201110078101 A CN 201110078101A CN 102723705 B CN102723705 B CN 102723705B
Authority
CN
China
Prior art keywords
voltage
field effect
effect transistor
type field
overvoltage protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110078101.7A
Other languages
English (en)
Other versions
CN102723705A (zh
Inventor
鞠建宏
郝跃国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Dior Microelectronics Co., Ltd
Original Assignee
DIOO MICROELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DIOO MICROELECTRONIC Co Ltd filed Critical DIOO MICROELECTRONIC Co Ltd
Priority to CN201110078101.7A priority Critical patent/CN102723705B/zh
Publication of CN102723705A publication Critical patent/CN102723705A/zh
Application granted granted Critical
Publication of CN102723705B publication Critical patent/CN102723705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开一种用于USB物理层接口芯片的全端口保护电路，包括第一、第二和第三过压保护子电路，第一输入端电压和一电源电压输入到第一过压保护子电路，经该第一过压保护子电路比较后输出得到一第一电压；电源电压同时和第二输入端电压输入到第二过压保护子电路，经第二过压保护子电路比较后输出得到一第二电压；将第一电压和第二电压输入到第三过压保护子电路，经该第三过压保护子电路比较后输出得到一最高电压。本发明可以在任何的输入输出口电压和电源电压情况下为CMOS开关中的PMOS里面的N阱提供正确的偏置电压，而不会发生因寄生二极管开启而引起的漏电流。

Description

一种用于USB物理层接口芯片的全端口保护电路
技术领域
本发明涉及一种全端口的电压过压保护电路，更特别地说，是适合用于USB物理层接口芯片的集成电路。
背景技术
在采用CMOS结构来设计的USB模拟开关中，正常工作情况下输入输出口(如图1A、图1B中I/O_1或I/O_2)的电压比电源电压(VCC)要低，这样可以保证图中PMOS的两个寄生二极管处于反向截止状态。如果在带电情况下，输入输出口(I/O_1或I/O_2)的电压比电源电压要高，或者在掉电即没有电源电压的情况下，输入输出口仍然有较大的电压，此时PMOS的寄生二极管就会处于正向导通状态，即有很大的漏电流通过这两个寄生二极管流出，这是不能被接受的，因此需要有特殊的保护电路来防止这种情况的发生。
对这种保护电路的要求在于：
1、       需要对输入输出口的电压和电源电压进行比较，从其中选出较高的一个作为CMOS开关中PMOS的衬底N阱（n-well）偏置电压。
2、       这种保护应该是对两个输入输出端口（I/O_1或I/O_2)都是有效的，就是说，任意一个输入输出端口出现了过压，保护电路都应该起作用。
这里对两个电压信号进行比较的电路时这种保护电路的核心。一项专利号为5，767，733的美国专利提出了如图2的解决办法。用一对交叉耦合的PMOS在两个输入输出口A和B之间比较之后选择出两者中较高的电压，用以偏置PMOS开关里面PMOS管的N阱(n-well)。这种办法的最大缺点在于，当输入输出口的电压和电源电压没有明显区别的时候，在这种情况下仍然会导致很大的漏电流。
发明内容
   由于现有技术存在的上述问题，本发明提出一种用于USB物理层接口芯片的全端口保护电路，其可有效地解决上述问题。 
为了实现上述目的，本发明采用了以下技术方案：
本发明提出一种用于USB物理层接口芯片的全端口保护电路，包括第一、第二和第三过压保护子电路，第一输入端电压和一电源电压输入到第一过压保护子电路，经该第一过压保护子电路比较后输出得到一第一电压；电源电压同时和第二输入端电压输入到第二过压保护子电路，经第二过压保护子电路比较后输出得到一第二电压；将第一电压和第二电压输入到第三过压保护子电路，经该第三过压保护子电路比较后输出得到一最高电压。
作为本发明的进一步特征，过压保护子电路包括第一、第二、第三P型场效应管和一个N型场效应管，第一P型场效应管的源极和第三P型场效应管的源极相连后与第一USB模拟开关的信号输入端相连，且第一P型场效应管的栅极与电源电压相连，漏极同时与其本身的衬底和USB模拟开关的信号输出端相连；第二P型场效应管的栅极同时与第三P型场效应管、N型场效应管的漏极相连，且其源极与第二USB模拟开关的信号输入端相连，漏极同时与其本身的衬底和所述信号输出端相连；第三P型场效应管的栅极与第二USB模拟开关的信号输入端相连，且其衬底与信号输出端相连；N型场效应管的栅极与第二USB模拟开关的信号输入端相连，且其源极与其本身的衬底相连。
由于采用以上技术方案，本发明的用于USB物理层接口芯片的全端口保护电路可以在任何的输入输出口电压和电源电压情况下为CMOS开关中的PMOS里面的N阱提供正确的偏置电压，而不会发生因寄生二极管开启而引起的漏电流。
附图说明
   图1A、B为采用CMOS结构的USB模拟开关线路图；
   图2为采用美国专利5，,767,733解决的电路图；
   图3为本发明的全端口保护电路与模拟开关的关系示意图；
   图4为本发明的全端口保护电路的框图；
   图5为本发明的过压保护子电路。
具体实施方式
    下面根据附图和具体实施例对本发明作进一步说明：
如图3和4所示，一种用于USB物理层接口芯片的全端口保护电路，包括第一、第二和第三过压保护子电路，第一输入端I/O_1电压和一电源电压VCC输入到第一过压保护子电路，经该第一过压保护子电路比较后输出得到一第一电压Vmax1；电源电压VCC同时和第二输入端I/O_2电压输入到第二过压保护子电路，经第二过压保护子电路比较后输出得到一第二电压Vmax2；将第一电压Vmax1和第二电压Vmax2输入到第三过压保护子电路，经该第三过压保护子电路比较后输出得到一最高电压Vbulk,这个Vbulk被输送出去作为模拟开关中P型场效应管的衬底电位。
如图5所述，过压保护子电路包括第一、第二、第三P型场效应管M1、M2、M3和一个N型场效应管M4，第一P型场效应管M1的源极和第三P型场效应管M3的源极相连后与第一USB模拟开关的信号输入端相连I/O_1，且第一P型场效应管M1的栅极与电源电压VCC相连，漏极同时与其本身的衬底和USB模拟开关的信号输出端I/O_3相连；第二P型场效应管M2的栅极同时与第三P型场效应管M3、N型场效应管M4的漏极相连，且其源极与第二USB模拟开关的信号输入端I/O_2相连，漏极同时与其本身的衬底和所述信号输出端I/O_3相连；第三P型场效应管M3的栅极与第二USB模拟开关的信号输入端I/O_2相连，且其衬底与信号输出端I/O_3相连； N型场效应管M4的栅极与第二USB模拟开关的信号输入端I/O_2相连，且其源极与其本身的衬底相连。
 但是，上述的具体实施方式只是示例性的，是为了更好的使本领域技术人员能够理解本专利，不能理解为是对本专利包括范围的限制；只要是根据本专利所揭示精神的所作的任何等同变更或修饰，均落入本专利包括的范围。

Claims (1)

1.一种用于USB物理层接口芯片的全端口保护电路，其特征在于：包括第一、第二和第三过压保护子电路，第一输入端电压和一电源电压输入到所述第一过压保护子电路，经该第一过压保护子电路比较后输出得到一第一电压；所述电源电压同时和第二输入端电压输入到所述第二过压保护子电路，经所述第二过压保护子电路比较后输出得到一第二电压；将所述第一电压和所述第二电压输入到所述第三过压保护子电路，经该第三过压保护子电路比较后输出得到一最高电压；
所述第一过压保护子电路、第二过压保护子电路和第三过压保护子电路均包括第一、第二、第三P型场效应管和一个N型场效应管，且所述第一P型场效应管的源极和第三P型场效应管的源极相连，漏极与其本身的衬底相连；第二P型场效应管的栅极同时与第三P型场效应管、N型场效应管的漏极相连，漏极与其本身的衬底相连；所述第三P型场效应管的栅极与所述第一P型场效应管的栅极、所述N型场效应管的栅极以及所述第二场效应管的源极相连，且其衬底与所述第一P型场效应管的漏极以及第二P型场效应管的漏极相连；所述N型场效应管的源极与其本身的衬底相连后接地；
其中，所述第一过压保护子电路的第一P型场效应管的源极与USB模拟开关的第一信号输入端以及所述第一输入端电压相连，且其第一P型场效应管的栅极与电源电压相连，其漏极同时与其本身的衬底相连后输出所述第一电压；
所述第二过压保护子电路的第一P型场效应管的源极与USB模拟开关的第二信号输入端以及所述第二输入端电压相连，且其第一P型场效应管的栅极与电源电压相连，漏极同时与其本身的衬底相连后输出所述第二电压；
所述第三过压保护子电路的第一P型场效应管的源极与所述第一电压相连，且其第一P型场效应管的栅极与所述第二电压相连，其漏极输出所述最高电压至USB模拟开关的P型场效应管的衬底。
CN201110078101.7A 2011-03-30 2011-03-30 一种用于usb物理层接口芯片的全端口保护电路 Active CN102723705B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110078101.7A CN102723705B (zh) 2011-03-30 2011-03-30 一种用于usb物理层接口芯片的全端口保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110078101.7A CN102723705B (zh) 2011-03-30 2011-03-30 一种用于usb物理层接口芯片的全端口保护电路

Publications (2)

Publication Number Publication Date
CN102723705A CN102723705A (zh) 2012-10-10
CN102723705B true CN102723705B (zh) 2014-12-24

Family

ID=46949405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110078101.7A Active CN102723705B (zh) 2011-03-30 2011-03-30 一种用于usb物理层接口芯片的全端口保护电路

Country Status (1)

Country Link
CN (1) CN102723705B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882869A (zh) * 2015-06-11 2015-09-02 国网四川省电力公司南充供电公司 移动设备数据接口保护电路
US11296494B2 (en) * 2018-08-22 2022-04-05 Samsung Electronics Co., Ltd. Circuit for and method of protecting overvoltage in universal serial bus interface

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936456A (en) * 1996-12-10 1999-08-10 Fujitsu Limited Output driver circuit in semiconductor device
US6163199A (en) * 1999-01-29 2000-12-19 Fairchild Semiconductor Corp. Overvoltage/undervoltage tolerant transfer gate
CN1741190A (zh) * 2004-07-30 2006-03-01 株式会社瑞萨科技 半导体集成电路器件
CN1833362A (zh) * 2003-06-24 2006-09-13 快捷半导体有限公司 容许断电和过电压的总线保持电路
CN101207120A (zh) * 2006-12-18 2008-06-25 株式会社瑞萨科技 半导体集成电路及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936456A (en) * 1996-12-10 1999-08-10 Fujitsu Limited Output driver circuit in semiconductor device
US6163199A (en) * 1999-01-29 2000-12-19 Fairchild Semiconductor Corp. Overvoltage/undervoltage tolerant transfer gate
CN1833362A (zh) * 2003-06-24 2006-09-13 快捷半导体有限公司 容许断电和过电压的总线保持电路
CN1741190A (zh) * 2004-07-30 2006-03-01 株式会社瑞萨科技 半导体集成电路器件
CN101207120A (zh) * 2006-12-18 2008-06-25 株式会社瑞萨科技 半导体集成电路及其制造方法

Also Published As

Publication number Publication date
CN102723705A (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
EP2526618B1 (en) HIGH VOLTAGE, HIGH FREQUENCY ESD PROTECTION CIRCUIT FOR RF ICs
CN102810539B (zh) 金属氧化物半导体输出电路及其形成方法
CN101626154A (zh) 集成电路esd全芯片防护电路
CN103166616A (zh) 模拟开关电路结构
CN201887449U (zh) 一种新型esd保护电路
TWI514381B (zh) 低漏洩之電路、裝置與技術
CN201860305U (zh) 用于usb模拟开关的带电/掉电情况下的过压保护电路
CN104269399A (zh) 一种防静电保护电路
CN106229962B (zh) 一种电源反接保护电路
CN107894933B (zh) 支持冷备份应用的cmos输出缓冲电路
CN102394490B (zh) 一种用于模拟开关的保护电路
CN103247697B (zh) 去耦电容器及具有该去耦电容器的集成电路
CN202652172U (zh) 模拟开关电路结构
CN102723705B (zh) 一种用于usb物理层接口芯片的全端口保护电路
CN104883172A (zh) 模拟开关电路结构
CN109449156A (zh) 一种端口静电释放保护电路
CN102468646A (zh) 用于usb模拟开关的带电/掉电情况下的过压保护电路
CN109449915B (zh) 适用于tr组件无次序加电的内置小型化保护电路
CN101938118A (zh) 具有多重电源区域集成电路的静电放电防护电路
CN208723866U (zh) 一种用于cmos输出的掉电保护电路
TWI449336B (zh) 接收電路
CN104682933B (zh) 低功率芯片
CN209045551U (zh) 一种端口静电释放保护电路
CN202042897U (zh) 用于usb物理层接口芯片的全端口保护电路
CN107251434A (zh) 具有反向供电预防的输出驱动器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No.16, wei14 Road, Sutong science and Technology Industrial Park, Nantong, Jiangsu Province

Patentee after: Jiangsu Dior Microelectronics Co., Ltd

Address before: 200040 21K room, No. 726, West Yan'an Road, Shanghai, Jingan District, China

Patentee before: DIAO MICROELECTRONICS Co.,Ltd.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 6 / F, building 8, Zilang science and Technology City, Nantong Innovation Zone, 60 Chongzhou Avenue, Nantong City, Jiangsu Province 226000

Patentee after: Jiangsu Dior Microelectronics Co., Ltd

Address before: No.16, wei14 Road, Sutong science and Technology Industrial Park, Nantong, Jiangsu Province

Patentee before: Jiangsu Dior Microelectronics Co., Ltd