CN1972126A

CN1972126A - 一种电压电平转换电路

Info

Publication number: CN1972126A
Application number: CN 200610125384
Authority: CN
Inventors: 邹雪城; 刘政林; 张科峰; 孔令荣; 郑朝霞; 邹志革; 曾子玉; 胡水根
Original assignee: Huazhong University of Science and Technology
Current assignee: Huazhong University of Science and Technology
Priority date: 2006-12-08
Filing date: 2006-12-08
Publication date: 2007-05-30
Anticipated expiration: 2026-12-08
Also published as: CN100477526C

Abstract

本发明公开了一种电压电平转换电路。它包括第一电压/电流变换电路、第二电压/电流变换电路、第三电压/电流变换电路、第四电压/电流变换电路、反相器INV1和电流比较电路。反相器INV1用于将外接信号输入端X输入的电平信号的高低电平取反；电流比较电路用于比较其输入端电流的大小，输出对应的高低电平电压。第一、第三电压/电流变换电路作为低速变换通道，其工作电流很小，用于维持输出电平的稳定；第二、第四电压/电流变换电路作为高速变换通道，其工作电流较大，用于使电流比较电路有很快的翻转速度。第二、第四电压/电流变换电路只在输入信号电平翻转时才工作很短时间，等到电流比较电路完成电平翻转后，它们立即停止工作，尽可能地减少功耗。

Description

一种电压电平转换电路

技术领域

本发明属于数模混合集成电路领域，涉及一种电压电平转换电路，特别是涉及由单稳态脉冲延时电路和电流比较器及反相器构成的电平变换电路，适用于集成电路中不同的数字信号电平之间的转换。

背景技术

在集成电路中控制信号从某一工作电压电路部分传输到另一工作电压电路部分时，由于工作电压的不同，须要对传输信号进行电平转换。尤其在高频的信号电路中，当电压相差较大时，传输信号的电平转换处理就显得非常地重要。如图1所示，这是现有低压电平转换到高压电平的一种传统电压电平转换器，其包括PMOS晶体管PG1及PG2、NMOS晶体管NG1及NG2与一反相器INV，其中所述PMOS晶体管PG1及PG2称作上拉晶体管，所述NMOS晶体管NG1及NG2则称为下拉晶体管。现令供应电压V_ccH为3.3伏特，而输入端I的输入电压为一介于0至1.2伏特间的矩形波。当输入电压V_in由低电平的0伏特变换至高电平的1.2伏特时，NMOS晶体管NGI被导通，且PMOS晶体管PG2的栅极变为低电平而使PMOS晶体管PG2导通，故输出端V_out的输出为一高电平的3.3伏特电压。因此，电压电平转换器将1.2伏特的输入电压V_in转换为3.3伏特的输出电压V_out。然而，由于0伏特不能瞬间转换至1.2伏特，因此转换期间所经过的较低输入电压V_in可能无法使各PMOS晶体管PGI及PG2与NMOS晶体管NGI及NG2达到实际开关动作，因只有其栅极被充电至临界电压(约0.8伏特)以上方能达开关结果。另外，PMOS晶体管PG2及NMOS晶体管NG2在分别趋向于导通及截止与分别趋向于截止及导通的过程中对于输出电压v_out的上拉及下拉有互相竞争的现象，因此输出电压V_out在转变成低电平时速度较慢，动态功率损耗大，波形亦因此失真。如图2的输入电压V_in及输出电压V_out波形所示，输入电压V_in在由低电平转换至高电平时，输出电压V_out于一延迟时间T_r后才拉升至高电平；且输入电压V_in在转换至低电平时，输出电压V_out于一延迟时间T_f后才降至低电平。因此，输出波相较于输入波存有失真情形。另外电路要求输入端的低电平的电压与输出端的低电平的电压值相同，这样限制了电平的转换范围。

当输入信号V_in产生噪声而无法很准确维持为一定值时，由此因互相竞争而产生的失真不随之改变，最后使输出的转换时间漂移，这一般称作“抖动”现象，一般皆希望将之降低以获得与输入波相同的输出波。另外，当输入信号存在噪声时，电压电平转换器的各晶体管的开关情形与无噪声时不尽相同，故输出信号会随时间变动，且此变动亦是一般希望加以降低的。此外，由于NMOS晶体管NG1和NG2所承受的最高电压约为2.5伏特，因此其栅极需制作得较厚，故其临界电压亦较高。此时，较低的输入电压Vin不能使NMOS晶体管NG1和NG2导通，故NMOS晶体管NG1和NG2的切换速度慢。因此，下拉晶体管NG1和NG2的栅极厚度以较低为佳，以使其切换速度获得改善。

发明内容

本发明的目的在于提供一种电压电平转换电路，该电路具有较灵活的电压转换范围，电转换速度快、并具有降低噪声及抖动的影响。

本发明提供的一种电压电平转换电路，其特征在于：它包括第一电压/电流变换电路、第二电压/电流变换电路、第三电压/电流变换电路、第四电压/电流变换电路、反相器INV1和电流比较电路；各电压/电流变换电路和反相器INV1的输入直流电压的工作范围为V_DD～V_SS，V_DD和V_SS分别为外接电压的高低电位；电流比较电路的输入直流电压的工作范围为V_{O_H}～V_{O_L}，V_{O_H}和V_{O_L}分别为外接高电压的高低电位。第一、第二电压/电流变换电路和反相器INV1的信号输入端接外接输入信号X。第一电压/电流变换电路的输出端与第二电压/电流变换电路的输出端相连，并连接到电流比较电路的同相电流输入端；反相器INV1的输出端连接到第三、第四电压/电流变换电路的信号输入端；第三电压/电流变换电路的输出端与第四电压/电流变换电路的输出端相连，并连接到电流比较电路的反相电流输入端；电流比较电路设有同相输出端Y和反相输出端

。反相器INV1用于将外接信号输入端X输入的电平信号的高低电平取反。第一电压/电流变换电路用于当外接输入信号X为高电平时，输出大小为A1的电流，当外接输入信号X为低电平时，输出电流为0。第二电压/电流变换电路用于当外接输入信号X从低到高的电平翻转时，输出电流，该电流的大小记为A2，A2与A1的比值为3～10，延迟ΔT时间后，该电路自动恢复到无电流输出的状态，ΔT为电流比较电路的翻转延迟时间；第三电压/电流变换电路当外接输入信号X是低电平时，经过反相器INV1后变成高电平输入到第三电压/电流变换电路的信号输入端，第三电压/电流变换电路将输出电流值等于A1的电流；当外接输入信号X是高电平时，经过反相器INV1后变成低电平输入到第三电压/电流变换电路的信号输入端，第三电压/电流变换电路输出电流为0；第四电压/电流变换电路用于当外接输入信号X有从高到低的电平翻转时，经过反相器INV1后变成从低到高的电平翻转信号输入到第四电压/电流变换电路的信号输入端，第四电压/电流变换电路输出一个电流值等于A2的电流，延迟AT时间后，该电路自动恢复到无电流输出的状态；电流比较电路用于比较其输入端电流的大小，输出对应的高低电平电压。

本发明电路中的电压/电流变换电路工作在电压域V_SS～V_DD内，把从信号输入端X输入的电压信号转换成电流信号，然后通过电流比较电路把电流信号转换成高低电平的电压信号。由于电流比较电路30工作在V_{O_L}～V_{O_H}电压域内，因此，它的输出电压为V_{O_L}～V_{O_H}，从而实现电压电平转换。第一、第三电压/电流变换电路作为低速变换通道，其工作电流很小，用于维持输出电平的稳定；第二、第四电压/电流变换电路作为高速变换通道，其工作电流较大，用于使电流比较电路有很快的翻转速度。第二、第四电压/电流变换电路只在输入信号电平翻转时才工作很短一段时间(ΔT)，等到电流比较电路完成电平翻转后，它们立即停止工作，尽可能地减少功耗。

本发明原理和技术效果将通过典型的应用实例作进一步详细的说明。

附图说明

图1为现有电压电平转换电路的示意图；

图2为图1是电压电平转换电路的输出波形示意图；

图3为本发明电压电平转换电路的电路原理图；

图4为对应于图3的一种实施方式的电路结构图。

图5为对应于图4的一种具体实现电路图。

图6为对应于图5的电路仿真结果

具体实施方式

下面结合附图和实例对本发明作进一步详细的说明。

如图3所示，本发明电压电平转换电路包括第一电压/电流变换单元10、第二电压/电流变换单元20、反相器INV1和电流比较电路30。

第一电压/电流变换单元10包括第一电压/电流变换电路11和第二电压/电流变换电路12。

第二电压/电流变换单元20包括第三电压/电流变换电路21和第四电压/电流变换电路22。

电压/电流变换电路11、12、21、22和反相器INV1的输入直流电压的工作范围为V_DD～V_SS，V_DD和V_SS分别为外接电压的高低电位。

电流比较电路30的输入直流电压的工作范围为V_{O_H}～V_{O_L}，V_{O_H}和V_{O_L}分别为外接高电压的高低电位。

外接输入信号X连接到第一、第二电压/电流变换电路11、12和反相器INV1的信号输入端。第一电压/电流变换电路11的输出端与第二电压/电流变换电路12的输出端相连，并连接到电流比较电路30的同相电流输入端301。反相器INV1的输出端连接到第三、第四电压/电流变换电路21、22的信号输入端。第三电压/电流变换电路21的输出端与第四电压/电流变换电路22的输出端相连，并连接到电流比较电路30的反相电流输入端302。电流比较电路30还设有同相输出端Y和反相输出端

反相器INV1是把外接信号输入端X输入的电平信号的高低电平取反。当外接信号输入端X输入的是高电平时，反相器INV1输出的是低电平，当外接信号输入端X输入的是低电平时，反相器INV1输出的是高电平。

第一电压/电流变换电路11用于当外接输入信号X为高电平时，输出大小为A1的电流，当外接输入信号X为低电平时，输出电流为0。第二电压/电流变换电路12用于当外接输入信号X从低到高的电平翻转时，输出电流，该电流的大小记为A2，A2与A1的比值为3～10，延迟ΔT时间后，该电路自动恢复到无电流输出的状态，ΔT为电流比较电路30的翻转延迟时间；第三电压/电流变换电路21的结构第一电压/电流变换电路11相同，当外接输入信号X是低电平时，经过反相器INV1后变成高电平输入到第三电压/电流变换电路21的信号输入端，第三电压/电流变换电路21将输出电流值等于A1的电流；当外接输入信号X是高电平时，经过反相器INV1后变成低电平输入到第三电压/电流变换电路21的信号输入端，第三电压/电流变换电路21输出电流为0；

第四电压/电流变换电路22的结构与第一电压/电流变换电路12相同。当外接输入信号X有从高到低的电平翻转时，经过反相器INV1后变成从低到高的电平翻转信号输入到第四电压/电流变换电路22的信号输入端，第四电压/电流变换电路22输出一个电流值等于A2的电流，延迟ΔT时间后，该电路自动恢复到无电流输出的状态；电流比较电路30用于比较其反相电流输入端302与同相电流输入端301的电流大小，输出相应的高低电平电压的电路。

当同相电流输入端301上的电流大于反相电流输入端302上的电流，同相输出端Y输出高电平，反相输出端输出的是低电平；当同相电流输入端301上的电流小于反相电流输入端302上的电流，同相输出端Y输出低电平，反相输出端

输出的是高电平。

本发明电路的工作原理如下：

当信号输入端X输入的电压为高电平时，第一电压/电流变换电路11有一个较小的电流输出，而第二电压/电流变换电路12、第三电压/电流变换电路21、第四电压/电流变换电路22输出的电流都为零，因此同相电流输入端301上的电流大于反相电流输入端302上的电流，使电流比较电路的同相输出端Y输出高电平，反相输出端输出的是低电平。当外接输入信号X有从高到低的电平翻转时，经过反相器INV1后变成从低到高的电平翻转信号输入到第三电压/电流变换电路21、第四电压/电流变换电路22的信号输入端，使第三电压/电流变换电路21输出较小的电流，并且第四电压/电流变换电路22有一个较大的电流输出，但第一电压/电流变换电路11、第二电压/电流变换电路12输出的电流都为零，因此同相电流输入端301上的电流小于反相电流输入端302上的电流，使电流比较电路的同相输出端Y输出低电平，反相输出端输出的是高电平。由于第四电压/电流变换电路22有一个较大的电流输出，电流比较电路30的翻转速度很快。延迟ΔT后，第四电压/电流变换电路22自动恢复到无电流输出的状态，此时只有第三电压/电流变换电路2l输出一个小电流，而第一电压/电流变换电路11、第二电压/电流变换电路12、第四电压/电流变换电路22输出的电流都为零，因此同相电流输入端301上的电流小于反相电流输入端302上的电流，使电流比较电路的同相输出端Y输出低电平，反相输出端输出的是高电平。由于第三电压/电流变换电路21输出的电流较小，它可以使电流比较电路30维持稳定的输出，并且功率耗较低。当外接输入信号X有从低到高的电平翻转时，经过反相器INV1后变成从高到低的电平翻转信号输入到第三电压/电流变换电路21、第四电压/电流变换电路22的信号输入端，使第三电压/电流变换电路21、第四电压/电流变换电路22输出的电流都为零，但第一电压/电流变换电路11输出较小的电流，并且第二电压/电流变换电路12有一个较大的电流输出，因此同相电流输入端30l上的电流大于反相电流输入端302上的电流，使电流比较电路的同相输出端Y输出高电平，反相电流输出端

输出的是低电平。由于第一电压/电流变换电路12有一个较大的电流输出，电流比较电路30的翻转速度很快。延迟ΔT后，第二电压/电流变换电路12自动恢复到无电流输出的状态，此时只有第一电压/电流变换电路21输出一个小电流，而第二电压/电流变换电路12、第三电压/电流变换电路2l、第四电压/电流变换电路22输出的电流都为零，因此同相电流输入端301上的电流大于反相电流输入端302上的电流，使电流比较电路的同相输出端Y输出高电平，反相输出端

输出的是低电平。由于第一电压/电流变换电路11输出的电流较小，它可以使电流比较电路30维持稳定的输出，并且功率耗较低。

根据上面公开的内容，本领域一般人员可以采用多种具体方式实施本发明，下面列举其中一种方式予以进一步详细的说明。

如图4所示，第一电压/电流变换电路11由电流源I1和NMOS开关管MN1组成。电流源I1的下端连接外接低电压V_SS，上端连接到NMOS开关管MN1的源极，NMOS开关管MN1的栅极连接到外接输入信号X，NMOS开关管MN1的漏极作为第一电压/电流变换电路11的输出端，连接到电流比较器31的反相电流输入端，即电流比较电路30的同相电流输入端301。

第二电压/电流变换电路12由电流源I2和NMOS开关管MN2以及单稳态脉冲延时模块P1组成。电流源I2的下端连接V_SS，上端连接到NMOS开关管MN2的源极；NMOS开关管MN2的漏极作为第二电压/电流变换电路12的输出端，连接到电流比较器31的反相电流输入端，并与MN1的漏极相连；NMOS开关管MN2的栅极连接到单稳态延时模块P1的输出；单稳态延时模块P1的输入连接外接输入信号X，单稳态延时模块P1的上端连接外接输入电压V_DD，单稳态延时模块P1的下端连接外接输入电压V_SS。

第三电压/电流变换电路21由电流源I3和NMOS开关管MN3组成。电流源I3的下端连接外接低电压V_SS，上端连接到NMOS开关管MN3的源极，NMOS开关管MN3的漏极作为第三电压/电流变换电路21的输出端，连接到电流比较器31的同相电流输入端，即电流比较电路30的反相电流输入端302。NMOS开关管MN3的栅极连接到反相器INV1的输出端，反相器INV1的输入端连接到外接输入信号X。

第四电压/电流变换电路22由电流源I4和NMOS开关管MN4以及单稳态脉冲延时模块P2组成，电流源I4的下端连接外接低电压V_SS，上端连接到NMOS开关管MN4的源极；NMOS开关管MN4的漏极作为第四电压/电流变换电路22的输出端，连接到电流比较器31的同相电流输入端，并与MN3的漏极相连；NMOS开关管MN4的栅极连接到单稳态延时模块P2的输出；单稳态延时模块P2的上端连接外接输入电压V_DD，单稳态延时模块P2的下端连接外接输入电压V_SS，单稳态延时模块P2的输入连接反相器INV1的输出端；反相器INV1的输入端连接到外接输入信号X，反相器INV1的上端连接外接输入电压V_DD，反相器INV1的下端连接外接输入电压V_SS。

电流比较电路30包括电流比较器31和两个反相器INV2、INV3。

电流比较器31的反相电流输入端连接到NMOS开关管MN1和MN2的漏极，电流比较器31的同相电流输入端连接到NMOS开关管MN3和MN4的漏极。电流比较器31的输出端连接到反相器INV2的输入端，电流比较器31的上端连接外接输入电压V_{O_H}，电流比较器31的下端连接外接输入电压V_{O_L}；反相器INV2的输出信号就是电压电平转换电路的同相输出端Y，并且该反相器的输出端还连接到反相器INV3的输入端，反相器INV3的输出信号就是电压电平转换电路的反相输出端

。反相器INV2和INV3的上端连接外接输入电压V_{O_H}，反相器INV2和INV3的下端连接外接输入电压V_{O_L}。

可见，输入信号变换单元10、20的直流输入电压的高电平为V_DD，低电平为V_SS即输入信号变换单元的工作电压域为V_SS～V_DD。电流比较电路30的直流输入电压的高电平为V_{O_H}，低电平为V_{O_L}，即输出信号变换单元的工作电压域为V_{O_L}～V_{O_H}。

提高单稳态脉冲延时模块P1和P2的延迟时间可以使电流比较器的输出电平翻转时间缩短，当电流比较器的输出电平稳定后，高速变换通道的电流除了增加电中的功率损耗外，对电路无贡献。因此，当电流比较器的输出电平稳定后，需使单稳态脉冲延时模块P1和P2的延迟时间结束，关断高速变换通道，降低功率损耗。合理地设计单稳态脉冲延时模块P1和P2的延迟时间，使其延迟的时间等于电流比较器的电平翻转所需的时间，可使电路在电平的转换延时和功率损耗之间有最佳的折衷处理。因此，单稳态延时电路和加速电路相结合中既可加快电平的翻转速度，还可减小电路的静态功耗，使电路的整体功耗降低。

本发明电路的工作原理如下：

单稳态脉冲延时模块P1和P2具有单稳态升沿触发并输出脉冲方波的特性。当其输入信号有从低到高翻转的升沿时，模块输出具有一定时间宽度ΔT的高电平脉冲，此后输出信号又自动返回到稳定的低电平V_SS；在其它状态下，模块输出为低电平V_SS。

当原端的输入信号X为高电平(电压为V_DD)时，单稳态脉冲延时模块P1和P2输出低电平(电压为V_SS)，因此NMOS开关管MN1导通，NMOS开关管MN2、MN3、MN4截止，此时电流比较器31的反相电流输入端的电流大于其同相电流输入端的电流，使Y端输出高电平(电压为V_{O_H})。当输入信号X由高电平(电压为V_DD)向低电平(电压为V_SS)翻转时，单稳态脉冲延时模块P1输出低电平(电压为V_SS)，单稳态脉冲延时模块P2输出高电平(电压为V_DD)，因此NMOS开关管MN3、MN4导通，NMOS开关管MN1、MN2截止，由于流过NMOS开关管MN4的电流比流过NMOS开关管MN3的电流大得多，因此NMOS开关管MN4的导通能加速电流比较器31的翻转，使Y端输出迅速翻转为低电平(电压为V_{O_L})。由于单稳态脉冲延时模块P2输出的高电平只有很短的时间ΔT，超过这段时间后，其输出变为低电平，使NMOS开关管MN4截止，只有NMOS开关管MN3导通，通过它的电流很小，可使输出端Y维持稳定的低电平(电压为V_{O_L})的状态。同理，当原端的输入信号X由低电平向高电平翻转时，单稳态脉冲延时模块P1输出高电平，单稳态脉冲延时模块P2输出低电平，因此NMOS开关管MN1、MN2导通，NMOS开关管MN3、MN4截止，由于流过NMOS开关管MNN2的电流比流过NMOS开关管MN1的电流大得多，因此NMOS开关管MN2的导通能加速电流比较器31的翻转，使Y端输出迅速翻转为高电平(电压为V_{o_H})。由于单稳态脉冲延时模块P1输出的高电平只有很短的时间ΔT，超过这段时间后，其输出变为低电平，使NMOS开关管MN2截止，只有NMOS开关管MN1导通，通过它的电流很小，可使输出端Y维持稳定的高电平(电压为V_{o_H})的状态。可见，由于单稳态脉冲延时模块的作用，使第二变换电路12和第四变换电路22只在电平翻转的瞬间才导通，可加速电路的电平转换速度；当输入信号处于稳态时，只有第一变换电路11和第三变换电路21导通，使输出维持稳定，尽可能地减少功率损耗。

针对图4所示的电路图，图5给出了一种具体实现电路。如图5所示，反相器INV4、电容C1、与非门NAND1、反相器INV5构成单稳态脉冲延时模块P1，反相器INV6、电容C2、与非门NAND2、反相器INV7构成单稳态脉冲延时模块P2，PMOS管HP1、HP2、HP3、HP4和NMOS管HN1、HN2构成电流比较器31。NMOS管MN5、MN6、MN7、MN8分别构成四个电流源I1、I2、I3、I4，它们的源极和衬底都接到V_SS，栅极接到外接输入偏置电压V_REF，漏极作为电流源的输出端，分别接NMOS开关管MN1、MN2、MN3、MN4的源极，NMOS管MN1、MN2、MN3、MN4的衬底接VSS。

数字信号的输入端X连接到反相器INV4、INV1的输入端，并连接到二输入与非门NAND1的一个输入端，还连接到NMOS开关管MN1的栅极。反相器INV4的输出端连接到二输入与非门NAND1的另一个输入端，并与电容C1的上端相连，电容C1的下端接V_SS。二输入与非门NAND1的输出端连接到反相器INV5的输入端，反相器INV5的输出端连接到NMOS开关管MN2的栅极。NMOS开关管MN1和MN2的漏极相连，该节点是电流比较器31的反相电流输入端，并连接到PMOS管HP1的漏极和栅极，还连接到PMOS管HP2的栅极。反相器INV1的输出连接到反相器INV6的输入端，并连接到二输入与非门NAND2的一个输入端，还连接到NMOS开关管MN3的栅极。

反相器INV6的输出端连接到二输入与非门NAND2的另一个输入端，并与电容C2的上端相连，电容C2的下端接V_SS。二输入与非门NAND2的输出端连接到反相器INV7的输入端，反相器INV7的输出端连接到NMOS开关管MN4的栅极。NMOS开关管MN3和MN4的漏极相连，该节点是电流比较器31的同相电流输入端，并连接到PMOS管HP3的漏极和栅极，还连接到PMOS管HP4的栅极。反相器INV4、INV5、与非门NAND1以及反相器INV1、INV6、INV7、与非门NAND2的上端连接外接输入电压V_DD，下端连接外接输入电压V_SS。

PMOS管HP1、HP2、HP3、HP4的源极和衬底电极都接到外接电压输入端V_{O_H}。PMOS管HP2的漏极连接NMOS管HN1的漏极和栅极，并与NMOS管HN2的栅极相连接。NMOS管HN1、HN2的源极和衬底电极都接到外接电压输入端V_{O_L}。NMOS管HN2的漏极与PMOS管HP4的漏极连接，并与反相器INV2的输入端相连。反相器INV2的输出端即为电压电平转换电路的同相输出端Y，它与反相器INV3的输入端相连。反相器INV3的输出端即为电压电平转换电路的反相输出端

本发明的实施电路具体工作原理详细叙述如下。

当输入信号X为高电平(电压为V_DD)时，NMOS开关管MNl导通，NMOS开关管MN2、MN3和MN4截止，因此PMOS管HP3和HP4也截止，此时PMOS管HP1、HP2、NMOS管HN1处于饱和态，HN2处于深线性区，使Y端输出高电平(电压为V_{o_H})。当输入信号X由高电平向低电平翻转时，NMOS开关管MNl截止，NMOS开关管MN3导通；低电平X使与非门NAND1锁定，使与非门NAND2导通，此时电容C1的延时作用被屏蔽，NAND1输出的高电平使NMOS开关管MN2截止，而电容C2的延时作用，使NAND2输出有一定脉冲宽度ΔT的负脉冲信号，使MN4导通ΔT时间，由于流过NMOS开关管MN4的电流比流过NMOS开关管MN3的电流大得多，因此流过PMOS开关管HP3的电流较大，加速输出端电平的翻转；当输出端电平完成翻转后，电路的延时结束，NMOS开关管MN4截止，只有MN3保持导通状态，流过PMOS开关管HP3的电流很小，用来维持输出端的电平稳定，因此使输出端Y输出稳定的低电平(电压为V_{o_L})。同理，当输入信号X由低电平向高电平翻转时，由于电容C1的延时作用使NMOS开关管MN2导通ΔT时间，使流过PMOS开关管HP1的电流较大，加快输出端电平的翻转；其后NMOS开关管MN2截止，只有NMOS开关管MN1导通，流过NMOS开关管MN1的微弱电流使输出端Y维持稳定的高电平(电压为V_{o_H})。可见，由于单稳态脉冲延时电路的作用，使两个高速通道只在电平翻转的瞬间才轮流导通，当输入信号处于稳态时，只有低速通道轮流导通。

本领域一般技术人员根据本发明公开的内容，对各部分均可以采用其它多种不同的具体实施方式予以实现。

Claims

l、一种电压电平转换电路，其特征在于：它包括第一电压/电流变换电路(11)、第二电压/电流变换电路(12)、第三电压/电流变换电路(21)、第四电压/电流变换电路(22)、反相器INV1和电流比较电路(30)；

各电压/电流变换电路(11、12、21、22)和反相器INV1的输入直流电压的工作范围为V_DD～V_SS，V_DD和V_SS分别为外接电压的高低电位；电流比较电路(30)的输入直流电压的工作范围为V_{O_H}～V_{O_L}，V_{O_H}和V_{O_L}分别为外接高电压的高低电位；

第一、第二电压/电流变换电路(11、12)和反相器INV1的信号输入端接外接输入信号X；

第一电压/电流变换电路(11)的输出端与第二电压/电流变换电路(12)的输出端相连，并连接到电流比较电路(30)的同相电流输入端(301)；反相器INV1的输出端连接到第三、第四电压/电流变换电路(21、22)的信号输入端；第三电压/电流变换电路(21)的输出端与第四电压/电流变换电路(22)的输出端相连，并连接到电流比较电路(30)的反相电流输入端(302)；电流比较电路(30)设有同相输出端Y和反相输出端

反相器INV1用于将外接信号输入端X输入的电平信号的高低电平取反；

第一电压/电流变换电路(11)用于当外接输入信号X为高电平时，输出大小为A1的电流，当外接输入信号X为低电平时，输出电流为0；第二电压/电流变换电路(12)用于当外接输入信号X从低到高的电平翻转时输出电流，该电流的大小记为A2，A2与A1的比值为3～1O，延迟ΔT时间后，该电路自动恢复到无电流输出的状态，ΔT为电流比较电路(30)的翻转延迟时间；

第三电压/电流变换电路(21)当外接输入信号X是低电平时，经过反相器INV1后变成高电平输入到第三电压/电流变换电路(21)的信号输入端，第三电压/电流变换电路(21)将输出电流值等于A1的电流；当外接输入信号X是高电平时，经过反相器INV1后变成低电平输入到第三电压/电流变换电路(21)的信号输入端，第三电压/电流变换电路(21)输出电流为0；

第四电压/电流变换电路(22)用于当外接输入信号X有从高到低的电平翻转时，经过反相器INV1后变成从低到高的电平翻转信号输入到第四电压/电流变换电路(22)的信号输入端，第四电压/电流变换电路(22)输出一个电流值等于A2的电流，延迟ΔT时间后，该电路自动恢复到无电流输出的状态；

电流比较电路(30)用于比较其输入端电流的大小，输出对应的高低电平电压。
2、根据权利要求1所述的电压电平转换电路，其特征在于：所述第一电压/电流变换电路(11)由电流源I1和NMOS开关管MN1组成；电流源I1的下端连接外接低电压V_SS，上端连接到NMOS开关管MN1的源极，NMOS开关管MN1的栅极连接到外接输入信号X，NMOS开关管MN1的漏极与电流比较器(31)的反相电流输入端相连，电流比较器(31)的反相电流输入端即电流比较电路(30)的同相电流输入端(301)；

第二电压/电流变换电路(12)由电流源I2和NMOS开关管MN2以及单稳态脉冲延时模块P1组成；电流源I2的下端连接V_SS，上端连接到NMOS开关管MN2的源极；NMOS开关管MN2的漏极与电流比较器(31)的反相电流输入端相连，并与NMOS开关管MN1的漏极相连；NMOS开关管MN2的栅极连接到单稳态延时模块P1的输出；单稳态延时模块P1的输入连接外接输入信号X，单稳态延时模块P1的输入直流电压的工作范围为V_DD～V_SS；

第三电压/电流变换电路(21)由电流源I3和NMOS开关管MN3组成；电流源I3的下端连接外接低电压V_SS，上端连接到NMOS开关管MN3的源极，NMOS开关管MN3的漏极连接到电流比较器(31)的同相电流输入端，电流比较电路(30)的反相电流输入端(302)，NMOS开关管MN3的栅极连接到反相器INV1的输出端，反相器INV1的输入端连接到外接输入信号X；

第四电压/电流变换电路(22)由电流源14和NMOS开关管MN4以及单稳态脉冲延时电路P2组成，电流源I4的下端连接外接低电压V_SS，上端连接到NMOS开关管MN4的源极；NMOS开关管MN4的漏极连接到电流比较器(31)的同相电流输入端，并与NMOS开关管MN3的漏极相连；NMOS开关管MN4的栅极连接到单稳态延时模块P2的输出；单稳态延时模块P2的输入直流电压的工作范围为V_DD～V_SS，单稳态延时模块P2的输入连接反相器INV1的输出端；

电流比较电路30包括电流比较器31和反相器INV2、INV3；电流比较器(31)的反相电流输入端连接到NMOS开关管MN1和MN2的漏极，电流比较器(31)的同相电流输入端连接到NMOS开关管MN3和MN4的漏极；电流比较器(31)的输出端连接到反相器INV2的输入端，电流比较器(31)的输入直流电压的工作范围为V_{O_H}～V_{O_L}；反相器INV2的输出信号作为同相输出端Y，并且该反相器的输出端还连接到反相器INV3的输入端，反相器INV3的输出信号作为反相输出端
；反相器INV2和INV3的输入直流电压的工作范围为V_{O_H}～V_{O_L}。
3、根据权利要求2所述的电压电平转换电路，其特征在于：单稳态脉冲延时模块P1由反相器INV4、电容C1、与非门NANDl和反相器INV5构成，单稳态脉冲延时模块P2由反相器INV6、电容C2、与非门NAND2和反相器INV7构成，电流比较器(31)由PMOS管HP1、HP2、HP3、HP4和NMOS管HN1、HN2构成；

NMOS管MN5、MN6、MN7、MN8分别构成四个电流源I1、I2、I3、I4，它们的源极和衬底均接V_SS，栅极接到外接输入偏置电压V_REF，漏极作为电流源的输出端，分别接NMOS开关管MN1、MN2、MN3、MN4的源极，NMOS管MN1、MN2、MN3、MN4的衬底接V_SS；

数字信号的输入端X连接到反相器INV4、INV1的输入端，并连接到二输入与非门NAND1的一个输入端，还连接到NMOS开关管MN1的栅极；反相器INV4的输出端连接到二输入与非门NAND1的另一个输入端，并与电容C1的上端相连，电容C1的下端接V_SS；二输入与非门NAND1的输出端连接到反相器INV5的输入端，反相器INV5的输出端连接到NMOS开关管MN2的栅极；NMOS开关管MN1和MN2的漏极相连，该节点是电流比较器(31)的反相电流输入端，并连接到PMOS管HP1的漏极和栅极，还连接到PMOS管HP2的栅极；反相器INV1的输出连接到反相器INV6的输入端，并连接到二输入与非门NAND2的一个输入端，还连接到NMOS开关管MN3的栅极；

反相器INV6的输出端连接到二输入与非门NAND2的另一个输入端，并与电容C2的上端相连，电容C2的下端接V_SS；二输入与非门NAND2的输出端连接到反相器INV7的输入端，反相器INV7的输出端连接到NMOS开关管MN4的栅极；NMOS开关管MN3和MN4的漏极相连，该节点是电流比较器(31)的同相电流输入端，并连接到PMOS管HP3的漏极和栅极，还连接到PMOS管HP4的栅极；反相器INV4、INV5、与非门NAND1以及反相器INV1、INV6、INV7、与非门NAND2的上端连接外接输入电压V_DD，下端连接外接输入电压V_SS；

PMOS管HP1、HP2、HP3、HP4的源极和衬底电极都接到外接电压输入端V_{O_H}；PMOS管HP2的漏极连接NMOS管HN1的漏极和栅极，并与NMOS管HN2的栅极相连接；NMOS管HN1、HN2的源极和衬底电极都接到外接电压输入端V_{O_L}；NMOS管HN2的漏极与PMOS管HP4的漏极连接，并与反相器INV2的输入端相连；反相器INV2的输出端即为电压电平转换电路的同相输出端Y，它与反相器INV3的输入端相连；反相器INV3的输出端即为电压电平转换电路的反相输出端；反相器INV2和INV3的上端连接外接输入电压V_{O_H}，反相器INV2和INV3的下端连接外接输入电压V_{O_L}。